AMD plant Zen 7 Florence für 2028 und Zen 8 Ravenna für 2030

AMD hat seine Roadmap für Server-CPUs bis 2030 verlängert, obwohl die Branche noch darauf wartet, die frisch eingeführte Zen-6-Generation im großen Maßstab zu testen.

Die Berichterstattung zur AMD-Tom-Roadmap konzentriert sich auf Zen 7 „Florence“, geplant für 2028, und Zen 8 „Ravenna“, das nun für 2030 entwickelt wird. AMD stellte beide am 23. Juli 2026 bei seinem Advancing-AI-Event vor.

Florence wird mit neuen KI-Rechenerweiterungen, einem Fertigungsprozess der nächsten Generation und Unterstützung für neuere Speichertechnologien erscheinen. Zudem wird die Architektur eine breitere Produktfamilie für mehrere Rollen in der KI-Infrastruktur anführen.

Damit geht es um mehr als einen frühen Architektur-Ausblick. AMD verspricht einen vorhersehbaren Produktzyklus, während Intel daran arbeitet, Diamond Rapids 2027 und Coral Rapids etwa 2028 zu liefern.

Der Konflikt ist klar. AMD hat öffentliche Termine und ein breiter werdendes Produktportfolio, hat jedoch weder Kernzahlen, Leistung, Stromverbrauch noch die genaue Fertigungstechnologie von Florence offengelegt.

Intel wiederum hat mehrere konkrete Plattformverbesserungen für Diamond Rapids beschrieben. Der Zeitplan für 2027 eröffnet AMDs aktueller Venice-Generation jedoch ein wichtiges Zeitfenster, noch bevor Florence erscheint.

Die Roadmap verändert damit den Wettbewerb bei Servern, ohne ihn zu entscheiden. AMD hat Zeitplan, Architekturnamen und vorgesehene KI-Rollen definiert. Nun müssen Umsetzung und unabhängige Benchmarks diese Erzählung stützen.

AMD-Tom-Berichterstattung enthüllt eine Roadmap bis 2030

AMD hat seine CPU-Roadmap zu einer langfristigen Verpflichtung für die Infrastruktur gemacht – nicht nur zu einer Liste künftiger Zen-Architekturnamen.

AMD-CEO Lisa Su stellte Florence gegen Ende der Advancing-AI-2026-Präsentation des Unternehmens vor. Sie sagte, AMD plane die Einführung des Zen-7-Produkts im Jahr 2028.

Laut der Roadmap-Veröffentlichung wird Florence einen Fertigungsprozess der nächsten Generation nutzen und neue KI-Rechenerweiterungen hinzufügen. Zudem wird es die neuesten Speichertechnologien unterstützen.

AMDs offizielle Advancing-AI-2026-Ankündigung bestätigt separat, dass Zen-7-basierte EPYC-Prozessoren für 2028 und Zen-8-basierte Ravenna-Prozessoren für 2030 vorgesehen sind. AMD nennt Florence, Ferrara und Fidenza als Teile der Zen-7-Serverfamilie.

Diese Aussagen verdeutlichen drei Prioritäten für Zen 7. AMD strebt eine effizientere Fertigung, stärkere CPU-basierte KI-Verarbeitung sowie höhere Speicherbandbreite oder -kapazität für anspruchsvolle Workloads an.

AMD nannte weder den genauen Fertigungsknoten noch Kernzahlen, Cache-Anordnungen, Sockelspezifikationen, Leistungsgrenzen oder detaillierte Leistungsziele.

Dieser Mangel an Details ist relevant, weil Florence noch zwei Jahre entfernt ist. Prozessauswahl, Packaging-Kapazitäten, Speicherverfügbarkeit und Kundenqualifizierung können den endgültigen Zeitplan eines Serverprozessors beeinflussen.

Dennoch geben der Produktname und das Zieljahr 2028 Cloud-Anbietern und Serverherstellern einen klareren Planungshorizont. Infrastrukturkäufer bewerten Plattformen oft Jahre vor einer breiten Einführung.

AMD bestätigte außerdem, dass Ravenna, seine EPYC-Familie der achten Generation auf Basis von Zen 8, bereits entwickelt wird. Su ordnete diese Prozessorfamilie dem Jahr 2030 zu.

Ravenna erhielt weniger technische Details als Florence. Seine Aufnahme signalisiert dennoch, dass AMD Kunden die Zen-Entwicklung als fortlaufenden Zyklus über den aktuellen Produktzyklus hinaus vermitteln möchte.

Dieses Signal ist besonders für Rechenzentrumskäufe relevant. Unternehmenskunden müssen Softwareunterstützung, Plattformlebensdauer, Austauschzyklen und Leistungssteigerungen über mehrere Hardwaregenerationen hinweg berücksichtigen.

Florence wird nicht allein stehen. AMD beschrieb Ferrara als KI-Host-Node und Faenza als „Agentic Sandbox“ für unterschiedliche Workload-Anforderungen.

Ein KI-Host-Node koordiniert Beschleuniger, Speicher, Storage, Netzwerke und Softwaredienste innerhalb eines KI-Systems. Er übernimmt Aufgaben, die nicht vollständig auf GPUs verbleiben können.

AMD zufolge wird dieser diversifizierte Ansatz es dem Unternehmen ermöglichen, mehr Serveranwendungen abzudecken, ohne eine Prozessorkonfiguration dem gesamten Markt aufzuzwingen.

Das ist eine bemerkenswerte strategische Veränderung. EPYC umfasste bereits spezialisierte Varianten, doch die Florence-Generation verankert die Workload-Segmentierung direkt in AMDs öffentlicher Architekturgeschichte.

Die AMD-Tom-Suchphrase mag breit klingen, doch die zugrunde liegende Nachricht betrifft einen konkreten Wandel. AMD entwickelt sich vom Verkauf einzelner CPUs hin zur Definition mehrerer CPU-Rollen innerhalb vollständiger KI-Infrastrukturen.

Diese Ausrichtung verbindet Florence auch mit AMDs Plänen für Beschleuniger und Netzwerke. Das Unternehmen entwickelt MI500- und MI600-Instinct-Produkte parallel zu künftigen Pensando-Netzwerkkomponenten.

Der Wert der Roadmap hängt daher von der Koordination ab. Ein künftiger EPYC-Prozessor muss mit geeigneten Beschleunigern, Interconnects, Speicher, Firmware, Betriebssystemen und Entwicklerunterstützung erscheinen.

AMD hat die Namen und die vorgesehene Abfolge veröffentlicht. Die nächste Herausforderung besteht darin, diesen Zeitplan in qualifizierte Systeme zu überführen, die Kunden termingerecht einsetzen können.

Venice verschafft AMD vor Florence einen Vorsprung

Florence zieht Aufmerksamkeit auf sich, doch Zen 6 Venice liefert die unmittelbaren Belege dafür, ob AMD seine langfristige Roadmap umsetzen kann.

AMD brachte während Advancing AI 2026 seine EPYC-9006-Familie der sechsten Generation auf den Markt. Die Spitzenkonfiguration umfasst laut der Berichterstattung rund um das Event 256 Zen-6-Kerne.

Venice folgt auf einen im Mai angekündigten Produktionsmeilenstein. AMD erklärte, der Prozessor sei bei TSMCs fortschrittlicher 2-Nanometer-Fertigungstechnologie in Taiwan in den Produktionshochlauf eingetreten.

Die Produktionsankündigung beschrieb Venice als das erste High-Performance-Computing-Produkt, das bei TSMC in einen 2-Nanometer-Hochlauf geht. AMD plant zudem eine künftige Produktion in TSMCs Werk in Arizona.

Ein Produktionshochlauf bedeutet, dass die Fertigungsmenge vor einer breiteren Kundenverfügbarkeit steigt. Er belegt nicht automatisch Auslieferungsvolumen, endgültige Ausbeuten oder die Anwendungsleistung.

Diese Unterscheidung ist wichtig. AMDs Vertrauen in seine Roadmap wirkt glaubwürdiger, weil Venice in die Produktion eingetreten ist, doch Kunden benötigen weiterhin unabhängige Systemtests und Nachweise aus der Praxis.

Venice bildet die Brücke zwischen AMDs aktuellen Zusagen und seinen Behauptungen für 2028. Es testet die Fähigkeit des Unternehmens, fortschrittliches Silizium, Packaging, Speicher, Firmware und Serververfügbarkeit zu koordinieren.

Der Prozessor verdeutlicht auch AMDs Abhängigkeit von TSMC. Diese Beziehung verschafft AMD Zugang zu fortschrittlicher Prozesstechnologie, ohne dass das Unternehmen selbst führende Halbleiterfabriken betreiben muss.

Sie schafft jedoch auch gemeinsame Abhängigkeiten. TSMC-Kapazitäten, Packaging-Verfügbarkeit, geografische Konzentration und die Nachfrage anderer großer Kunden können AMDs Fähigkeit zur Skalierung des Angebots beeinflussen.

AMD hat versucht, einen Teil dieser Abhängigkeit durch die geplante Produktion in Arizona zu adressieren. Das Unternehmen hat jedoch nicht offengelegt, welcher Anteil des Venice-Volumens von welchem Standort kommen wird.

Die nächste Zen-6-Variante fügt der Produktstrategie eine weitere Ebene hinzu. AMD zufolge wird Verano LPDDR-Speicher für Workloads integrieren, die durch Stromverbrauch und Speicherbewegungen begrenzt sind.

LPDDR ist Speicher, der auf einen geringeren Stromverbrauch als konventioneller Serverspeicher ausgelegt ist. Seine Einbindung deutet darauf hin, dass AMD neu bewertet, wie Host-Prozessoren große KI-Systeme versorgen.

Moderne KI-Racks benötigen CPUs für Orchestrierung, Vorverarbeitung, Storage-Zugriff, Sicherheit, Netzwerke und Systemverwaltung. GPUs übernehmen umfangreiche parallele Berechnungen, doch CPUs halten das übergeordnete System in Betrieb.

Diese Arbeitsteilung macht die Effizienz von Host-CPUs zunehmend wichtig. Jedes Watt für Orchestrierung reduziert die Leistung, die innerhalb eines festen Rack- oder Rechenzentrumsbudgets für Beschleuniger verfügbar ist.

Das Speicherverhalten ist aus demselben Grund relevant. Agentic Workloads können rund um den zentralen Modell-Inferenzprozess häufige Tool-Aufrufe, Retrieval-Aufgaben, Datenbankoperationen und Netzwerkaktivität erzeugen.

AMDs Florence-Roadmap baut auf dieser Annahme auf. Die neuen KI-Rechenerweiterungen sollen ausgewählte Operationen beschleunigen, die andernfalls auf konventionelle CPU-Befehle oder externe Beschleuniger angewiesen wären.

AMD hat diese Befehle nicht vollständig erläutert. Unabhängige Softwareunterstützung wird bestimmen, ob sie außerhalb sorgfältig ausgewählter Demonstrationen nennenswerte Vorteile bringen.

Das Unternehmen benötigt außerdem Compiler, Bibliotheken, Betriebssysteme und Anwendungsframeworks, die die neuen Funktionen erkennen. Hardwareerweiterungen bieten nur begrenzten Wert, wenn Software sie nicht effizient nutzen kann.

Es gibt ein ermutigendes frühes Signal. Entwickler haben bereits an Compiler-Patches gearbeitet, die mit AMDs AI Compute Extensions verbunden sind, üblicherweise ACE abgekürzt.

Die Compiler-Berichterstattung verbindet ACE mit Arbeiten der x86 Ecosystem Advisory Group. AMD und Intel gründeten diese Gruppe, um die Konsistenz über x86-Plattformen hinweg zu verbessern.

Diese Zusammenarbeit verkompliziert das Wettbewerbsbild. AMD und Intel konkurrieren um Serververkäufe, profitieren aber beide davon, wenn Entwickler x86-Funktionen ohne unnötige Inkompatibilitäten adressieren können.

Venice wird einen früheren Test für AMDs Plattformumsetzung liefern. Florence wird zeigen, ob das Unternehmen diese Leistung auf stärker spezialisierte KI-Infrastrukturrollen ausweiten kann.

Florence setzt Intels Zeitplan für Server unter Druck

AMDs stärkster Vorteil in der Roadmap ist kein bestätigter Leistungsvorsprung. Es ist die Fähigkeit, Intel zur Verteidigung eines verzögerten Wettbewerbszeitplans zu zwingen.

Intel hat seine Xeon-7-Generation mit dem Codenamen Diamond Rapids für 2027 vorgesehen. Dieser Zeitplan positioniert den Prozessor zwischen AMDs Venice-Start und dem geplanten Florence-Debüt.

Diamond Rapids wird Intel 18A-P nutzen, eine verfeinerte Version des 18A-Fertigungsprozesses des Unternehmens. Intel zufolge verbessert die Überarbeitung Leistung, Energieverhalten und Zuverlässigkeit. In einem Fertigungsupdate vom Juni 2026 erklärte Intel, dass 18A-P in die Risikoproduktion eingetreten sei, betonte jedoch, dass die Risikoproduktion einen Zwischenmeilenstein darstellt und kein Beleg für eine Xeon-Verfügbarkeit in hohen Stückzahlen ist.

Intel hat außerdem Unterstützung für PCI Express 6.0 und MRDIMM-Speicher der zweiten Generation bestätigt. MRDIMM kombiniert mehrere Speicherränge, um die für einen Prozessor verfügbare Datenrate zu erhöhen.

Das Unternehmen erklärt, Diamond Rapids werde 50 Prozent mehr Kerne als Xeon 6 und die doppelte Speicherbandbreite bieten. Genaue Auslieferungskonfigurationen bleiben offen.

Laut der Xeon-7-Roadmap hat Intel eine Diamond-Rapids-Variante mit acht Speicherkanälen gestrichen. Stattdessen wird das Unternehmen sich auf eine Plattform mit 16 Kanälen konzentrieren.

Diese Entscheidung könnte den Speicherdurchsatz im High-End-Bereich stärken. Sie könnte jedoch auch die Eignung der Plattform für Kunden einschränken, die niedrigere Sockelkosten, einfachere Boards oder geringere Speicheranforderungen priorisieren.

AMDs diversifizierte Florence-Familie bietet eine gegensätzliche Strategie. Statt eine Konfiguration als Antwort zu präsentieren, weist AMD unterschiedlichen Prozessoren oder Plattformen klar abgegrenzte KI-Rollen zu.

Ferrara wird als AI-Host-Knoten für AMDs künftige Rack-Scale-Systeme dienen. Faenza ist auf agentenbasiertes Computing in Sandbox-Umgebungen ausgerichtet, obwohl AMD bislang nur wenige Implementierungsdetails genannt hat.

Die Bezeichnungen belegen nicht, dass AMDs Produkte jeweils besser für die einzelnen Workloads geeignet sein werden. Sie zeigen, wie das Unternehmen Käufer dazu bewegen will, sein Portfolio zu bewerten.

AMD will, dass sich der Wettbewerb um Plattformspezialisierung und Bereitstellungstakt dreht. Intel würde es vorziehen, wenn Kunden den Fokus auf Fertigungsfortschritte, Speicherbandbreite und die eigenen integrierten Plattformtechnologien legen.

Der Zeitpunkt verschärft diese Meinungsverschiedenheit. Venice verschafft AMD ein Produkt für 2026, das gegen Intels kommende Xeon-Generationen positioniert werden kann.

Diamond Rapids folgt dann 2027 mit neuerer Intel-Fertigung und neuen Plattformfunktionen. Florence kommt 2028, wenn Intel erwartet, dass Coral Rapids zum direkteren Wettbewerber wird.

Coral Rapids ist wichtig, weil Intel die Rückkehr von simultanem Multithreading in seiner Rechenzentrums-Roadmap erörtert hat. Die Technologie ermöglicht es einem physischen Kern, mehrere Software-Threads zu verarbeiten.

Intel hat Hyper-Threading aus mehreren jüngeren Client-Designs entfernt. Seine Serverpläne stehen weiterhin unter Beobachtung, da Multithreading Durchsatz, Auslastung, Sicherheitsaspekte und die Effizienz von Softwarelizenzen beeinflussen kann.

Wenn Coral Rapids planmäßig erscheint, wird Florence auf einen relevanteren Intel-Herausforderer treffen als Diamond Rapids. Falls Intel in Verzug gerät, gewinnt AMD zusätzliche Zeit, Zen-7-Systeme zu qualifizieren.

Damit wird die amd tom Roadmap-Story zu einem Wettlauf um den Zeitplan, bevor sie zu einem Benchmark-Wettbewerb wird. Keines der beiden Unternehmen hat ausreichend vergleichbare Daten zu Zen 7 und Coral Rapids veröffentlicht.

Nvidia schafft eine weitere Druckquelle. Seine Roadmap kombiniert zunehmend Beschleuniger, CPUs, Netzwerke, Interconnects und vollständige Rack-Designs für KI-Rechenzentren.

AMDs Pläne für Ferrara und Helios sind eine Antwort auf diesen integrierten Ansatz. Florence konkurriert nicht nur mit Xeon-Prozessoren. Es muss auch AMDs Host-Architektur in beschleunigerlastigen Systemen rechtfertigen.

Nvidias Vorteil beruht auf seiner installierten Softwarebasis und der engen Kontrolle über mehr Plattformkomponenten. AMD setzt dem x86-Kompatibilität, mehrere Hardwarepartner und eine Botschaft der Offenheit entgegen.

Die CPU bleibt strategisch wichtig, selbst wenn Beschleuniger die meiste Aufmerksamkeit erhalten. KI-Cluster benötigen Universalprozessoren, um GPUs zu versorgen, Dienste zu verwalten und Datenbewegungen zu koordinieren.

Ein schlecht abgestimmter Host kann die Auslastung eines teuren Beschleuniger-Racks einschränken. Die CPU-Auswahl kann daher die effektive Rendite des gesamten Systems beeinflussen.

Unternehmenskäufer sollten Roadmap-Termine nicht als endgültige Kaufgrundlage behandeln. Sie benötigen Messungen auf Plattformebene mit ihren tatsächlichen Datenbanken, Speichersystemen, Netzwerken, Modellen und Orchestrierungssoftware.

Vorerst hat AMD Intel unter narrativen Druck gesetzt. Intel muss zeigen, dass Diamond Rapids und Coral Rapids pünktlich ausgeliefert werden können und bei den von AMD anvisierten Workloads konkurrenzfähig sind.

Was AMDs Florence-Versprechen weiterhin nicht zeigen

Die Roadmap gibt die Richtung vor, doch die wichtigsten Aussagen zu Leistung, Fertigung und Software bleiben ungetestet.

AMD hat keine Kernanzahl für Florence bekannt gegeben. Das Unternehmen hält auch Taktfrequenzen, Cache-Größen, Chiplet-Designs, Sockelleistung, Speicherkanalanzahl und Details zur Beschleunigerintegration zurück.

Ohne diese Angaben können Käufer Dichte, Energiebedarf, Lizenzrisiken oder die voraussichtliche Anwendungsleistung nicht berechnen. Sie können Florence auch nicht direkt mit Coral Rapids vergleichen.

Die Beschreibung „Prozess der nächsten Generation“ schafft eine weitere Ungewissheit. AMD nannte weder TSMC A16 noch A14 oder eine andere Fertigungstechnologie.

Einige Branchenberichte spekulieren über einen Prozess unter 2 Nanometern. Das bleibt Spekulation, bis AMD oder sein Fertigungspartner einen konkreten Node- und Produktionsplan vorlegt.

Prozessnamen allein haben zudem nur begrenzten Vergleichswert. Jeder Hersteller definiert Nodes anders, während Designregeln und Produktimplementierungen die tatsächliche Leistung und Dichte bestimmen.

Fortschrittliche Fertigung bringt neben potenziellen Gewinnen auch Umsetzungsrisiken mit sich. Neue Transistoren, Packaging-Methoden, Interconnects und Stromversorgungssysteme müssen bei Produktionsvolumen akzeptable Ausbeuten erreichen.

Ein Chip kann seinen Architekturzeitplan einhalten, während vollständige Server später eintreffen. Die Plattformvalidierung umfasst Firmware, Speicherqualifizierung, Board-Design, thermische Tests und Betriebssystemunterstützung.

AMDs Einsatz mehrerer Produktfamilien erhöht diesen Aufwand. Florence, Ferrara und Faenza benötigen klarere Definitionen, bevor Kunden beurteilen können, ob die Spezialisierung die Bereitstellung vereinfacht.

Die Strategie könnte Kompromisse verringern, indem sie Silizium an Workload-Anforderungen anpasst. Sie könnte aber auch die Plattformkomplexität, Lagerentscheidungen und Anforderungen an die Softwarequalifizierung erhöhen.

Kunden müssen wissen, welche Elemente innerhalb der Familie kompatibel bleiben. Sockelkontinuität, Wiederverwendung von Firmware, Speicherunterstützung, Verwaltungstools und Anwendungszertifizierung können die Akzeptanz beeinflussen.

ACE stellt einen ähnlichen Zielkonflikt dar. CPU-basierte KI-Instruktionen klingen nützlich, insbesondere für Datenaufbereitung, Inferenzunterstützung und kleinere Workloads.

AMD hat jedoch keine unabhängigen ACE-Benchmarks oder ein endgültiges Programmiermodell veröffentlicht. Das Unternehmen hat auch nicht festgelegt, welche Anwendungen am stärksten profitieren werden.

Intel verfügt über Erfahrung bei der Vermarktung von Advanced Matrix Extensions, kurz AMX, für Matrixberechnungen auf Xeon-Prozessoren. Die Ergebnisse hängen weiterhin stark von optimierten Bibliotheken und kompatibler Software ab.

AMDs ACE-Implementierung muss daher auf Softwareebene konkurrieren, nicht nur in der Prozessordokumentation. Entwickler benötigen stabile Compiler, Debugger, Bibliotheken und Hinweise zur Bereitstellung.

Die Zen-7-Analyse verbindet Florence ebenfalls mit Speicher der nächsten Generation. AMD hat jedoch keine finalen Standards oder unterstützten Konfigurationen spezifiziert.

Die Speicherverfügbarkeit könnte zu einer erheblichen Einschränkung werden. KI-Server erzeugen bereits eine hohe Nachfrage nach High-Bandwidth Memory, herkömmlichem DRAM, fortschrittlichem Packaging und Netzwerkausrüstung.

Florence könnte MRDIMM- und LPDDR-Optionen für unterschiedliche Aufgaben nutzen. Käufer benötigen weiterhin Messwerte zu Kapazität, Bandbreite, Latenz, Zuverlässigkeit und Leistungsaufnahme für jede Konfiguration.

Das Ravenna-Ziel für 2030 ist mit noch größerer Unsicherheit verbunden. AMD sagt, die Entwicklung sei weit fortgeschritten, doch vierjährige Halbleiterzeitpläne können sich erheblich ändern.

Architekturteams müssen frühzeitig Entscheidungen zu Befehlssätzen, Packaging, Cache, Speicher und Prozesstechnologie treffen. Marktanforderungen können sich ändern, bevor diese Entscheidungen die Produktion erreichen.

Agentenbasierte KI ist ein Beispiel. Aktuelle Systeme erzeugen wachsende Orchestrierungs- und Retrieval-Workloads, doch künftige Modelle könnten Arbeit anders auf CPUs, GPUs, kundenspezifische Beschleuniger und Speicherprozessoren verteilen.

AMDs Roadmap geht davon aus, dass die CPU eine wichtige Koordinierungsrolle behalten wird. Das ist plausibel, doch das genaue Gleichgewicht zwischen den Systemkomponenten bleibt offen.

Es gibt zudem ein kommerzielles Risiko. Cloud-Anbieter entwickeln zunehmend eigenes Silizium, um Kosten, Stromverbrauch und Workload-Optimierung zu steuern.

Amazon, Google, Microsoft und andere Betreiber können interne Prozessoren neben x86-Produkten einsetzen. Ihre Entscheidungen begrenzen den Markt, der sowohl AMD als auch Intel zur Verfügung steht.

Kompatibilität bleibt eine Stärke von x86. Ausgereifte Software, vertraute Verwaltungstools und breite Anwendungsunterstützung verringern für viele Unternehmen den Migrationsaufwand.

Dieser Vorteil beseitigt den Wettbewerb durch Arm-Server oder kundenspezifische Beschleuniger nicht. Er erhöht den Druck auf AMD, konsistente Fortschritte zu liefern, ohne bestehende Bereitstellungen zu stören.

Roadmaps sind nützlich, weil sie Planungsunsicherheit verringern. Sie sind gefährlich, wenn Käufer angekündigte Termine und Funktionsbezeichnungen als gemessene Ergebnisse behandeln.

AMD verdient Anerkennung dafür, den beabsichtigten Takt offenzulegen. Florence benötigt weiterhin Silizium, Systeme, Softwareunterstützung, Kundeneinsätze und unabhängige Tests, bevor aus dem Versprechen belastbare Evidenz wird.

Der umfassendere Wandel von CPUs zu KI-Host-Plattformen

AMD definiert EPYC rund um die Anforderungen vollständiger KI-Racks neu, bei denen Koordinierung ebenso wichtig sein kann wie reine CPU-Leistung.

Traditionelle Serververgleiche betonen oft Kerne, Taktfrequenz, Cache, Speicherkanäle und Leistung pro Watt. Diese Messgrößen bleiben wichtig.

KI-Infrastruktur bringt zusätzliche Abhängigkeiten mit sich. Ein Host-Prozessor muss Beschleuniger, Netzwerke, Speicher, Sicherheitsdienste, virtuelle Maschinen, Container und Workload-Planung verwalten.

Deshalb beschreibt AMD die CPU als zentral für Datenbewegung und Systemorchestrierung. Deshalb hat Nvidia auch eigene Arm-basierte Rechenzentrums-CPUs entwickelt.

Die Wettbewerbseinheit wird zunehmend das Rack. Käufer bewerten immer häufiger, ob Prozessoren, Beschleuniger, Speicher, Netzwerke, Kühlung und Software effizient als ein System zusammenarbeiten.

AMDs Helios-Strategie spiegelt diesen Wandel wider. Künftige Konfigurationen werden EPYC-Hosts, Instinct-Beschleuniger und Pensando-Netzwerke in abgestimmten Rack-Scale-Produkten kombinieren.

Florence und Ferrara sind für eine spätere Helios-Generation mit MI600-Beschleunigern geplant. Davor werden Verano- und MI500-Produkte eine weitere Systemgeneration unterstützen.

Dieser jährliche Beschleuniger-Takt setzt den langsameren CPU-Zyklus unter Druck. AMD muss sicherstellen, dass jede Host-Plattform mehrere Beschleunigerkonfigurationen unterstützen kann, ohne zum Engpass bei der Bereitstellung zu werden.

Nvidia kontrolliert einen größeren Teil seines Stacks und kann Komponenten gemeinsam abstimmen. Diese Integration kann die Leistungsoptimierung vereinfachen, aber auch die Abhängigkeit der Kunden von einem Anbieter erhöhen.

AMD betont Offenheit und Partnerwahl. Dieser Ansatz kann unterschiedliche Serverdesigns unterstützen, erfordert jedoch eine enge Abstimmung zwischen Herstellern und Softwareanbietern.

Intel verfügt über eine andere Form der Integration. Das Unternehmen besitzt zentrale Fertigungstechnologien und bietet CPUs, Beschleuniger, Netzwerkprodukte und Foundry-Dienstleistungen an.

Seine Herausforderung besteht darin, diese Ressourcen in pünktliche Produkte umzusetzen. AMDs aktuelle Roadmap-Offensive zielt direkt auf diese historische Schwäche.

Für Entwickler lautet die entscheidende Frage, ob gängige Frameworks Florence-Funktionen automatisch verfügbar machen werden. Die meisten Teams werden Anwendungen nicht für eine Prozessorerweiterung neu schreiben.

Bibliotheken und Compiler müssen geeignete Operationen erkennen und effizient ausführen. Container-Images und Cloud-Dienste müssen zudem die erforderlichen Hardwarefunktionen bereitstellen.

Für Unternehmenskäufer liefert die Auslastung den klarsten Praxistest. Ein schnellerer Host ist relevant, wenn er Beschleuniger beschäftigt hält oder die Anzahl benötigter Server reduziert.

Auch die Leistungsaufnahme ist ein Test. Rechenzentren arbeiten innerhalb elektrischer und thermischer Grenzen, sodass effiziente Hosts Raum für zusätzliche Beschleunigerkapazität schaffen können.

Sicherheit und Isolation verdienen ebenfalls Aufmerksamkeit. Agentenbasierte Systeme führen Tools aus, greifen auf Daten zu und kommunizieren mit externen Diensten, wodurch neue Kontrollanforderungen entstehen.

AMDs Bezeichnung „Agentic Sandbox“ deutet auf Interesse an isolierten Ausführungsumgebungen hin. Das Unternehmen hat noch nicht erläutert, wie Faenza diese Isolation durchsetzen oder beschleunigen wird.

Hardwaregestützte virtuelle Maschinen, Confidential Computing und Berechtigungskontrollen könnten dazu beitragen. Käufer sollten Architekturdetails abwarten, bevor sie dem Produktnamen bestimmte Fähigkeiten zuschreiben.

Wissensarbeiter werden diese Veränderungen indirekt erleben. Bessere Infrastruktur kann Antwortlatenzen senken und die für KI-Anwendungen am Arbeitsplatz verfügbare Rechenleistung erweitern.

Diese Vorteile hängen ebenso stark von Softwaredesign und Betriebskosten wie von Silizium ab. Eine neue CPU-Architektur verbessert nicht automatisch jeden KI-Dienst.

Die amd tom Berichterstattung ist wertvoll, weil sie AMDs beabsichtigtes Systemdesign sichtbar macht. Seine CPU-Roadmap folgt nun der Richtung, die bereits bei Beschleunigerplattformen erkennbar ist.

AMD organisiert seine künftigen Prozessoren nach Rollen in der KI-Infrastruktur. Diese Strategie setzt Intel und Nvidia unter Druck und gibt Kunden zugleich konkretere Fragen für die Bewertung von Anbietern an die Hand.

Drei Signale werden darüber entscheiden, ob AMDs Roadmap Bestand hat

Die Roadmap gewinnt durch ausgelieferte Produkte, unterstützte Software und verifizierte Plattformleistung an Glaubwürdigkeit – nicht allein durch Architekturnamen.

Das erste Signal ist die Einführung von Venice im weiteren Verlauf des Jahres 2026. Käufer sollten auf eine breite Serververfügbarkeit, benannte Cloud-Deployments, Produktions-Benchmarks und eine stabile Lieferfähigkeit achten.

Venice ist der unmittelbarste Test für AMDs Umsetzung des 2-Nanometer-Prozesses von TSMC. Eine hohe Verfügbarkeit würde die Aussage des Unternehmens stützen, dass es fortschrittliche Produkte von der Fertigung in Kundensysteme überführen kann.

Begrenzte Liefermengen oder verzögerte Serverqualifizierungen würden das Vertrauen in den weiter reichenden Florence-Zeitplan schwächen. Sie würden zudem die Schwierigkeit offenlegen, eine fortschrittliche Plattform zu koordinieren.

Unabhängige Benchmarks sollten mehr als nur Spitzenleistung abdecken. Sie müssen Energieverbrauch, Speicherverhalten, Virtualisierung, Datenbanken, Netzwerkfunktionen und die Abstimmung zwischen Beschleunigern und Host-System messen.

AMD hat für Venice erhebliche Leistungsversprechen gemacht. Diese Aussagen erfordern vergleichbare Testkonfigurationen und Workloads, bevor Käufer sie als Beschaffungsnachweis werten können.

Das zweite Signal ist Intels für den Spätsommer erwartete Offenlegung zu Diamond Rapids. Intel hat erklärt, bei Hot Chips weitere Informationen teilen zu wollen.

Diese Präsentation sollte die Kernarchitektur, Multithreading, Produktkonfigurationen und das Plattformverhalten präzisieren. Sie kann außerdem zeigen, ob Intels Einführungsplan für 2027 stabil bleibt.

Ein verbindlicher Zeitplan mit glaubwürdigen Silizium-Demonstrationen würde AMDs Zeitvorteil verringern. Eine weitere Verzögerung oder nur begrenzte Informationen würden hingegen AMDs Roadmap-Narrativ stärken.

Diamond Rapids muss einen Florence-Prozessor von 2028 nicht schlagen, bevor eines der beiden Produkte ausgeliefert wird. Es muss zeigen, dass Intel wieder einen verlässlichen Takt für Serverprodukte erreicht hat.

Informationen zu Coral Rapids werden als Nächstes wichtig. Sein geplanter Zeitrahmen für 2028 macht ihn zum wahrscheinlichen direkten Gegenstück zu Florence.

Auch Intels Fortschritte in der Fertigung verdienen Aufmerksamkeit. Diamond Rapids nutzt 18A-P, während künftige Produkte von weiteren Verbesserungen bei Prozessen und Packaging abhängen könnten.

Das dritte Signal ist vor dem Florence-Start nutzbare ACE-Software. Compiler-Patches sind ein erster Schritt, doch produktive Anwendungen benötigen ein breiteres Ökosystem.

Entwickler sollten GCC- und LLVM-Unterstützung, optimierte Bibliotheken, Linux-Kernel-Integration, die Verfügbarkeit für Virtualisierung und Cloud-Instanzen beobachten.

Klare Programmierdokumentation würde AMDs Aussage stärken, dass Florence relevante KI-Fähigkeiten bietet. Unabhängige Anwendungsergebnisse würden sie zusätzlich untermauern.

Lückenhafte Unterstützung würde die Differenzierung schwächen. ACE könnte dann zu einer Spezialfunktion werden, die nur ausgewählten Workloads zugutekommt.

Die Speicherunterstützung gehört zum selben Signal. AMD muss erklären, wie Florence Speicher der nächsten Generation mit seinen KI-Erweiterungen und der spezialisierten Produktfamilie kombiniert.

Kunden sollten auf validierte Konfigurationen, Kapazitätsgrenzen, Bandbreitenmessungen, Fehlerbehandlung und Kompatibilität zwischen Florence-basierten Systemen achten.

Ravenna benötigt noch keine vergleichbaren Details. Sein Zieljahr 2030 signalisiert Kunden vor allem, dass die Zen-Entwicklung über Florence hinaus fortgesetzt wird.

Dennoch sollte AMD schrittweise weitere Architektur- und Plattforminformationen hinzufügen. Langes Schweigen würde den Namen zu einem schwachen Planungssignal machen.

Die übergeordnete Einschätzung ist bereits möglich. AMD hat einen schlüssigen Weg von Venice über Florence bis Ravenna vorgestellt, mit Spezialisierung auf KI-Infrastruktur.

Es ist jedoch nicht bewiesen, dass dieser Weg 2028 oder 2030 zu einer Führungsposition führen wird. Intel, Nvidia, Arm-Serveranbieter und kundenspezifisches Cloud-Silizium verfügen weiterhin über erheblichen Spielraum für Gegenmaßnahmen.

Leser, die der amd tom roadmap folgen, sollten sich auf Belege konzentrieren, welche die Distanz zwischen Präsentationsfolien und eingesetzten Systemen verkürzen.

Beobachten Sie zuerst Venice-Deployments, zweitens Intels Offenlegung zu Diamond Rapids und drittens die Reife der ACE-Software. Zusammen werden diese Signale zeigen, ob AMDs Zeitplan auf Umsetzung oder Ambition beruht.