ASE PowerSiP-Erweiterung verlagert die KI-Stromversorgung unter den Prozessor, doch Belege fehlen
ASE hat PowerSiP um ein dreidimensionales Packaging-Design erweitert, das in KI-Systemen der Kilowattklasse auf mindestens 50 % geringere parasitäre Leitungsverluste abzielt. Die ASE PowerSiP-Erweiterung verlagert die Spannungsregelung unter den Prozessor und verkürzt so den Weg, den Ströme von mehr als 1.000 Ampere zurücklegen.
Diese Positionierung ist wichtig, weil die letzten Zentimeter der Stromversorgung zu einer kostspieligen Quelle von Widerstand und Wärme geworden sind. ASE hat jedoch weder Testbedingungen, Kundeneinsätze noch gemessene Einsparungen in Rechenzentren für die erweiterte Plattform veröffentlicht.
Der Konflikt ist daher enger gefasst, als das Versprechen der Schlagzeile vermuten lässt. ASE stellt herkömmliche seitlich platzierte Spannungsregler infrage, löst jedoch nicht das vollständige Stromversorgungsproblem von Rechenzentren. Wettbewerber wie Infineon, Delta Electronics, Monolithic Power Systems, Vicor und Empower Semiconductor verfolgen denselben Architekturwandel.
Die ASE PowerSiP-Erweiterung ergänzt einen 3D-Packaging-Werkzeugkasten
ASE hat PowerSiP von einem allgemeinen Konzept zur Stromversorgung zu einer detaillierteren Fertigungsplattform für vertikal integrierte Spannungsreglermodule weiterentwickelt.
ASE kündigte die Erweiterung am 13. Oktober 2026 während der SEMICON West und des Open Compute Project Global Summit an. Das Unternehmen erklärte, die Lösung sei ab sofort für Anwendungen in KI-Rechenzentren und im High-Performance Computing verfügbar.
Ein Spannungsreglermodul oder VRM wandelt die eingehende Stromversorgung in die niedrige, präzise geregelte Spannung um, die ein Prozessor benötigt. Herkömmliche Serverplatinen platzieren diese Komponenten meist neben dem Prozessor, wodurch Strom seitlich über Kupferleiterbahnen und Gehäuseverbindungen fließen muss.
Die Alternative von ASE platziert ein kompaktes VRM auf der Rückseite der Leiterplatte, direkt unter dem Prozessor. Diese vertikale Board-to-Chip-Anordnung verringert die physische Distanz zwischen der letzten Umwandlungsstufe und dem Rechensilizium.
Laut der PowerSiP-Ankündigung von ASE können aktuelle KI-Systeme mehr als ein Kilowatt pro Prozessor benötigen. Ihr Spitzenstrom kann 1.000 Ampere übersteigen, während die Kernspannung unter einem Volt bleibt.
Unter diesen Bedingungen wird Widerstand ungewöhnlich kostspielig. Elektrische Verluste steigen mit dem Quadrat des Stroms, sodass selbst ein geringer Widerstand relevant wird, wenn Tausende Ampere eine Platine durchqueren.
Die erweiterte Plattform kombiniert mehrere Packaging-Optionen, statt einen fertigen Regler vorzuschreiben. Dazu gehören Kondensatoren zwischen kernlosen Substraten sowie substratfreie Kondensator-Arrays mit freiliegenden Anschlüssen.
ASE nennt außerdem Kupferpins mit einem Seitenverhältnis von vier zu eins. Die höheren Pins sollen die Packaging-Impedanz verringern und gleichzeitig Strom durch einen begrenzten vertikalen Raum führen.
Einseitiges oder doppelseitiges Molden kann aktive und passive Komponenten in dasselbe kompakte Modul integrieren. Diese Flexibilität ermöglicht es Kunden, die Plattform an unterschiedliche Prozessorgehäuse, Leiterplatten und Höhenbeschränkungen von Compute-Trays anzupassen.
Das ist die zentrale Änderung hinter der Nachricht. PowerSiP bietet nun einen spezifischeren Werkzeugkasten für den Bau flacher VRMs unter GPUs, Tensorprozessoren und kundenspezifischen KI-Beschleunigern.
Das Unternehmen erklärt, diese Anordnung könne parasitäre Leitungsverluste um 50 % oder mehr reduzieren. Parasitäre Verluste sind Energieverluste durch unbeabsichtigten Widerstand und Induktivität entlang des Versorgungswegs.
Dieser Prozentsatz beschreibt nicht den gesamten Stromverbrauch eines Servers oder Rechenzentrums. Er bezieht sich auf Verluste entlang eines bestimmten Hochstrompfads zwischen Regler und Prozessor.
ASE hat zudem keinen Prozessoranbieter benannt, der die erweiterte Plattform nutzt. „Ab sofort verfügbar“ bedeutet, dass die Packaging-Technologien Kunden zur Verfügung stehen, nicht dass fertige Deployments bereits kommerzielle KI-Cluster erreicht haben.
Diese Unterscheidung schafft die zentrale Spannung des Artikels. PowerSiP adressiert ein messbares elektrisches Problem, doch die öffentlich verfügbaren Belege bleiben auf Plattform- und Komponentenebene.
Warum die KI-Stromversorgung zu einem Packaging-Problem geworden ist
KI-Prozessoren zwingen dazu, Leistungswandlung, Packaging, Kühlung und Platinendesign als eine gemeinsame technische Entscheidung zu behandeln.
Ein Prozessor, der ein Kilowatt bei einem Volt erhält, benötigt ungefähr 1.000 Ampere, bevor Umwandlungsverluste und Transientenverhalten in die Berechnung einfließen. Das Führen dieses Stroms über eine Leiterplatte erfordert erhebliche Mengen an Kupfer, physische Fläche und Wärmemanagement.
Längere Leiterbahnen erhöhen Widerstand und Induktivität. Widerstand wandelt elektrische Energie in Wärme um, während Induktivität es der Versorgung erschwert, auf schnelle Änderungen der Prozessornachfrage zu reagieren.
KI-Workloads können mit hoher Geschwindigkeit zwischen Betriebszuständen wechseln. Diese Übergänge erzeugen plötzliche Stromänderungen, die die Versorgungsspannung unter den akzeptablen Bereich des Prozessors drücken können.
Ingenieure bezeichnen diesen vorübergehenden Rückgang als Spannungseinbruch. Entwickler gleichen ihn oft mit zusätzlichen Kondensatoren, breiteren Stromversorgungsebenen, konservativen Spannungsreserven oder einer niedrigeren Prozessorfrequenz aus.
Jede Reaktion verbraucht etwas Wertvolles. Mehr Kondensatoren benötigen Platz, breitere Kupferstrukturen erschweren das Routing, und höhere Spannung erhöht die Leistungsaufnahme des Prozessors.
Die Verlagerung des Reglers unter den Prozessor setzt direkt an der Distanz an. Strom fließt über einen kürzeren vertikalen Weg, anstatt die Platine von Komponenten neben dem Gehäuse aus zu überqueren.
Eine Branchenanalyse zur Stromversorgung beschreibt die vertikale Versorgung als aufkommende Antwort auf KI-Beschleuniger mit einem Verbrauch von mehr als 1.000 Watt. Sie hebt zudem die Schwierigkeit hervor, 1.000 Ampere bei weniger als einem Volt bereitzustellen.
ASE stellte PowerSiP erstmals im Mai 2024 vor. Damals verglich das Unternehmen seine Architektur mit einer konventionellen Side-by-Side-Konfiguration.
Die ursprünglichen PowerSiP-Abbildungen nannten einen um 25 % kleineren Platzbedarf und eine Steigerung der Stromdichte von 0,4 auf 0,6 Ampere pro Quadratmillimeter. ASE berichtete zudem, dass die Leitungsverluste in seinem Vergleich von 12 % auf 6 % sanken.
Die Erweiterung von 2026 ordnet diese frühere Architektur für ein breiteres Spektrum dreidimensionaler Packaging-Konfigurationen neu ein. Sie betont qualifizierte Montagetechniken, die Kunden zu anwendungsspezifischen Modulen kombinieren können.
Diese Entwicklung zeigt, wie sich der Engpass verlagert hat. Packaging verband einst einen fertigen Chip mit der Platine, prägt heute jedoch Stromintegrität, Thermik, Speicherplatzierung und nutzbare Rechenleistung.
Der breitere Stromkontext erhöht den Wert kleiner Verbesserungen. Die Internationale Energieagentur erwartet, dass der Stromverbrauch von Rechenzentren von 485 Terawattstunden im Jahr 2025 auf etwa 950 Terawattstunden im Jahr 2030 steigt.
Auf KI ausgerichtete Anlagen sollen noch schneller wachsen. Ihr Stromverbrauch werde sich in diesem Zeitraum voraussichtlich verdreifachen, so der Energieausblick der IEA.
PowerSiP kann den Großteil dieses Bedarfs nicht allein adressieren. Der Energieverbrauch von Rechenzentren hängt zudem von Prozessorauslastung, Netzwerken, Speicher, Kühlung, Anlagenumwandlung und Workload-Effizienz ab.
Dennoch verursacht ein Verlust nahe dem Prozessor eine zusätzliche Belastung. Die verschwendete elektrische Energie wird innerhalb eines dicht gepackten Compute-Trays zu Wärme und muss daher von Kühltechnik abgeführt werden.
Eine Verringerung dieses Verlusts kann somit doppelt helfen. Sie senkt die bei der Versorgung verschwendete elektrische Energie und reduziert die damit verbundene thermische Belastung.
Diese Logik erklärt, warum Power-Packaging strategisch wichtig geworden ist. Entwickler von Beschleunigern können die Rechendichte nicht weiter erhöhen und zugleich den letzten Strompfad wie ein gewöhnliches Leiterplattendetail behandeln.
Vertikale Stromversorgung fordert das Side-by-Side-VRM heraus
Der zentrale Wettbewerb besteht zwischen seitlichen VRMs mit etablierten Fertigungspraktiken und vertikalen Modulen mit kürzeren elektrischen Wegen.
Seitliche Stromversorgung ist weiterhin vertraut und praxistauglich. Regler neben dem Prozessor sind mit etablierten Methoden der Leiterplattenproduktion leichter zugänglich, zu prüfen, zu kühlen, auszutauschen und anzuordnen.
Diese Anordnung lässt zudem die Rückseite des Prozessorbereichs für mechanische Strukturen frei. Sockel, Montagehardware, Versteifungen und Kühlungskomponenten konkurrieren bereits um Platz rund um Hochleistungsgehäuse.
Ihre elektrische Schwäche wächst mit dem Strom. Ein längerer Weg bedeutet mehr Widerstand, mehr Induktivität und eine stärkere Anfälligkeit für Spannungsänderungen bei schnellen Workload-Übergängen.
Vertikale Stromversorgung kehrt diesen Kompromiss um. Sie akzeptiert stärkere Integration und mechanische Komplexität, um den Abstand zwischen Umwandlungskomponenten und Prozessor zu verkürzen.
Die Rolle von ASE ist wichtig, weil das Unternehmen ein großer Anbieter für ausgelagerte Halbleitermontage und -tests ist. Es kann Substrate, Molden, Kupferverbindungen, Kondensatoren und Fertigungsprozesse in einem Packaging-Programm zusammenführen.
Die ASE PowerSiP-Erweiterung ist daher nicht nur eine weitere Ankündigung zu Leistungshalbleitern. Sie schlägt vor, dass ein Anbieter für fortschrittliches Packaging die mechanischen und elektrischen Elemente unter einem Beschleuniger koordinieren kann.
Diese Koordination kann Kunden mit heterogenen Prozessoren helfen. GPUs, kundenspezifische ASICs, Chiplets und High-Bandwidth Memory schaffen unterschiedliche Grundflächen und Leistungsanforderungen.
Ein modularer Werkzeugkasten bietet mehr Freiheit als ein festes VRM. Kunden können Kondensatorstrukturen, Verbindungen und Mold-Anordnungen wählen, die zu einer bestimmten Platine und einem bestimmten Gehäuse passen.
Flexibilität verlagert jedoch auch Entwicklungsarbeit in eine enge Zusammenarbeit. Der Regler, die Platine, das Prozessor-Package, die Kühleinheit und das Stromsteuerungssystem müssen sich wie ein einziges Produkt verhalten.
Hier wird die Frage „wie ASE PowerSiP funktioniert“ mehr als ein Diagramm. Die Architektur ist nur erfolgreich, wenn das kürzere Routing thermische Zyklen, mechanische Belastung, Montagetoleranzen und anhaltenden Hochstrombetrieb übersteht.
Der Ansatz steht zudem neben einer weiteren Branchenentwicklung namens Backside Power Delivery. Chiphersteller verwenden diesen Begriff für Strukturen, die die Stromverdrahtung von der Signalverdrahtung innerhalb des Siliziums trennen.
Die Forschung von Imec zur Backside Power beschreibt vergrabene Stromschienen, Waferdünnung und nanoskalige Through-Silicon-Verbindungen. Diese Techniken arbeiten innerhalb oder unmittelbar hinter dem Die.
PowerSiP arbeitet auf Package- und Platinenebene. Es bringt die Spannungsregelung unter den Prozessor, ersetzt jedoch nicht das interne Stromverteilungsnetz des Chips.
Die beiden Ansätze können sich ergänzen. Ein vertikales VRM kann den Weg auf Platinenebene verkürzen, während Backside-Strukturen die Versorgung durch den Prozessor selbst verbessern.
Sie können jedoch auch um technische Aufmerksamkeit und physischen Platz konkurrieren. Kunden müssen entscheiden, welche Integrationsschritte genügend Nutzen bieten, um die zusätzliche Fertigungskomplexität zu rechtfertigen.
Seitliche Versorgung wird nicht sofort verschwinden. Sie bleibt dort geeignet, wo Prozessorstrom, Platinendichte oder Transientenleistung keine vertikale Integration rechtfertigen.
Der größte Druck wird bei erstklassigen Trainingsbeschleunigern und kundenspezifischem Hyperscale-Silizium entstehen. Diese Produkte bündeln enorme Ströme in kostspieligen Systemen, die bereits spezialisierte Platinen und Kühlung benötigen.
Wenn sich PowerSiP dort durchsetzt, kann die Akzeptanz mit zunehmender Reife der Fertigung in niedrigere Marktsegmente wandern. Bleiben die Integrationskosten hoch, könnte die vertikale Versorgung auf die anspruchsvollsten Beschleuniger beschränkt bleiben.
ASE steigt in ein dicht besetztes Rennen unter dem Prozessor ein
PowerSiP tritt in einen aktiven Markt ein, in dem Energietechnikunternehmen und Packaging-Spezialisten auf denselben physischen Bereich zusteuern.
Vicor wirbt für eine vertikale Stromversorgung mit Current-Multiplier-Modulen, die unter Prozessoren mit hohem Strombedarf platziert werden. Seine Architektur verteilt Regelung und Umwandlung auf mehrere Stufen, um den letzten Hochstrompfad zu verkürzen.
Empower Semiconductor entwickelt integrierte Spannungsregler für Prozessoren der Kilowatt-Klasse. Die Materialien des Unternehmens aus dem Jahr 2026 beschreiben eine skalierbare Plattform, die mehr als 3.000 Ampere liefern soll.
Infineon hat kompakte Mehrphasenmodule für die vertikale Stromversorgung vorgestellt. Delta Electronics arbeitet zudem mit Infineon an Modulen für KI-Rechenzentrumsprozessoren.
Monolithic Power Systems bietet Hochstrom-Leistungsstufen, die dichte vertikale Anordnungen unterstützen können. Weitere Spezialisten, darunter Lotus Microsystems und Amber Semiconductor, schlagen dünne Module unterhalb von Beschleuniger-Packages vor.
Diese Unternehmen verkaufen nicht alle dieselbe Systemebene. Einige konzentrieren sich auf Leistungshalbleiterschaltungen, während ASE auf Montage, Integration und Packaging-Optionen setzt.
Dieser Unterschied schafft Chancen für Partnerschaften. Ein PowerSiP-Modul benötigt weiterhin geeignete Controller, Leistungsstufen, magnetische Komponenten, Kondensatoren und ein prozessorspezifisches elektrisches Design.
Er schafft jedoch auch Wettbewerb um architektonischen Einfluss. Der Anbieter, der das integrierte Modul kontrolliert, kann die Auswahl von Komponenten, Qualifizierungsverfahren und die Wechselkosten für Kunden prägen.
Prozessorunternehmen nähern sich dem Thema aus einer anderen Richtung. Intels PowerVia-Technologie trennt die interne Strom- und Signalführung, indem sie Strom über die Rückseite eines Logik-Dies zuführt.
Auch fortschrittliche Packaging-Plattformen integrieren Bridges, Chiplets, Kondensatoren und Stromversorgungsstrukturen näher am Computing-Silizium. Die Grenze zwischen Chip, Package, Board und Regler wird zunehmend unschärfer.
Die praktische Frage lautet nicht, welches Unternehmen zuerst das Wort „vertikal“ verwendet. Käufer müssen Umwandlungseffizienz, Leitungsverluste, Transientenverhalten, Dicke, Stromdichte, Kühlung, Zuverlässigkeit und Fertigungsausbeute vergleichen.
Sie benötigen außerdem vergleichbare Testbedingungen. Ein Prozentsatz, der über ein einzelnes Leitungssegment gemessen wird, lässt sich nicht direkt mit der Ende-zu-Ende-Effizienz vom Rack-Eingang bis zum Prozessor vergleichen.
Dadurch lässt sich die Wirkung von ASE PowerSiP anhand öffentlicher Materialien allein nur schwer quantifizieren. Die angegebene Reduzierung betrifft parasitäre Leitungsverluste, nicht den gesamten Stromverbrauch einer KI-Workload.
Eine Reduzierung um 50 % in einer kleinen Verlustkategorie würde einen geringeren Systemnutzen erzeugen. Eine ähnliche Reduzierung in einer großen Verlustkategorie könnte den Leistungs- und Kühlbedarf wesentlich verändern.
Die Ausgangsbasis ist ebenso wichtig. Leiterbahnlänge, Kupferdicke, Eingangsspannung, Ausgangsspannung, Strom, Schaltfrequenz und Board-Aufbau beeinflussen alle das Ergebnis.
ASEs Vergleich aus dem Jahr 2024 enthielt mehrere nützliche Basiswerte. Die Ankündigung von 2026 legt keine gleichwertige Testkonfiguration für die erweiterte Ausführung offen.
Kunden werden PowerSiP daher anhand von Engineering-Samples, Referenzdesigns und workloadrelevanter Validierung bewerten. Prozentsätze aus Pressemitteilungen werden die Architekturentscheidung nicht klären.
Dieses Wettbewerbsfeld begrenzt auch jede Behauptung, ASE besitze den Übergang. Die Erweiterung verschafft ASE eine glaubwürdige Position im Packaging, doch mehrere Anbieter zielen bereits auf die Stromversorgung unterhalb von KI-Prozessoren.
Der Vorteil könnte aus Fertigungsmaßstab und der Breite des Packaging-Angebots entstehen. Die Herausforderung besteht darin, nachzuweisen, dass diese Fähigkeiten zu qualifizierten Modulen mit reproduzierbaren Systemvorteilen führen.
Die 50%-Behauptung lässt entscheidende Fragen offen
ASEs Behauptung einer Verlustreduzierung ist technisch plausibel, doch das Unternehmen hat nicht genügend Belege veröffentlicht, um sie als gemessenen Effizienzgewinn im Rechenzentrum zu behandeln.
Die Formulierung „50% or more“ erscheint prominent in ASEs Ankündigung und Produktmaterial. Sie bezieht sich auf die Verringerung parasitärer Leitungsverluste durch die Verkürzung des Hochstrom-Übertragungswegs.
Diese Behauptung steht im Einklang mit grundlegenden elektrischen Prinzipien. Ein kürzerer Pfad mit geringerem Widerstand sollte bei gleichem Strom weniger Energie verschwenden.
Technische Entscheidungen hängen jedoch sowohl von absoluten Werten als auch von Prozentsätzen ab. Eine Reduzierung des Leitungsverlusts von zwei Watt auf ein Watt hat andere Folgen als eine Reduzierung von 200 Watt auf 100 Watt.
ASE hat für die erweiterte Plattform weder den Ausgangsverlust, das Stromprofil, die Board-Geometrie, die Umgebungsbedingungen noch die Messmethode veröffentlicht. Unabhängige Laborvalidierungen liegen ebenfalls nicht vor.
Die öffentliche Ankündigung enthält keine Wirkungsgradkurve des Moduls. Eine solche Kurve würde zeigen, wie effizient der Regler bei verschiedenen Lasten und Eingangsbedingungen arbeitet.
Auch ein Diagramm zum Transientenverhalten fehlt. Käufer benötigen diese Informationen, um den Spannungseinbruch zu beurteilen, wenn ein Beschleuniger rasch zwischen Workload-Zuständen wechselt.
Thermische Nachweise stellen eine weitere Lücke dar. Werden Leistungskomponenten unter einem Prozessor platziert, konzentriert sich Wärme in der Nähe eines der heißesten Bereiche des Servers.
Der kürzere elektrische Weg kann die durch Leitungen verursachte Wärme reduzieren, doch der Regler erzeugt bei der Spannungsumwandlung weiterhin Wärme. Ingenieure müssen diese Wärme durch ein dicht bestücktes Board und eine Kühleinheit abführen.
Mechanische Einschränkungen verdienen ebenso Aufmerksamkeit. Rückseitige Module können mit Prozessormontagesystemen, Board-Versteifungen, Wartungszugang und Cold-Plate-Strukturen konkurrieren.
Die Fertigungsausbeute kann das wirtschaftliche Ergebnis beeinflussen. Mehr Komponenten in einer kompakten Baugruppe zu kombinieren schafft nur dann Wert, wenn Lieferanten sie konsistent testen, reparieren und produzieren können.
Zuverlässigkeitstests müssen Temperaturzyklen, Hochstrombelastung, Ermüdung von Lötstellen oder Interconnects sowie lange Betriebszeiten abdecken. KI-Infrastruktur läuft häufig unter dauerhafter Auslastung, die Schwachstellen schnell sichtbar macht.
ASE beschreibt seine Montagetechnologien als qualifiziert, was die Fertigungsreife unterstützt. Damit ist jedoch nicht belegt, dass jedes kundenspezifische PowerSiP-Modul die Systemqualifikation abgeschlossen hat.
Eine weitere Unsicherheit betrifft die Frage, wer das vollständige Design besitzt. ASE liefert einen Werkzeugkasten, während Kunden und Partner für Leistungskomponenten die endgültige Topologie und die Betriebsparameter auswählen müssen.
Dieses Modell bietet Flexibilität, macht veröffentlichte Plattformangaben jedoch weniger aussagekräftig. Zwei PowerSiP-Implementierungen können unterschiedliche Ergebnisse bei Effizienz, Thermik und Zuverlässigkeit liefern.
Eine wissenschaftliche Veröffentlichung aus dem Juni 2026 zur vertikalen Stromversorgung schätzte, dass bestehende Ansätze in einigen Systemkonfigurationen bei der Ende-zu-Ende-Effizienz unter 70 % lagen. Die vorgeschlagene Architektur erreichte unter festgelegten Annahmen höhere modellierte Werte.
Diese Ergebnisse sind kein Test von PowerSiP und sollten auch nicht so dargestellt werden. Sie zeigen, warum Forschende die gesamte Versorgungskette statt eines einzelnen Leitungssegments bewerten.
Rechenzentrumsbetreiber sollten dieselbe Disziplin anwenden. Sie benötigen Messungen auf Netzebene unter realen Workloads, nicht nur eine prozentual ausgedrückte Reduzierung auf Package-Ebene.
Das macht ASEs Behauptung nicht bedeutungslos. Leitungsverluste sind eine reale Einschränkung, und die Verkürzung des Pfads ist eine rationale Reaktion.
Es bedeutet, dass die Behauptung am Beginn der Kundenbewertung steht, nicht an deren Ende. Die fehlenden Belege entscheiden darüber, ob PowerSiP zu einer breiten Plattform oder zu einer spezialisierten Packaging-Option wird.
Drei Signale werden zeigen, ob PowerSiP relevant wird
Kundenakzeptanz, reproduzierbare Messungen und konkurrierende Referenzdesigns werden bestimmen, ob die Erweiterung von ASE PowerSiP die KI-Infrastruktur verändert.
Das erste Signal ist ein namentlich genannter Kunde oder ein Prozessorprogramm. ASE hat GPUs, TPUs, kundenspezifische ASICs und High-Performance-Computing-Systeme als Zielanwendungen genannt.
Ein offengelegtes Beschleunigerdesign würde zeigen, dass PowerSiP über ein Packaging-Angebot hinausgeht. Es würde außerdem Leistungsbereich, Board-Einschränkungen und Produktionszeitplan einer Implementierung offenlegen.
Ein Einsatz bei einem Hyperscaler würde ASEs Argument stärken, weil diese Betreiber Stromverbrauch und thermisches Verhalten im Flottenmaßstab messen. Eine unbenannte Evaluierung oder ein Prototyp wären schwächere Belege.
Das zweite Signal ist ein vollständiger technischer Datensatz. ASE sollte Leitungswiderstand, Umwandlungseffizienz, Transientenverhalten, thermische Bedingungen, Moduldicke und Zuverlässigkeitsergebnisse veröffentlichen.
Der aussagekräftigste Vergleich würde denselben Prozessor und dieselbe Workload mit lateraler und vertikaler Stromversorgung verwenden. Er würde Reglerverluste, Leitungsverluste, Prozessorverbrauch und Kühlungseffekte getrennt ausweisen.
Gemessene Systemeinsparungen würden die 50%-Aussage einordnen. Sie würden zeigen, ob niedrigere parasitäre Verluste die Eingangsleistung des Servers, die dauerhafte Frequenz, die Kühlmitteltemperatur oder die Rack-Dichte verändern.
Das dritte Signal ist die Reaktion konkurrierender Anbieter. Neue Module von Infineon, Delta, MPS, Vicor, Empower und Packaging-Wettbewerbern werden praktische Benchmarks setzen.
Ein gemeinsamer Satz von Referenzdesigns würde Käufern helfen, Architekturen zu vergleichen. Er würde zudem offenlegen, ob Kunden einen offenen Komponentenbaukasten oder ein eng integriertes proprietäres Modul bevorzugen.
Die Akzeptanz bei Wettbewerbern würde ASEs grundlegende These stärken, dass die laterale Versorgung an ihre Grenzen gestoßen ist. Überlegene Konkurrenzprodukte könnten die individuelle Marktposition von PowerSiP dennoch schwächen.
Auch das Zusammenspiel mit den Prozessor-Roadmaps sollte beobachtet werden. Höhere Beschleunigerleistung und schnellere Stromtransienten sprechen für kürzere Wege, während Verbesserungen der Architektureffizienz den Druck verringern können.
Änderungen bei der Stromversorgung auf Anlagenebene beseitigen das Problem der letzten Stufe nicht. Höhere Rack-Spannungen senken den Strom in der vorgelagerten Verteilung, doch Prozessoren benötigen weiterhin Subvolt-Versorgungsspannungen nahe ihren Rechenkernen.
Die IEA berichtete, dass die weltweite Stromnachfrage von Rechenzentren im Jahr 2025 um 17 % gestiegen sei. Sie erklärte zudem, die Ausgaben von fünf großen Technologieunternehmen hätten in diesem Jahr 400 Milliarden US-Dollar überschritten.
Diese Investitionen schaffen einen starken Anreiz, aus jedem Watt nutzbare Rechenleistung zu gewinnen. Sie garantieren jedoch nicht die Akzeptanz einer bestimmten Packaging-Plattform.
Für Infrastrukturkäufer ist die unmittelbare Maßnahme klar. Sie sollten Lieferanten auffordern, die Abgrenzung hinter jeder Effizienzangabe zu definieren und die ursprüngliche Ausgangsbasis vorzulegen.
Fordern Sie absolute Wattangaben neben relativen Reduzierungen. Verlangen Sie Ergebnisse bei typischen und Spitzenlasten, nicht nur an dem Betriebspunkt, der die beste Zahl liefert.
Engineering-Teams sollten außerdem Wartbarkeit und Kühlung frühzeitig bewerten. Elektrische Gewinne können verschwinden, wenn ein Modul Thermikdesign, Reparatur oder Fertigungsausbeute erschwert.
Die Erweiterung von ASE PowerSiP benennt einen echten Engpass in der letzten Stufe der KI-Stromversorgung. Sie zeigt zugleich, dass fortschrittliches Packaging selbst Teil der Energiearchitektur wird.
Die nächste Frage lautet nicht, ob kürzere Wege den Widerstand senken. Die Frage ist, ob ASE dieses Prinzip in reproduzierbare Einsparungen innerhalb ausgelieferter Systeme umsetzen kann.
Käufer sollten auf einen namentlich genannten Einsatz, vergleichbare Systemmessungen und qualifizierte Produktionsvolumina achten. Bis diese Signale vorliegen, bleibt PowerSiP eine glaubwürdige Architektur mit einem nicht verifizierten Nutzen auf Systemebene.
