Vier CPO-Foundry-Strategien, doch eine Roadmap passt nicht für jedes KI-System

Tom's Hardware hat vier konkurrierende Foundry-Strategien für Co-Packaged Optics kartiert, deren Produktionsziele sich von 2026 bis 2029 erstrecken. TSMC, Intel, Samsung Foundry und GlobalFoundries sind sich einig, dass Kupferverbindungen in großen KI-Systemen an praktische Grenzen stoßen. Uneinigkeit besteht darüber, was Kunden zuerst benötigen, wer die Komponenten integrieren sollte und wo die Optik innerhalb des Packages hingehört.

Diese Meinungsverschiedenheit ist relevant, weil Co-Packaged Optics, kurz CPO, die optische Umwandlung nahe an einen Prozessor oder Switch verlagert. Elektrische Signale legen nur eine kurze Strecke zurück, bevor sie in eine Faser gelangen. Der Ansatz kann Signalverluste und Stromverbrauch senken, verbindet aber zugleich empfindliche optische Komponenten mit heißem, kostspieligem Rechensilizium.

Die Foundries setzen daher auf unterschiedliche Ansätze. TSMC erweitert seine dominante Plattform für Advanced Packaging. Intel bietet ein optisches I/O-Chiplet an, das neben unterschiedlichen Prozessoren sitzen kann. Samsung will einen vertikal integrierten Service anbieten, der Speicher, Logik, Packaging und Photonik umfasst. GlobalFoundries konzentriert sich auf spezialisierte Photonikfertigung und eine interoperable optische Engine.

Es geht nicht einfach um einen Wettlauf um den frühesten angekündigten Produktionstermin. Es ist ein Wettbewerb zwischen eng integrierten, foundryspezifischen Packages und modularen optischen Komponenten, die Kunden über mehrere Compute-Designs hinweg einsetzen können.

Die Foundry-Roadmap zeigt vier unterschiedliche Ausgangspunkte

Die vier Unternehmen verfolgen dasselbe physikalische Ziel aus sehr unterschiedlichen Fertigungspositionen heraus.

Die zentrale Veränderung besteht darin, dass Foundries optische Konnektivität nun als Teil des Halbleiter-Packagings betrachten und nicht bloß als separate Netzwerkkomponente. Der Vergleich der Foundry-Roadmaps von Tom's Hardware führt diese Ansätze in einer Übersicht zusammen.

TSMCs Compact Universal Photonic Engine, COUPE genannt, verbindet seine Arbeit an Siliziumphotonik mit seinen Packaging-Technologien SoIC und CoWoS. SoIC ist TSMCs Plattform für Chip-Stacking, während CoWoS Logik- und Speicherkomponenten auf einem gemeinsamen Interposer platziert.

TSMC qualifizierte die anfängliche COUPE-Ausrichtung zunächst für steckbare optische Module, bevor die Engine näher an die Recheneinheit rückte. Die Roadmap für 2026 sieht eine echte Co-Packaged-Implementierung vor, bei der die optische Engine auf dem Package-Substrat sitzt.

Das Unternehmen erklärt, diese Integration liefere die doppelte Energieeffizienz und ein Zehntel der Latenz eines auf einer Leiterplatte montierten steckbaren Designs. Diese Angaben bleiben Unternehmensbehauptungen, bis Kunden sie in ausgelieferten Systemen validieren.

Intel startet mit einer anderen Ausgangsbasis. Sein Optical Compute Interconnect, kurz OCI, ist ein Chiplet, das optisches I/O neben einer CPU, GPU oder einem anderen System-on-Chip ergänzt.

Intel demonstrierte auf der Optical Fiber Communication Conference 2024 ein bidirektionales OCI-Chiplet mit 4 Tbps zusammen mit einem Prototyp-Prozessor. Die Demonstration übertrug Live-Daten und lieferte Intel damit einen frühen Nachweis für prozessornahe optische Konnektivität.

Samsung Foundry stieg mit einem längeren Zeitplan und einem umfassenderen Integrationsvorschlag in den Wettbewerb ein. Seine berichtete Roadmap zielt auf optische Engines mit Thermokompressionsbonden im Jahr 2027 ab, gefolgt von Hybrid Bonding und schlüsselfertigen CPO-Services zu einem späteren Zeitpunkt.

GlobalFoundries versucht nicht, mit TSMCs führender Logikfertigung mitzuhalten. Das Unternehmen nutzt spezialisierte Siliziumphotonik, Packaging und die Fertigung optischer Engines, um Kunden zu bedienen, die eine wiederverwendbare Konnektivitätskomponente benötigen.

Seine SCALE-Plattform steht für Silicon Photonics Co-packaged Advanced Light Engine. GlobalFoundries erklärt, die Plattform erfülle die Spezifikation der Optical Compute Interconnect Multi-Source Agreement, kurz OCI MSA.

Die MSA definiert eine interoperable Schnittstelle für optische Chiplets. Diese Unterscheidung macht SCALE weniger abhängig von einer bestimmten Prozessorarchitektur oder einem bestimmten fortschrittlichen Logikprozess.

Der Vergleich von Tom's Hardware zeigt folglich vier unterschiedliche Ausgangspunkte:

• TSMC beginnt mit Advanced Packaging und einer großen Kundenbasis für KI-Beschleuniger.

• Intel beginnt mit einem demonstrierten optischen I/O-Chiplet und integrierten Lasern.

• Samsung beginnt mit Kontrolle über Speicher, Logik, Packaging und künftige Photonikproduktion.

• GlobalFoundries beginnt mit spezialisierten Photonikprozessen und einer offenen, chipletorientierten Plattform.

Diese Positionen bestimmen, welche technischen Risiken die einzelnen Unternehmen akzeptieren. Sie legen auch fest, wie viel Gestaltungsfreiheit Kunden nach der Wahl eines Lieferanten behalten.

Kupfer wird zur Einschränkung rund um KI-Rechenleistung

Mehr Transistoren helfen einem KI-Cluster nicht, wenn der Datentransport die verfügbare Leistung verbraucht und die nutzbare Systemgröße begrenzt.

Moderne KI-Trainingssysteme verteilen Arbeit auf große Gruppen von Beschleunigern. Diese Prozessoren tauschen kontinuierlich Modellparameter, Aktivierungen und Zwischenergebnisse aus. Scale-up-Konnektivität verbindet Prozessoren, die als eine eng koordinierte Rechendomäne arbeiten müssen.

Kupfer bleibt über kurze Distanzen wirksam. Höhere Signalisierungsraten erhöhen jedoch die elektrischen Verluste über Leiterbahnzüge, Steckverbinder und Kabel. Signalverarbeitungsschaltungen müssen diese Verluste ausgleichen, was Strom verbraucht und Wärme erzeugt.

Steckbare optische Transceiver lösen das Distanzproblem, indem sie elektrische Signale am Rand eines Switches in Licht umwandeln. Das elektrische Signal muss jedoch weiterhin die Leiterplatte zwischen Switch-Chip und Modul überqueren.

Nvidia hat die Größenordnung dieses Nachteils in seinen eigenen künftigen Systemen beschrieben. Nach seinen Schätzungen kann ein herkömmlicher 200-Gb/s-Kanal vor der optischen Umwandlung etwa 22 Dezibel elektrische Verluste erfahren.

Das Unternehmen erklärt, die Kompensation könne den Verbrauch auf etwa 30 Watt pro Port erhöhen. Sein CPO-Design zielt auf ungefähr vier Dezibel Verlust und neun Watt pro Port ab, indem die optische Umwandlung neben den Switch-ASIC verlagert wird.

Dabei handelt es sich um Herstellerangaben, nicht um universelle Messwerte. Die Ergebnisse hängen von Portgeschwindigkeit, Leiterplattendesign, Packaging, Kühlung und Verbindungsdistanz ab. Dennoch ist die Richtung dieses Zielkonflikts weithin anerkannt.

Strom ist nur eine Einschränkung. Leiterplattenkanten bieten begrenzten Platz für steckbare Module, während schnellere Ports mehr Fasern und eine höhere Steckverbinderdichte erfordern. Große Switches benötigen zudem elektrische Leiterbahnen, die die Signalintegrität über zunehmend dicht bestückte Platinen hinweg bewahren.

CPO verkürzt diese Leiterbahnen. Eine optische Engine wandelt Daten nahe am Switch oder Prozessor um und überträgt das Signal anschließend über Faser. Diese Anordnung erhöht die Bandbreitendichte rund um das Package.

Der Übergang wird dringlicher, weil Roadmaps für Beschleuniger mehrere Komponenten zugleich skalieren. Die Rechenleistung steigt, die Speicherbandbreite wächst, und jedes Rack enthält mehr miteinander verbundene Prozessoren.

Das Networking muss mit allen drei Entwicklungen Schritt halten. Andernfalls verbringen kostspielige Beschleuniger mehr Zeit damit, auf entfernte Daten oder Synchronisierungsverkehr zu warten.

Nvidias geplante Photonik-Switches verdeutlichen den Druck. Das Unternehmen hat ein Quantum-X-InfiniBand-System mit 115 Tbps Gesamtdurchsatz und 144 Ports mit jeweils 800 Gb/s skizziert.

Seine größere Spectrum-X-Ethernet-Konfiguration zielt auf 409,6 Tbps über 512 Ports ab. Diese Systeme machen elektrische Reichweite, Dichte an der Frontplatte und Energieverbrauch pro Port zu zentralen Designbeschränkungen.

CPO ist nicht die einzige Antwort. Linear-drive Pluggable Optics senken den Stromverbrauch durch Vereinfachung der Elektronik in herkömmlichen Modulen. Near-Packaged Optics platziert optische Engines nahe am Switch, ohne sie vollständig in dessen Package zu integrieren.

Diese Zwischenlösungen bewahren einen einfacheren Austausch und etablierte Servicepraktiken. Sie ermöglichen Betreibern zudem, die durch vollständiges Co-Packaging entstehenden Fertigungs- und Zuverlässigkeitsrisiken aufzuschieben.

Der Druck auf Foundries kommt daher aus zwei Richtungen. Kunden benötigen effizientere Interconnects, wollen jedoch Reparierbarkeit, Lieferantenauswahl und Produktionsausbeute nicht opfern.

TSMC-Integration trifft auf die Modularität von Intel und GlobalFoundries

Der zentrale Wettbewerb findet zwischen einem eng integrierten Packaging-Stack und für eine breitere Wiederverwendung entwickelten optischen Chiplets statt.

TSMC verfügt über die klarste kurzfristige Produktionsposition. Sein COUPE-Produktionsplan sieht vor, die optische Engine ab 2026 direkt in einem Package zu platzieren.

Die Strategie erweitert TSMCs bestehende Rolle bei KI-Beschleunigern. Kunden nutzen CoWoS bereits, um Prozessoren, High-Bandwidth Memory und fortschrittliche Interposer zu kombinieren. Durch das Hinzufügen von Optik kann TSMC eine weitere kritische Schnittstelle kontrollieren.

Diese Kontinuität kann die Abstimmung über mehrere Lieferanten hinweg verringern. Dieselbe Fertigungsorganisation kann elektrische Die-Verbindungen, die Platzierung der optischen Engine, das thermische Design und die Package-Montage steuern.

Sie bindet die CPO-Einführung jedoch auch an TSMCs Packaging-Kapazität, Prozessregeln und Qualifizierungszeitplan. Ein Kunde, der sich tiefgehend auf COUPE festlegt, könnte Schwierigkeiten haben, dasselbe Design anderswohin zu übertragen.

Intels OCI-Chiplet stellt eine modularere Alternative dar. Die Demonstration des optischen I/O des Unternehmens kombinierte einen photonisch integrierten Schaltkreis mit einem elektrisch integrierten Schaltkreis in einer kompakten Komponente.

Der Prototyp lieferte 4 Tbps in jede Richtung über 64 Kanäle mit jeweils 32 Gb/s. Intel erklärte, das Chiplet verbrauche fünf Picojoule pro Bit und erreiche über Faser bis zu 100 Meter.

Intel integrierte zudem Laser und optische Halbleiterverstärker in seine Siliziumphotonik-Plattform. Integrierte Laser entfernen eine externe Komponente, schaffen jedoch zusätzliche thermische und Zuverlässigkeitsaspekte nahe dem Compute-Package.

Das Unternehmen berichtete, bis Mitte 2024 mehr als acht Millionen photonisch integrierte Schaltkreise in steckbaren Transceivern ausgeliefert zu haben. Diese Bilanz verschafft seinem optischen Prozess mehr Fertigungserfahrung, als der OCI-Prototyp allein vermuten lässt.

Eine funktionierende Demonstration entspricht jedoch nicht einem breit qualifizierten Produkt. Intel beschrieb dieses OCI-Design als einen gemeinsam mit ausgewählten Kunden entwickelten Prototyp.

Sein kommerzieller Vorteil hängt von einer Integration über Intel-Prozessoren hinaus ab. Ein Chiplet, das neben Beschleunigern von Drittanbietern verkauft wird, würde das Argument für Modularität stärker stützen als eine weitere interne Demonstration.

GlobalFoundries treibt die Modularität mit SCALE weiter voran. Die SCALE Optical Engine zielt auf die OCI-MSA-Schnittstelle ab und gibt Prozessorentwicklern damit einen gemeinsamen elektrischen und mechanischen Rahmen.

Die angekündigte Implementierung bietet 1,6 Tbps bidirektionale Bandbreite. GlobalFoundries erklärt, sie übertreffe die MSA-Spezifikation und nutze dabei seine Fertigung für Siliziumphotonik sowie seine Advanced-Packaging-Fähigkeiten.

Dieser Ansatz trennt die optische Engine vom fortschrittlichsten Compute-Prozess. Photonische Bauelemente profitieren nicht immer vom kleinsten Transistorknoten, sodass ihre Fertigung auf einer spezialisierten Plattform Kosten kontrollieren kann.

Er ermöglicht es außerdem verschiedenen Prozessorunternehmen, denselben optischen Baustein in Betracht zu ziehen. Standardisierte Chiplets können kundenspezifischen Entwicklungsaufwand reduzieren, den Lieferantenmarkt erweitern und Multi-Vendor-Systeme unterstützen.

Doch auch Modularität bringt eigene Integrationsarbeit mit sich. Jemand muss die elektrische Schnittstelle, das Package-Substrat, die Faseranbindung, Firmware, das thermische Verhalten und die vollständige Verbindung validieren.

TSMC kann argumentieren, dass sein integrierter Stack diese Verantwortlichkeiten einer einzigen Fertigungsplattform zuweist. Intel und GlobalFoundries können argumentieren, dass wiederverwendbare optische Chiplets die Abhängigkeit verringern und die Designauswahl erweitern.

Keine der beiden Positionen hat sich durchgesetzt. Kunden werden anhand von Qualifikationsergebnissen, erzielten Ausbeuten, Leistungsmessungen und der Möglichkeit entscheiden, ausgefallene Komponenten auszutauschen.

Samsung ergänzt eine weitere Form der Integration. Das Unternehmen kann potenziell Logik-Foundry-Dienste, High-Bandwidth Memory, Packaging und Photonik innerhalb eines Konzerns kombinieren.

Diese Breite unterscheidet Samsung von TSMC, das kein eigenes HBM herstellt. Sie unterscheidet Samsung auch von GlobalFoundries, das keine Accelerator-Logik der neuesten Generation anbietet.

Samsungs Nachteil ist der Zeitplan. Der berichtete Plan sieht die ersten thermo-kompressionsgebondeten optischen Engines im Jahr 2027 und schlüsselfertige CPO-Dienste im Jahr 2029 vor.

Der längere Zeitplan gibt Samsung Zeit, Hybrid Bonding zu verfeinern und seine Speicherprodukte auf optisches Packaging abzustimmen. Zugleich verschafft er TSMC und Anbietern modularer Chiplets mehr Zeit, Kundenbeziehungen aufzubauen.

Vier CPO-Strategien schaffen vier unterschiedliche Zielkonflikte

Ein Roadmap-Datum sagt wenig aus, wenn nicht erklärt wird, wer Laser, Packaging, thermisches Budget und Reparaturen im Feld verantwortet.

TSMCs Ansatz priorisiert Integrationsdichte. COUPE nutzt einen photonisch integrierten Schaltkreis für optische Funktionen und einen elektronischen integrierten Schaltkreis zur Signalsteuerung.

TSMC verbindet diese Dies über SoIC-X, ein Face-to-Face-Bonding-Verfahren, das kurze, dichte elektrische Verbindungen schafft. Spätere COUPE-Generationen bringen die Engine in CoWoS und schließlich näher an Prozessor-Packages.

Die berichteten Roadmap-Stufen reichen von einer optischen Engine mit 1,6 Tbps bis zu 6,4 Tbps auf Motherboard-Ebene. Eine spätere Generation zielt auf 12,8 Tbps innerhalb von Prozessor-Packages.

Der Reiz liegt auf der Hand. Jeder Schritt verkürzt die elektrische Distanz zwischen Rechenleistung und optischer Umwandlung. Die Herausforderung besteht darin, dass die Optik näher an die heißeste und wertvollste Systemkomponente rückt.

Temperaturänderungen können die Laserleistung und die optische Ausrichtung beeinträchtigen. Packaging-Stress kann zudem photonische Bauelemente beeinflussen. Die Kühlung muss sowohl den Accelerator als auch die optische Engine schützen, ohne die Faserführung zu behindern.

Intels Design priorisiert einen kompakten optischen I/O-Baustein. Seine integrierte Lasertechnologie verringert die Abhängigkeit von einer externen Laserquelle und vereinfacht einige Systemverbindungen.

Diese Integration konzentriert das Risiko im Chiplet. Ein ausgefallener Laser oder optischer Verstärker kann die gesamte Komponente beeinträchtigen, sofern Redundanz und Serviceverfahren dies nicht ausgleichen.

Einige CPO-Designs verwenden stattdessen externe Laserquellen. Wenn Laser vom heißen Switch-Package ferngehalten werden, kann dies Wartbarkeit und thermische Kontrolle verbessern, fügt jedoch Faserverbindungen und separate Module hinzu.

Samsungs Plan scheint die Breite der Fertigung zu priorisieren. Thermo-Kompressions-Bonding verbindet Dies mit Wärme und Druck, während Hybrid Bonding direkte Metall- und Dielektrikumsverbindungen mit feinerem Pitch schafft.

Der Übergang von der ersten zur zweiten Technik kann eine höhere Interconnect-Dichte ermöglichen. Er erfordert jedoch präzise Ausrichtung, saubere Oberflächen und eine ausgereifte Produktionssteuerung.

Samsungs potenzieller Vorteil ergibt sich aus der Kombination dieser Packaging-Schritte mit seinen Speicher- und Foundry-Aktivitäten. Ein KI-Kunde könnte HBM, Logik und photonisches Packaging über eine einzige Organisation beziehen.

Diese Position benötigt noch kommerzielle Belege. Samsung hat CPO öffentlich als Foundry-Technologie der nächsten Generation benannt, doch detaillierte Kundeneinsätze bleiben begrenzt.

Der berichtete CPO-Zeitplan sollte daher als Produktionsziel und nicht als garantierter Einsatztermin gelesen werden.

GlobalFoundries priorisiert eine unabhängige Photonikplattform. Die Übernahme von Advanced Micro Foundry hat dem Unternehmen Produktionskapazitäten und Expertise für Siliziumphotonik in Singapur hinzugefügt.

SCALE kombiniert diese Fertigungsbasis mit einem standardisierten Design für optische Engines. Das Unternehmen kann Switch- und Accelerator-Anbieter bedienen, ohne deren führende Compute-Dies herzustellen.

Seine Position bei Specialty Nodes ist hier nicht zwingend ein Nachteil. Laser, Modulatoren, Photodetektoren, Wellenleiter und Steuerungsschaltungen folgen anderen Skalierungsregeln als Hochleistungslogik.

Die kommerzielle Frage ist, ob Kunden eine gemeinsame Komponente oder ein auf einen bestimmten Accelerator zugeschnittenes Package bevorzugen. Standardisierte Schnittstellen helfen nur, wenn mehrere Anbieter sie konsistent implementieren.

Diese Entscheidungen führen zu vier klar erkennbaren Zielkonflikten:

• TSMC bietet die engste Verbindung zu etabliertem KI-Packaging, doch Kunden akzeptieren eine stärkere Abhängigkeit von seinem Fertigungs-Stack.

• Intel bietet bewährte optische Chiplet-Technologie, muss Prototypen und frühere Transceiver-Volumina jedoch in externe Compute-Kunden umwandeln.

• Samsung bietet eine ungewöhnliche vertikale Breite, doch sein schlüsselfertiger Zeitplan liegt hinter den frühesten angekündigten Produktionszielen zurück.

• GlobalFoundries bietet eine interoperable Specialty-Plattform, doch Systemunternehmen tragen weiterhin mehr Integrationsverantwortung.

Die Roadmap-Einordnung von Tom's Hardware ist nützlich, weil sie nicht jede CPO-Ankündigung als gleichwertig behandelt. Diese Unternehmen verkaufen unterschiedliche Abgrenzungen zwischen einer Komponente, einem Package und einer vollständigen Fertigungsdienstleistung.

Zuverlässigkeit und Reparierbarkeit könnten die vollständige CPO-Einführung verzögern

Wenn Optik näher an die Rechenleistung rückt, werden elektrische Probleme beseitigt, zugleich entsteht jedoch ein schwierigeres Fertigungs- und Wartungsproblem.

Ein konventioneller steckbarer Transceiver kann ersetzt werden, ohne einen Switch-ASIC auszutauschen. Techniker können ein ausgefallenes Modul identifizieren, es aus der Frontplatte entfernen und ein anderes Gerät einsetzen.

CPO verändert dieses Servicemodell. Optische Engines sitzen neben einem teuren Switch oder Prozessor, manchmal unter derselben Kühleinheit. Eine Reparatur kann den Austausch eines Packages, Boards oder einer vollständigen Systemkomponente erfordern.

Dieses Problem wird schwerwiegender, wenn der Wert der Packages steigt. Ein Fertigungsfehler in einem kostengünstigen optischen Element kann die Ausbeute einer Baugruppe mit teurem Compute-Silizium senken.

Known-Good-Die-Tests helfen, indem sie Komponenten vor der Montage prüfen. Sie können jedoch nicht jeden Fehler erkennen, der beim Bonding, beim Faseranschluss, bei thermischen Zyklen oder im Langzeitbetrieb entsteht.

Die Faserkopplung schafft eine weitere Herausforderung. Optische Pfade benötigen präzise Ausrichtung, und Produktionslinien müssen diese Präzision bei hohen Stückzahlen erreichen. Der Packaging-Durchsatz ist ebenso wichtig wie die Laborleistung.

Auch das thermische Verhalten erschwert Vergleiche. Ein niedriger Energie-pro-Bit-Wert für die optische Engine erfasst nicht die Laser, Treiber, Kühlung und Steuerelektronik des Gesamtsystems.

Foundry-Angaben sollten daher an derselben Systemgrenze verglichen werden. Messungen auf Package-Ebene können nicht als gleichwertig mit Wall-Power-Messungen für einen gesamten Switch behandelt werden.

Standards bleiben wichtig. Eine OCI MSA-Schnittstelle kann den Aufwand für kundenspezifisches Design verringern, doch Standards garantieren nicht automatisch austauschbare Produkte oder identische Zuverlässigkeit.

Auch Software und Betrieb müssen sich weiterentwickeln. Systeme benötigen Telemetrie, die nachlassende Laserleistung, Temperaturdrift, Link-Fehler und ausfallende optische Kanäle erkennt, bevor Workloads beeinträchtigt werden.

Redundante Links können den Betrieb nach einem Ausfall aufrechterhalten. Redundanz beansprucht Package-Fläche und Faserkapazität, was einen Teil des Dichtevorteils von CPO aufheben kann.

Diese Bedenken erklären, warum Near-Packaged Optics und Linear-Drive Pluggables weiterhin glaubwürdig bleiben. Betreiber können einen Teil der Energieeinsparungen erzielen und zugleich vertraute Austauschverfahren beibehalten.

Die Branche wird möglicherweise nicht direkt von steckbaren Modulen zu vollständiger Optik auf Prozessorebene übergehen. Die Einführung kann zunächst über Switches erfolgen, gefolgt von optischen Motherboard-Engines und prozessornahen Chiplets.

Nvidias Roadmap stützt diese schrittweise Interpretation. Seine Photoniksysteme bringen CPO zunächst in Ethernet- und InfiniBand-Switches, bevor die Optik jedes Accelerator-Package erreicht.

Switches bündeln viele Hochgeschwindigkeitsverbindungen, sodass Energieverbrauch und Portdichte unmittelbare Vorteile schaffen. Prozessor-optisches I/O erfordert eine engere Abstimmung mit Accelerator-Architektur, Speicher und Workload-Topologie.

Die skeptische Position lautet nicht, dass CPO keinen Wert bietet. Die eigentliche Unsicherheit betrifft den Punkt, an dem seine Systemvorteile erstmals die Fertigungskomplexität und Reparaturkosten überwiegen.

Diese Schwelle wird sich zwischen Hyperscalern, Enterprise-Betreibern und Cloud-Anbietern unterscheiden. Ein Hyperscaler kann Einrichtungen und Serviceverfahren auf kundenspezifische optische Systeme ausrichten.

Kleinere Betreiber bevorzugen möglicherweise länger standardisierte Pluggables. Zu ihren Prioritäten gehören austauschbare Bestände, vertraute Diagnoseverfahren und Kompatibilität über mehrere Switch-Generationen hinweg.

Die CPO-Einführung wird daher von der Betriebsökonomie abhängen, nicht allein von der beworbenen Bandbreite. Foundries müssen akzeptable Ausbeuten, vorhersehbare Lebensdauern, beherrschbare Ausfälle im Feld und messbare Einsparungen auf Systemebene nachweisen.

Was die CPO-Foundry-Roadmaps als Nächstes beweisen müssen

Die nächsten Gewinner werden durch qualifizierte Kundensysteme bestimmt, nicht durch zusätzliche Plattformnamen oder Bandbreitenrekorde im Labor.

Das erste Signal ist TSMCs Produktionsumsetzung im Jahr 2026. Kunden sollten beobachten, ob COUPE-on-substrate in die qualifizierte Fertigung übergeht und in angekündigten Netzwerkprodukten erscheint.

Ausgelieferte Systeme würden die Argumentation für eng integriertes Foundry-Packaging stärken. Verzögerungen, begrenzte Verfügbarkeit oder eine geringe Kundenakzeptanz würden Raum für modulare Alternativen lassen.

Zu den relevanten Belegen zählen Package-Ausbeute, ausgeliefertes Volumen und End-to-End-Energieeffizienz. TSMCs Anspruch auf doppelte Effizienz muss unter realistischen thermischen und Netzwerkbelastungen validiert werden.

Das zweite Signal ist die externe Einführung optischer Chiplets von Intel und GlobalFoundries. Intel hat bereits Live-Datenverkehr demonstriert, während GlobalFoundries eine OCI MSA-kompatible Plattform angekündigt hat.

Ein Prozessor oder Switch eines Drittanbieters, der eines der beiden Designs nutzt, würde Modularität bestätigen. Er würde zeigen, dass eine optische Engine Unternehmensgrenzen überschreiten kann, ohne zu einem einmaligen Integrationsprojekt zu werden.

Kunden sollten auch beobachten, ob mehrere Anbieter die OCI MSA-Spezifikation implementieren. Ein Standard, der von nur einer großen Fertigungsquelle unterstützt wird, bietet weniger Resilienz als ein echter Multi-Vendor-Markt.

Das dritte Signal ist Samsungs Fortschritt von der Foundry-Ankündigung zur Produktion optischer Engines. Sein Ziel für 2027 ist der erste wichtige Kontrollpunkt vor dem vorgeschlagenen schlüsselfertigen Dienst im Jahr 2029.

Namentlich genannte Kunden, Process-Design-Kits, validierte Packaging-Flows und Produktionsmuster würden Samsungs Argument für vertikale Integration stärken. Verfehlte Meilensteine würden TSMCs Zeitvorteil vergrößern.

Diese Signale sind über die Halbleiterbeschaffung hinaus von Bedeutung. Entwickler verteilter KI-Systeme hängen zunehmend von Kommunikationslatenz und Topologie ab, nicht nur von der Geschwindigkeit der Accelerators.

Ein schnelleres optisches Netzwerk kann Strategien für Modellparallelität, Speicherplatzierung und die praktische Größe eng synchronisierter Cluster verändern. Es kann auch beeinflussen, welche Workloads von einer Skalierung über mehr Prozessoren profitieren.

Enterprise-Käufer sollten sich auf vollständige Systemmetriken konzentrieren. Nützliche Vergleiche umfassen Leistung pro Watt, Link-Verfügbarkeit, Reparaturzeit, nutzbare Bandbreite und Workload-Abschlusszeit.

Sie sollten außerdem fragen, wer für jede Fehlergrenze verantwortlich ist. Die Antwort kann die Foundry, den Anbieter der optischen Engine, den Switch-Hersteller, den Serverhersteller und den Cloud-Betreiber umfassen.

Technische Teams, die diese Veränderungen verfolgen, benötigen eine belastbare Dokumentation von Spezifikationen, Qualifikationsaussagen und Kundennachweisen. Eine durchsuchbare Wissensdatenbank kann dabei helfen, aktualisierte Messwerte von früheren Roadmap-Versprechen zu trennen.

Der Vergleich von Tom's Hardware zeichnet ein Marktbild, bevor diese Fragen geklärt sind. TSMC bietet derzeit die stärkste Verbindung zwischen CPO und etablierter AI-Packaging-Technologie.

Intel verfügt über einen bedeutenden technischen Nachweis, muss jedoch eine sichtbare kommerzielle Integration vorweisen. GlobalFoundries liefert das überzeugendste Argument für eine standardisierte Merchant-Plattform. Samsung verfügt über den breitesten potenziellen Komponenten-Stack und benötigt am längsten, um eine schlüsselfertige Lösung bereitzustellen.

Keine einzelne Architektur wird garantiert jede Scale-up-Verbindung abdecken. Switch-Packages, Prozessor-Packages und optische Engines auf Leiterplattenebene stellen jeweils unterschiedliche Anforderungen an Thermik, Kosten und Wartung.

Die entscheidende Frage lautet nicht länger, ob AI-Infrastruktur mehr optische Konnektivität benötigt. Sie lautet, welche Integrationsgrenze messbare Einsparungen ermöglicht, ohne jeden optischen Ausfall zu einem Austausch des Compute-Package zu machen.

Beobachten Sie die ersten qualifizierten Systeme, ihren gemessenen Energieverbrauch und ihr Modell für den Vor-Ort-Service. Diese Ergebnisse werden zeigen, ob CPO zu einer von Foundries kontrollierten Plattform wird oder zu einem modularen Markt, der auf austauschbaren optischen Chiplets basiert.