Intel verlagert die KI-Stromversorgung ins Chipinnere, da die Rack-Stromversorgung an ihre Grenzen stößt
Intel Foundry hat eine mehrschichtige Stromversorgungsstrategie skizziert, da moderne KI-Beschleuniger-Packages den Bereich mehrerer Kiloampere erreichen. Das Unternehmen argumentiert, dass herkömmliche Verdrahtung, Kondensatoren und Mainboard-Spannungsregler höhere Rechendichte nicht mehr allein durch schrittweise Änderungen unterstützen können.
Das neue Paper zur Stromversorgung verknüpft mehrere Technologien, die üblicherweise getrennt betrachtet werden. Dazu zählen die rückseitige Stromversorgung PowerVia, eingebettete Kondensatoren, fortschrittliche Chiplet-Brücken und integrierte Spannungsregler.
Diese Kombination ist relevant, weil sich das Stromversorgungsproblem inzwischen von der Verteilung im Rechenzentrum bis zu einzelnen Transistoren erstreckt. NVIDIA, Google und Microsoft werben auf Anlagenebene für 800-Volt-Gleichstromverteilung. Intel konzentriert sich auf die letzten Stufen, in denen Tausende Ampere dicht gepackte Logik ohne unvertretbare Verluste oder Spannungsschwankungen erreichen müssen.
Der Konflikt besteht nicht länger einfach zwischen Leistung und Stromverbrauch. Chipdesigner müssen entscheiden, wo die Spannungswandlung erfolgt, wie Strom jeden Die erreicht und wie gespeicherte Ladung auf plötzliche Lasten reagiert.
Intel behauptet nicht, dass eine einzige Architektur jeden Anwendungsfall löst. Die Position des Unternehmens ist weitreichender: Die Stromversorgung von KI-Rechenzentren ist zu einem stackweiten Designproblem geworden, bei dem jede Schicht die nächste beeinflusst.
Intel-KI-Stromversorgung ist nun ein Stack-Problem
Intels zentrales Argument lautet, dass die Stromversorgung zu einer unmittelbaren Grenze für die nutzbare Leistung von Beschleunigern geworden ist.
Ein KI-Beschleuniger arbeitet mit niedriger Kernspannung und verbraucht zugleich erhebliche Leistung. Da elektrische Leistung dem Produkt aus Spannung und Strom entspricht, erfordert eine niedrigere Spannung für dieselbe bereitgestellte Leistung einen höheren Strom.
Intel zufolge benötigen aktuelle Beschleuniger-Packages bereits mehrere Kiloampere. Dieser Strom muss durch einen begrenzten Bereich fließen, der von Compute-Dies, High-Bandwidth Memory, Interconnects, Kühlkomponenten und Package-Verbindungen belegt wird.
Bei schnellen Lastwechseln wird die Herausforderung größer. Große Bereiche eines Beschleunigers können innerhalb weniger Taktzyklen von geringer Aktivität zu intensiver Berechnung wechseln. Dieser Übergang erzeugt einen Stromtransienten, bei dem die Last nahezu sofort deutlich mehr Strom verlangt.
Ein Stromversorgungsnetz kann nicht ohne Widerstand und Verzögerung reagieren. Der daraus resultierende Spannungseinbruch reduziert die für Transistoren verfügbare Spannung genau dann, wenn die Aktivität steigt. Designer gleichen dies mit Sicherheitsreserven aus, die für Zuverlässigkeit zusätzliche Spannung bereitstellen, jedoch mehr Energie verbrauchen.
Intel veranschaulicht diesen Druck mit einem Modell, das 1-Kilowatt- und 5-Kilowatt-Prozessoren vergleicht. In seinem 1-Kilowatt-Beispiel benötigt das System am Eingang des Mainboard-Spannungsreglers 1.252 Watt.
Im 5-Kilowatt-Beispiel steigt die benötigte Eingangsleistung auf 8.301 Watt. Intel führt die wachsende Differenz auf Reglerverluste, ohmsche Verluste und gegen Spannungseinbrüche vorgehaltene Leistung zurück.
Diese Zahlen stellen Intels modellierte Analyse dar, keine Messungen eines offengelegten kommerziellen Beschleunigers. Sie zeigen jedoch, warum sich die Effizienz mit zunehmendem Strom verschlechtern kann. Widerstandsbedingte Verluste steigen quadratisch mit dem Strom, sodass eine Skalierung des Stroms eine unverhältnismäßig hohe Belastung verursacht.
Die Komplexität des Package fügt eine weitere Einschränkung hinzu. Ein moderner Beschleuniger kann Compute-Tiles, Ein- und Ausgabe-Dies, High-Bandwidth Memory und Siliziumbrücken kombinieren. Jede Komponente kann unterschiedliche Spannungsanforderungen und transientes Verhalten aufweisen.
Der Strom muss diese Komponenten über Substrate, Bumps, Brücken und Through-Silicon Vias erreichen. Ein Through-Silicon Via, kurz TSV, ist eine vertikale elektrische Verbindung durch Silizium.
Bei herkömmlichen Frontside-Designs konkurrieren außerdem Signalleitungen und Stromschienen um Routing-Fläche. Zusätzliche Verdrahtungsschichten können Engpässe entschärfen, aber auch den Weg zwischen Stromquelle und aktiver Schaltung verlängern.
Dieser längere Weg erhöht den Widerstand. Zudem steigt die Spannung, die verloren geht, bevor der Strom die Transistoren erreicht.
Das Problem reicht über das Package hinaus. Intel schätzt, dass herkömmliche Racks meist etwa 10 bis 20 Kilowatt unterstützten und überwiegend auf Luftkühlung angewiesen waren. Moderne KI-Racks überschreiten bereits 100 Kilowatt und benötigen häufig Flüssigkeitskühlung.
Branchen-Roadmaps weisen nun darauf hin, dass der Rack-Verbrauch später in diesem Jahrzehnt auf nahezu ein Megawatt steigen könnte. Ein Rack auf diesem Niveau kann nicht einfach auf mehr herkömmliche Kabel, Regler und Kühlungstechnik setzen.
Höhere Rack-Leistung verringert den verfügbaren Platz für diese unterstützenden Systeme. Sie macht auch kleine Effizienzverluste teurer, da jedes verschwendete Watt zu Wärme wird, die abgeführt werden muss.
Das Ergebnis ist eine Kette von Abhängigkeiten. Die Anlagenspannung beeinflusst die Rack-Verteilung. Die Rack-Verteilung beeinflusst das Board-Design. Die Board-Spannung beeinflusst die Platzierung der Regler, während deren Platzierung das Package-Routing und die Kühlung beeinflusst.
Die Intel-KI-Stromversorgung kann daher nicht als einzelnes Komponentenmerkmal bewertet werden. Ihr Wert hängt davon ab, ob diese Schichten als ein koordiniertes Netzwerk arbeiten.
PowerVia trennt Stromleitungen vom Signalverkehr
PowerVia verändert den physischen Weg zur Transistorebene, indem die primäre Stromverdrahtung hinter das Silizium verlegt wird.
Herkömmliche Chips führen sowohl Signale als auch Strom durch Metallschichten oberhalb ihrer Transistoren. Mit steigender Dichte konkurrieren die beiden Netzwerke um immer knapperen Routing-Platz.
PowerVia, Intels Architektur für rückseitige Stromversorgung, gibt dem Strom einen separaten Weg. Sie platziert grobe Stromverdrahtung und Verbindungen auf der Rückseite des Die und bewahrt die Frontside-Schichten für Signale.
Die Architektur beseitigt nicht nur Verdrahtungsengpässe. Sie verkürzt den resistiven Weg zwischen externen Stromanschlüssen und aktiver Schaltung. Dadurch kann der IR-Drop sinken, also die Spannung, die verloren geht, wenn Strom durch einen Widerstand fließt.
Intel führte PowerVia mit seinem Fertigungsprozess Intel 18A ein. Das Unternehmen erklärt, die Technologie verbessere das Signalrouting, die Standard-Cell-Ausnutzung und die Spannungsstabilität unter anspruchsvollen Lasten.
Ein Intel-18A-Briefing behauptet, PowerVia könne eine bis zu 10 Prozent höhere Cell-Ausnutzung ermöglichen. Zudem wird ein Leistungsgewinn von bis zu 4 Prozent bei konstanter Leistungsaufnahme angegeben.
Diese Werte hängen von Design und Konfiguration ab. Sie sollten nicht als automatische Verbesserungen für jeden mit Intel 18A gefertigten Prozessor interpretiert werden.
Die rückseitige Stromversorgung verändert auch Anforderungen an Thermik, Tests und Fertigung. Die Rückseite des Die ist nicht mehr nur eine strukturelle Oberfläche oder ein unkomplizierter Weg zum Kühlsystem.
Stromanschlüsse müssen mit Wärmeabfuhr und fortschrittlichen Packaging-Strukturen koexistieren. Ingenieure benötigen zudem andere Methoden, um Schaltungen zu inspizieren und zu debuggen, wenn der Strom von unten eintritt.
Intel ging einige dieser Fragen mit Testchips an, bevor PowerVia in die Produktions-Roadmap aufgenommen wurde. Kundenprodukte bleiben jedoch der wichtigere Nachweis, weil kommerzielle Designs größere Systeme und vielfältige Workloads einbringen.
Die nächste Intel-Iteration erhöht den Einsatz. Intel 18A-P ergänzt Power Boost, eine Dual-Contact-Architektur, die Frontside- und Backside-Kontakte verbindet. Intel berichtet für diesen Ansatz von mehr als 10 Prozent höherer Frequenz bei gleicher Kapazität.
Intel 14A soll PowerDirect einführen, die zweite Generation seiner rückseitigen Technologie. Intel zufolge wird PowerDirect weitere Verbesserungen bei Fläche und Stromversorgung anstreben.
Diese Entwicklungen positionieren Intel in einem breiteren Fertigungswettbewerb. Auch TSMC und Samsung entwickeln Technologien für rückseitige Stromversorgung, wenngleich sich ihre Implementierungen und Produktionszeitpläne unterscheiden.
Der relevante Wettbewerb dreht sich nicht allein darum, welche Foundry die rückseitige Verdrahtung zuerst einführt. Kunden werden Ausbeute, Designkomplexität, thermisches Verhalten, verfügbare Tools und die Vorteile in vollständigen Produkten vergleichen.
Dadurch entsteht Druck auf Anbieter von Electronic Design Automation. Ihre Software muss rückseitige Konnektivität, Platzierungsbeschränkungen, Clock-Routing, thermische Wechselwirkungen und das Verhalten neuer Stromnetze verstehen.
Auch die Designplanung verändert sich. Die Stromversorgung kann nicht länger warten, bis die meisten logischen und physischen Entscheidungen abgeschlossen sind. Architekten müssen Strompfade gemeinsam mit Chiplets, Speicher, Kühlung und Signalschnittstellen berücksichtigen.
Für Unternehmen, die KI-Beschleuniger entwickeln, ist der Reiz klar. Freie Frontside-Ressourcen können mehr Signalbandbreite unterstützen und zugleich den Weg für hohe Ströme verkürzen.
PowerVia adressiert jedoch nur den stationären Pfad, über den Strom fließt. Die lokal gespeicherte Ladung, die benötigt wird, wenn ein Beschleuniger seine Aktivität plötzlich ändert, stellt es nicht bereit.
Diese Anforderung rückt Kondensatoren in den Mittelpunkt von Intels Strategie.
Eingebettete Kondensatoren werden Teil der Package-Architektur
Intel verteilt Kondensatoren über Die und Package, weil keine einzelne Speicherschicht jede transiente Zeitskala abdecken kann.
Ein Entkopplungskondensator speichert eine kleine Menge elektrischer Ladung in der Nähe einer Schaltung. Er gibt diese Ladung ab, wenn die Nachfrage schneller steigt, als das übergeordnete Stromnetz reagieren kann.
Traditionelle Systeme platzieren Kondensatoren auf dem Mainboard und im Package. Moderne Beschleuniger-Packages lassen weniger Raum für diese Komponenten, weil Compute-Dies und Speicher einen Großteil der Oberseite einnehmen.
Auch die Unterseite ist dicht belegt. Ball-Grid-Verbindungen müssen Strom sowie Ein- und Ausgangssignale zwischen dem Package und seinem Board übertragen.
Bei schnellen Transienten ist die Entfernung entscheidend. Ein weiter von der Last entfernter Kondensator muss Energie über einen längeren, widerstandsreicheren und induktiveren Weg liefern.
Intels erste Antwort ist Omni MIM, ein Metal-Insulator-Metal-Kondensator auf dem Die. Anders als ältere planare Designs erweitert Omni MIM die Kondensatorstrukturen vertikal durch Gräben.
Diese dreidimensionale Struktur erhöht die Kapazitätsdichte, ohne dieselbe Menge horizontaler Siliziumfläche zu verbrauchen. Die Platzierung nahe aktiver Schaltung hilft ihr, auf hochfrequente Leistungsänderungen zu reagieren.
Die Kapazität auf dem Die bleibt jedoch begrenzt. Ihre gespeicherte Ladung muss letztlich von einem größeren Kondensator auf einer anderen Ebene wieder aufgefüllt werden.
Intel entwickelt daher eMIM-T, das mehrere Schichten von MIM-Kondensatoren in den Build-up-Schichten des Package platziert. Der Ansatz hält zusätzliche Kapazität nahe an der Last, ohne aktive Die-Fläche zu beanspruchen.
Eine weitere Technologie, ein eingebetteter Tiefgraben-Kondensator, befindet sich im Package-Kern. Intel beschreibt ihn als ergänzende Stufe für die Entkopplung bei niedrigen und mittleren Frequenzen.
Diese Schichten bilden eine Reaktionshierarchie. Kondensatoren auf dem Die adressieren die schnellsten Änderungen. Package-Kondensatoren liefern mehr gespeicherte Energie, während Board- und Rack-Systeme längere Ereignisse unterstützen.
Intel hat separat Fortschritte bei neuen Kondensatormaterialien gemeldet. Seine Forschenden demonstrierten bei ausgewählten Materialien eine intrinsische Kapazitätsdichte von 98 Femtofarad pro Quadratmikrometer.
Das Unternehmen verglich diesen Wert mit 37 Femtofarad pro Quadratmikrometer für ein Material, das in der damaligen Technologie verwendet wurde. Intel berichtete zudem über ein stabiles Verhalten über mehr als 400.000 Sekunden bei Tests unter erhöhter Temperatur.
Diese Experimente garantieren keine unmittelbare Übernahme in die Fertigung. Gleichmäßigkeit der Abscheidung, Mehrschichtintegration, Leckströme, Zuverlässigkeit und Produktionskosten entscheiden weiterhin darüber, ob ein Material Kundenprodukte erreicht.
Chiplet-Brücken schaffen ein weiteres Stromversorgungsproblem. Intels Embedded Multi-die Interconnect Bridge, kurz EMIB, verbindet benachbarte Dies über eine kleine Siliziumbrücke.
Herkömmliche Implementierungen führen die Stromversorgung um diese Brücke herum. Mit steigender Stromdichte kann dieser Umweg den Widerstand erhöhen und den Strom an den Randverbindungen konzentrieren.
Intels neueres EMIB-T-Design ergänzt TSVs durch die Brücke und schafft so einen direkteren vertikalen Strompfad. Zudem integriert es lokale MIM-Kondensatoren, um Störungen auf Hochgeschwindigkeits-Ein-/Ausgangsschienen zu unterdrücken.
Intel berichtet, dass EMIB-T die Bandbreite gegenüber der früheren Architektur verdoppeln und das Stromrauschen um 50 Prozent reduzieren kann. Diese Angaben stammen aus von Intel unterstützten technischen Arbeiten und müssen in Produktionssystemen noch validiert werden.
Das Ziel ist insbesondere für HBM4 und spätere Speicherschnittstellen relevant. High-Bandwidth Memory kombiniert breite Datenverbindungen mit engen Spannungstoleranzen und reagiert daher empfindlich auf Störungen in der Stromversorgung.
Hier werden Stromversorgung und Datenbewegung untrennbar. Mehr Speicherbandbreite kann den Strombedarf erhöhen und Routing-Fläche beanspruchen, die das Stromversorgungsnetz benötigt.
Eine verbesserte Brücke muss daher Signale und Strom zugleich übertragen. Wer nur den Datenpfad optimiert, riskiert eine Stromversorgungsbeschränkung, die verhindert, dass die Schnittstelle ihre vorgesehene Leistung erreicht.
Eingebettete Kondensatoren bringen ebenfalls Kompromisse mit sich. Sie erfordern zusätzliche Fertigungsschritte und beanspruchen Package-Volumen. Ausfälle können eine kostspielige Baugruppe mit mehreren hochwertigen Dies beeinträchtigen.
Entwickler müssen Wechselwirkungen zwischen elektrischem Verhalten, mechanischer Belastung, Wärme und Testabdeckung modellieren. Ein Kondensator, der allein gut funktioniert, muss auch die Package-Montage und lange Betriebszyklen überstehen.
Intels Portfolioansatz trägt diesen Einschränkungen Rechnung. Das Unternehmen bietet mehrere Kondensatorpositionen an, statt eine Technologie als universelle Lösung zu behandeln.
Die verbleibende Frage lautet, wie sich der durch das Package fließende Strom von vornherein verringern lässt. Intels Antwort besteht darin, die Spannungswandlung deutlich näher an die Rechenlast zu verlagern.
Intels IVR-Technologie verlagert die Wandlung näher an die Last
Integrierte Spannungsregelung tauscht anspruchsvolle Package-Integration gegen kürzere Strompfade und schnellere Reaktion.
Ein konventioneller Spannungsregler auf dem Motherboard wandelt eine Verteilungsspannung, häufig rund 12 Volt, in die deutlich niedrigere Spannung um, die ein Prozessor benötigt. Der daraus resultierende Strom fließt dann über die Platine und das Package.
Dieses Modell wird ineffizient, wenn der Strombedarf von Beschleunigern in den Mehrkiloampere-Bereich steigt. Lange Niederspannungspfade verursachen Widerstandsverluste, während ihre Induktivität die Reaktion auf plötzliche Lastanforderungen verlangsamt.
Ein integrierter Spannungsregler, kurz IVR, platziert die Wandlung auf dem Prozessor, im Package oder direkt unterhalb der Last. Er transportiert Strom zunächst mit höherer Spannung und wandelt ihn lokal um.
Bei höherer Spannung kann dieselbe Leistung mit niedrigerem Strom transportiert werden. Die lokale Wandlung erzeugt dann die von den Transistoren benötigte niedrige Spannung erst in unmittelbarer Nähe ihres Einsatzorts.
Intel arbeitet seit mehr als einem Jahrzehnt an IVRs. Sein ursprünglicher vollständig integrierter Spannungsregler kombinierte Schalter, Steuerlogik und Ausgangskondensatoren auf dem Prozessor-Die.
Dieses Design nutzte Luftkerninduktoren im Package zur Energiespeicherung. Mit steigender Stromdichte benötigten diese Induktoren kleinere Grundflächen, was ihre Güte und Wandlungseffizienz verringern konnte.
Intel führte später CoaxMIL ein, einen kompakten magnetischen Induktor, der erstmals mit Xeon Scalable-Prozessoren der vierten Generation eingesetzt wurde. Nachfolgende Xeon-Familien nutzten neuere Versionen.
Das Unternehmen erklärt, das magnetische Design verbessere Stromdichte und Wandlungseffizienz. Gekoppelte Konfigurationen können zudem das Einschwingverhalten verbessern und dabei weniger Package-Fläche beanspruchen.
Die ambitioniertere Option entfernt Induktoren aus dem lokalen Wandler. Intel nennt dieses Design C2VR, kurz für continuous capacitive voltage regulator.
C2VR nutzt hochdichte MIM-Kondensatoren, um eine Eingangsspannung von bis zu 2,4 Volt in typische Prozessorkernspannungen umzuwandeln. Intel zufolge kann das Design einen Wirkungsgrad von über 90 Prozent erreichen und 10 Ampere pro Quadratmillimeter liefern.
Die zitierte Forschung zu C2VR berichtete einen Spitzenwirkungsgrad von 92 Prozent und 12,7 Watt pro Quadratmillimeter. Wie bei jedem Wandler beeinflussen Arbeitslast, Spannungsverhältnis, thermische Bedingungen und Implementierung die reale Leistung.
Ein kapazitiver Regler kann den Ausgangsstrom rasch verändern, weil er nicht von einer großen magnetischen Energiespeicherkomponente abhängt. Diese Eigenschaft hilft, Spannungseinbrüche bei abrupten Stromänderungen zu begrenzen.
Intel zufolge kann C2VR auf Mehrkiloampere-Lasten skaliert werden. Es kann auf der Die-Seite, auf der Unterseite des Package, innerhalb von Package-Schichten oder in einem Base Die sitzen.
Der einfachste Schritt platziert einen IVR auf der Land-Seite des Package. Diese Position verkürzt den Weg gegenüber einem Motherboard-Regler und vermeidet einige Schwierigkeiten der On-Die-Integration.
Sie schafft jedoch einen weiteren Konflikt. Der Regler und seine Kühlanforderungen beanspruchen Fläche auf der Unterseite, die andernfalls Package-Anschlüsse aufnehmen könnte.
Weniger verfügbare Anschlüsse können den Widerstand entlang des Eingangspfads des Wandlers erhöhen. Dieser Verlust kann einen Teil des Vorteils aufheben, der durch die Platzierung der Wandlung nahe an der Last entsteht.
Intels stärker integriertes Konzept positioniert C2VR direkt unter dem Compute Die. Strom tritt über rückseitige TSVs ein, erreicht den Regler und fließt anschließend vertikal in den Prozessor.
Intel erklärt, dass der kapazitive Regler bei voller Funktionalität auf unter 100 Mikrometer ausgedünnt werden kann. Sein Profil eignet sich für die Einbettung in Package-Schichten oder gestapelte Base Dies.
Dies ist der deutlichste Ausdruck von Intels Strategie für die Stromversorgung von KI. Rückseitige Verdrahtung führt Strom durch das Silizium, eingebettete Kondensatoren stabilisieren ihn, und ein lokaler Regler wandelt ihn nahe an der Last um.
Der Mechanismus verspricht kürzere elektrische Pfade und ein besseres Einschwingverhalten. Zugleich entstehen konzentrierte Wärme und ein eng gekoppeltes Fertigungsproblem unter einem bereits heißen Prozessor.
Ein ausgefallener Regler könnte das gesamte Package betreffen, statt nur eine austauschbare Motherboard-Komponente. Testbarkeit, Reparatur, Wärmemanagement und Ausbeute werden daher zu wesentlichen Teilen der wirtschaftlichen Kalkulation.
Intel präsentiert C2VR als skalierbare Architektur, doch das Paper nennt keinen kommerziellen KI-Beschleuniger, der sie im vollen Mehrkiloampere-Maßstab einsetzt. Dieser Unterschied ist bei der Bewertung der Einsatzreife wichtig.
Die Branche gestaltet beide Enden der Stromversorgungskette neu
Intels Arbeit auf Package-Ebene ergänzt den Wandel hin zu höheren Spannungen in Rechenzentren, doch beide Übergänge müssen an kompatiblen Schnittstellen zusammentreffen.
Google, Microsoft und NVIDIA arbeiten über das Open Compute Project daran, gemeinsame Anforderungen für eine 800-Volt-Gleichstromverteilung festzulegen. Die Initiative zielt auf die Energieübertragung zwischen Anlagenkomponenten und hochdichten Compute-Racks.
Eine höhere Spannung verringert den Strom, der zur Bereitstellung einer bestimmten Leistung erforderlich ist. Dadurch können Leiterquerschnitt, Kupfereinsatz, Verteilungsverluste und der physische Aufwand für die Verkabelung sinken.
Das OCP framework beschreibt zwei Bereitstellungswege. Bestehende Anlagen können seitliche Power-Racks nutzen, die 480-Volt-Wechselstrom in der Nähe der Compute-Racks in Gleichstrom umwandeln.
Künftige Anlagen könnten Mittelspannungs-Wechselstrom direkt in 800-Volt-Gleichstrom umwandeln. Dieses Design entfernt Zwischenstufen der Wandlung und kann Batterien oder DC-Microgrids direkter integrieren.
Die Organisation erklärt, dass mehr als 80 Partner kompatible Infrastruktur entwickeln. Zu den Beteiligten zählen Anbieter von Wandlern, Stromschienen, Steckverbindern, Schutzsystemen und Geräten auf Rack-Ebene.
Diese Arbeit beseitigt die Umwandlung auf niedrigere Spannungen innerhalb des Racks nicht. Ein Beschleunigerkern arbeitet weiterhin weit unter 800 Volt, sodass zwischen Anlagenverteilung und Transistoren mehrere Wandlungsstufen verbleiben.
Intel konzentriert sich primär auf den letzten Abschnitt dieser Kette. PowerVia, Package-Kondensatoren, EMIB-T und IVRs betreffen die Strecke zwischen Package-Eingängen und aktiver Logik.
NVIDIAs Anlagenarchitektur und Intels Package-Strategie sind daher keine direkten Alternativen. Sie lösen unterschiedliche Abschnitte desselben End-to-End-Problems.
Der Wettbewerbsdruck zeigt sich bei der Kontrolle der Schnittstellen. Anbieter von Beschleunigern können die Rack-Architektur spezifizieren, während Foundries und Packaging-Anbieter die Optionen innerhalb des Package definieren.
Leistungshalbleiteranbieter wie Texas Instruments, Infineon und STMicroelectronics adressieren die Wandlungsstufen zwischen diesen Ebenen. Anlagenhersteller liefern Leistungsschalter, Gleichrichter, Stromschienensysteme und Kühlsysteme.
Eine Texas Instruments analysis schätzt, dass ein Ein-Megawatt-Rack mit 48-Volt-Verteilung nahezu 450 Pfund Kupfer benötigen würde, um Verteilungsverluste zu begrenzen.
TI erklärt außerdem, dass aktuelle Prozessoren mehr als 1.000 Ampere benötigen können. Das Unternehmen arbeitet mit NVIDIA an 800-Volt-Verteilung und Prozessorstromversorgung der nächsten Generation mit mehreren Phasen.
Beratungsprognosen zeigen, warum die Branche jetzt handelt. Eine data center assessment beziffert die Anforderungen für neue KI-Racks auf 200 bis 600 Kilowatt.
Dieselbe Analyse erwartet, dass einige Rack-Anforderungen später in diesem Jahrzehnt an ein Megawatt heranreichen werden. Traditionelle Niederspannungssysteme wurden nicht für diese Kombination aus Dichte und kontinuierlichem Bedarf entwickelt.
Standards bleiben eine wichtige Einschränkung. Hochspannungs-Gleichstrom erfordert Schutzgeräte, Fehlerisolation, Steckverbinder, Überwachung und Betriebsverfahren, die auf das Verhalten von Gleichstrom abgestimmt sind.
Anders als Wechselstrom durchläuft Gleichstrom nicht in jedem Zyklus einen Nulldurchgang. Das Unterbrechen eines Gleichstromfehlers kann daher spezielle Geräte erfordern, um einen anhaltenden Lichtbogen zu stoppen.
OCP-Teilnehmer passen Praktiken aus Elektrofahrzeugen und industriellen Systemen an. Rechenzentren haben jedoch andere Anforderungen an Verfügbarkeit, Betriebsmodelle und physische Konfigurationen.
Auch die Einführung wird je nach Anlage variieren. Ein neuer KI-Campus kann rund um Gleichstromverteilung geplant werden, während einem bestehenden Standort möglicherweise die Stromkapazität oder Reihenfläche für umfangreiche Änderungen fehlt.
Diese Vielfalt stützt Intels Weigerung, eine einzige Stromversorgungsarchitektur vorzuschreiben. Unterschiedliche Beschleuniger und Anlagen werden Spannungsebenen, Regler, Kondensatoren und Kühlmethoden unterschiedlich kombinieren.
Das Risiko ist Fragmentierung. Individuelle Schnittstellen können Zulieferer bremsen, die Zertifizierung erschweren und verhindern, dass Geräte mehrere Kunden bedienen.
Die Chance liegt in der Koordination. Gemeinsame Rack-Schnittstellen können Komponentenherstellern ein stabiles Ziel geben, während Foundry-Technologien den finalen Pfad in jeden Chip optimieren können.
Was als Nächstes bewiesen werden muss
Entscheidende Belege werden aus vollständigen Systemen kommen, nicht aus isolierten Wirkungsgradangaben oder Prozessdemonstrationen.
Das erste Signal ist die kommerzielle Nutzung von Intels Portfolio auf Package-Ebene. Kunden benötigen offengelegte Produkte, die rückseitige Stromversorgung, fortschrittliche Kondensatoren, Chiplet-Brücken und lastnahe Regelung unter anhaltenden KI-Arbeitslasten kombinieren.
PowerVia ging bereits über Intel 18A in die Produktion, doch Kundenakzeptanz und Systemverhalten sind wichtiger als die bloße Verfügbarkeit des Prozesses. Ausbeute, Frequenz, Spannungsstabilität und thermische Leistung müssen über Produktionsvolumina hinweg bestehen.
Das zweite Signal ist die Reglerintegration. Intel hat überzeugende C2VR-Messwerte veröffentlicht, darunter einen Wirkungsgrad von über 90 Prozent und hohe Stromdichte.
Der schwierigere Test ist ein Package im Beschleunigermaßstab. Ingenieure benötigen Belege zu Mehrkiloampere-Betrieb, Lasttransienten, Wärme, Alterung, Fertigungsvariation und Wechselwirkungen mit rückseitiger Stromversorgung.
Auch das Verhalten bei Ausfällen verdient Aufmerksamkeit. Ein eng integrierter Regler muss teure Compute- und Speicher-Dies schützen, ohne dass ein lokaler Fehler zum Ausfall eines gesamten Packages führt.
Das dritte Signal ist der Fortschritt bei der Interoperabilität von 800 Volt. OCP-Spezifikationen benötigen kompatible Produkte mehrerer Anbieter, gefolgt von Implementierungen, die auch außerhalb von Demonstrationen sicher funktionieren.
Diese Implementierungen sollten zeigen, ob die versprochenen Verringerungen von Umwandlungsverlusten und Kupferbedarf zu einer besseren Wirtschaftlichkeit von Rechenzentren führen. Sie werden außerdem Anforderungen an Wartung und Schulung offenlegen.
Intels eigenes Paper enthält wichtige Vorbehalte. Es stellt fest, dass es keine Universallösung gibt, und verweist auf elektrische, thermische und mechanische Einschränkungen bei landside IVRs.
Das Dokument erklärt zudem, dass Roadmaps und Leistungsprognosen weiterhin unsicher sind. Die meisten berichteten Vorteile variieren je nach Workload, Konfiguration und Umsetzung.
Diese Zurückhaltung ist angemessen. Mehr Leistungsfunktionen in Silizium und fortschrittliche Packages zu verlagern, kann das elektrische Verhalten verbessern, erhöht jedoch die Integrationskosten und konzentriert Risiken.
Architekturteams müssen den vollständigen Weg vom Netzanschluss bis zum Transistor bewerten. Die Optimierung einer Umwandlungsstufe kann Wärme, Widerstand oder Komplexität lediglich an anderer Stelle verlagern.
Sie müssen auch das Verhalten der Workloads berücksichtigen. Training, Inferenz, Netzwerkanwendungen und speicherintensive Aufgaben erzeugen unterschiedliche Strommuster, selbst wenn ihre durchschnittliche Leistungsaufnahme ähnlich erscheint.
Für Entwickler und Unternehmenskäufer zeigen sich die Folgen indirekt. Eine bessere Stromversorgung kann die dauerhaft mögliche Auslastung von Beschleunigern steigern und die Infrastruktur verringern, die für jede Einheit nutzbarer Rechenleistung erforderlich ist.
Sie kann auch die Hardwareverfügbarkeit beeinflussen. Systeme, die spezialisierte Einrichtungen, proprietäre Schnittstellen oder aufwendige Kühlung benötigen, könnten weniger Kunden erreichen, als ihre Benchmark-Ergebnisse vermuten lassen.
Teams, die KI-Infrastruktur vergleichen, sollten daher nach dauerhafter Leistung fragen, nicht nur nach Spitzen-Durchsatz. Sie sollten Rack-Anforderungen, Kühlung, Spannungsarchitektur und Einsatzbeschränkungen prüfen.
Technische Organisationen können diese Bewertungen in einer durchsuchbaren Engineering-Wissensdatenbank festhalten. Leistungsspezifikationen erstrecken sich heute über Prozessordokumente, Rack-Designs, Anlagenpläne und Normungsarbeit.
Der größere Wandel ist bereits sichtbar. KI-Leistung hängt nicht länger nur von Transistoren, Speicherbandbreite oder Interconnect-Geschwindigkeit ab.
Die Stromversorgung bestimmt, wie viel dieses Siliziums gleichzeitig zuverlässig betrieben werden kann. Intels Vorschlag bringt Leistungsführung, gespeicherte Ladung und Spannungsumwandlung näher an die Rechenleistung, die sie unterstützen.
Die nächsten ein bis drei Monate sollten drei Punkte klären: namentlich genannte Kundenadoption, die Validierung von C2VR im Package und interoperable 800-Volt-Hardware. Fortschritte bei allen drei Punkten würden Intels Argumentation für einen durchgängigen Stack stärken.
Fehlende Nachweise auf einer beliebigen Ebene würden das zentrale Risiko offenlegen. Eine effiziente Komponente schafft kein effizientes KI-Rechenzentrum, sofern nicht die gesamte Kette zusammenarbeitet.
Während Intels KI-Stromversorgung tiefer in das Package wandert, sollten Käufer eine praktische Frage stellen: Kann das vollständige System seine beworbene Rechenleistung dauerhaft aufrechterhalten, ohne Verluste an anderer Stelle zu verlagern?
