Majestic Labs stellt GPU-Speichergrenzen infrage, während Blocks & Files Prometheus beleuchtet

Majestic Labs stellt mit Prometheus den GPU-Status quo infrage: Der Server ist auf 128 TB gemeinsam genutzten Speicher statt auf knappe HBM-Kapazitäten ausgelegt. Der Bericht von Blocks & Files rückt diesen Konflikt deutlich in den Mittelpunkt. Majestic ist der Ansicht, dass KI-Infrastruktur inzwischen zu viel teure Rechenleistung und zu wenig zugänglichen Speicher enthält.

Das Startup verspricht nicht einfach eine etwas schnellere GPU. Es will Speicherkapazität und Rechenleistung voneinander entkoppeln und beide Ressourcen unabhängig skalieren. Dieser Ansatz richtet sich an Inferenz-Workloads, bei denen Prozessoren häufig auf Modellgewichte, zwischengespeicherte Tokens oder andere Daten warten.

Nvidia und AMD begegnen demselben Druck mit größeren HBM-Systemen, schnelleren Interconnects und eng integrierten Racks. Majestic wählt den entgegengesetzten Weg. Das Unternehmen nutzt einen großen Pool herkömmlichen Speichers, kundenspezifische Interface-Chiplets und programmierbare KI-Prozessoren in einem Server.

Diese Unterscheidung macht Prometheus zu mehr als einer weiteren Accelerator-Ankündigung. Es ist ein direkter Test dafür, ob künftige KI-Systeme mehr Rechenkapazität oder ein anderes Verhältnis zwischen Prozessoren und Speicher benötigen.

Majestic hat ambitionierte Angaben zu Kapazität, Leistung und Energieeffizienz veröffentlicht. Seine Prozessoren haben jedoch noch keine Kunden erreicht, und unabhängige Benchmark-Ergebnisse sind weiterhin nicht verfügbar. Die Idee ist glaubwürdig genug, um Aufmerksamkeit zu erregen, doch der versprochene Vorteil hängt weiterhin von der Umsetzung bei Hardware, Software und Fertigung ab.

Der Bericht von Blocks & Files zeigt eine andere GPU-Herausforderung

Majestic Labs argumentiert, dass die Branche zusätzliche GPUs teilweise gekauft hat, um Speicher zu erhalten – selbst wenn Workloads die zusätzliche Rechenleistung nicht vollständig nutzen können.

Die Berichterstattung vom 23. Juli über den speicherzentrierten Server beschreibt, wie das Unternehmen die übliche Kombination aus GPU und High-Bandwidth Memory ablehnt. HBM platziert schnellen, vertikal gestapelten Speicher nahe an einem Accelerator. Diese Nähe ermöglicht hohe Bandbreite, begrenzt jedoch die Gesamtkapazität.

Nach Angaben von Majestic begrenzen die physischen Kanten um einen großen Prozessor herum, wie viele HBM-Stacks sich effizient anbinden lassen. Eine größere Stapelhöhe schafft zudem technische und fertigungstechnische Komplikationen. Moderne Systeme kombinieren daher mehrere Accelerators, wenn einem einzelnen Gerät nicht genügend Speicher zur Verfügung steht.

Diese Lösung stellt mehr Speicher bereit, führt jedoch zu Kommunikations-Overhead. Daten müssen über GPU-Verbindungen, Switches oder Host-Speicherebenen übertragen werden. Entwickler müssen entscheiden, wo Modellgewichte, Aktivierungen und Key-Value-Caches liegen sollen.

Ein Key-Value-Cache speichert Informationen aus zuvor verarbeiteten Tokens, damit ein Modell nicht die gesamte Konversation erneut berechnen muss. Bei Inferenz mit langen Kontexten kann er erheblichen Speicher beanspruchen. Steigende Nutzerzahlen erhöhen diesen Druck, weil jede aktive Anfrage ihren eigenen Zustand beibehält.

Majestic zufolge koppeln herkömmliche Systeme außerdem jeden neuen Speicherblock an einen weiteren teuren Prozessor. Einige Workloads erhalten mehr Rechenleistung, als sie nutzen können, nur weil die Bereitstellung zusätzliche Kapazität benötigt.

Prometheus soll diese Kopplung aufbrechen. Der geplante Server verbindet bis zu 12 kundenspezifische KI-Prozessoren mit einem flachen Speicherpool. Laut Unternehmen soll jeder Prozessor denselben Adressraum mit einheitlichen Zugriffseigenschaften sehen.

Memory Aggregation Chiplets, kurz MACs, befinden sich nahe den auf dem Board montierten Speicherkomponenten. Sie bündeln den Datenverkehr vieler Speicherchips und verbinden diese über kurze Kupferkabel mit dem Rechensystem. Blocks & Files berichtet, dass diese Verbindungen bis zu etwa einen Meter lang sein können.

Diese Distanz ist relevant, weil HBM extrem nah am Prozessorpaket bleiben muss. Majestics Ansatz verschafft Systementwicklern mehr physischen Raum für Speicher, ohne dass jede Komponente den zentralen Compute-Die umgeben muss.

Das Unternehmen nennt seinen Prozessor Ignite und beschreibt ihn als AIU beziehungsweise Artificial Intelligence Unit. Der Chip kombiniert programmierbare Kerne mit Matrixbeschleunigung für die von neuronalen Netzen verwendeten Berechnungen.

Prometheus ist der vollständige Server rund um Ignite, die Interface-Chiplets, Speichermodule und unterstützende Software. Die öffentlich verfügbaren Prometheus specifications von Majestic nennen bis zu 128 TB gemeinsam genutzten Speicher mit hoher Bandbreite in einem System.

Zum Vergleich: Aktuelle Accelerator-Server messen ihren direkt angebundenen Speicher rackübergreifend in Terabyte, nicht in Dutzenden Terabyte innerhalb eines einzigen Servers. Diese Kapazitätslücke bildet das zentrale Versprechen von Prometheus.

Die Geschichte von Blocks & Files hebt daher eine architektonische Meinungsverschiedenheit hervor. Nvidias Modell beginnt mit Hochleistungs-GPUs und skaliert nach außen. Majestic beginnt mit dem Working Set, das eine KI-Anwendung vorhalten muss, und weist dann genügend Rechenleistung zu, um es zu verarbeiten.

KI-Inferenz erhöht den Druck auf den Speicher

Das Speicherproblem wird schwieriger, weil Inferenz große Modelle, längere Kontexte und viele gleichzeitige Nutzer kombiniert.

Training erhält einen Großteil der Aufmerksamkeit rund um KI-Infrastruktur. Doch Inferenz – das Ausführen eines trainierten Modells für Nutzer – schafft ein anderes Gleichgewicht zwischen Speicher und Rechenleistung.

Die Parameter eines Modells müssen verfügbar bleiben, während es Ausgaben generiert. Jeder Generierungsschritt liest Modellgewichte und verarbeitet den aktuellen Zustand. Wenn Recheneinheiten schneller fertig sind, als der Speicher Daten liefern kann, bietet zusätzliche Rechenleistung nur begrenzten Nutzen.

Dieser Zustand wird allgemein als speichergebundene Leistung bezeichnet. Der Prozessor verfügt über freie Rechenkapazität, doch der Datentransport bestimmt die tatsächliche Abschlussrate.

Längere Kontextfenster vertiefen dieses Ungleichgewicht. Ein Modell, das kurze Prompts bedient, hält weniger Gesprächszustand vor. Ein Modell, das lange Dokumente, Software-Repositories, Forschungssammlungen oder ausgedehnte Agent-Sitzungen verarbeitet, muss deutlich mehr Informationen bewahren.

Agentic-Systeme schaffen einen weiteren Bedarf. Ein Agent kann Tools aufrufen, Ergebnisse prüfen, seinen Plan überarbeiten und den Prozess wiederholen. Jeder Schritt verlängert die Sitzung und kann den aktiven Speicherbedarf erhöhen.

Mixture-of-Experts-Modelle schaffen eine verwandte Herausforderung. Diese Systeme enthalten mehrere spezialisierte Parametergruppen und aktivieren für jedes Token ausgewählte Gruppen. Sie reduzieren den Rechenaufwand, doch die größere Sammlung von Parametern benötigt weiterhin zugänglichen Speicher.

Majestic-Mitgründer Sha Rabii sagte EE Times, dass die Rechenkapazität schneller wachse als die Speicherbandbreite. Er erklärte, dass die Inferenz großer Modelle bereits überwiegend durch den Speichertransport begrenzt sei. Das detaillierte Design für Memory Pooling zielt auf mehr als 100 TB Standard-LPDDR pro Accelerator-Umgebung.

Low-Power Double Data Rate Memory, kurz LPDDR, bietet bei anderen Bandbreiten- und Latenzeigenschaften weit mehr Kapazität als HBM. Majestics technische Herausforderung besteht darin, diese Kapazität wie ein schnelles Accelerator-Speichersystem arbeiten zu lassen.

Das Unternehmen kann nicht erfolgreich sein, indem es gewöhnlichen Speicher über einen herkömmlichen Serverbus anbindet. Das würde Kapazität ohne den nötigen Durchsatz liefern, um mehrere KI-Prozessoren zu versorgen.

Majestic entwickelt stattdessen die physische Schnittstelle, das Kommunikationsprotokoll, die Flusskontrolle, Zuverlässigkeitsmechanismen und die Software gemeinsam. Seine Chiplets müssen Anfragen über viele Speichergeräte verteilen und dabei hohe Bandbreite sowie vorhersehbare Verzögerungen gewährleisten.

Das Unternehmen plant außerdem, Daten über den Pool zu stripen. Striping verteilt Informationen auf mehrere Speichergeräte, sodass viele Komponenten Anfragen parallel bedienen können.

Falls dieses System wie beschrieben arbeitet, könnten Betreiber größere Modelle und Caches innerhalb einer kohärenten Domäne halten. Sie bräuchten weniger Übertragungen zwischen lokalem Accelerator-Speicher, entfernten Accelerators und Host-Speicher.

Das ist für Unternehmen relevant, die Retrieval, Dokumentanalyse, Coding Agents oder lange Konversationen betreiben. Diese Anwendungen achten häufig stärker auf abgeschlossene Tokens pro Energieeinheit als auf die theoretische Rechenspitze eines Prozessors.

Majestic erklärt, sein Design könne deutlich mehr gleichzeitige Nutzer pro Server unterstützen. Diese Behauptung wurde nicht unabhängig validiert. Dennoch benennt sie die wirtschaftliche Kennzahl, auf die Käufer zunehmend achten.

Ein Rechenzentrum verfügt über begrenzte Kapazitäten bei Strom, Kühlung, Fläche und Netzwerk. Eine weitere GPU hilft nur, wenn der Workload diese GPU aktiv halten kann. Unausgelastete Recheneinheiten verbrauchen weiterhin Ressourcen, ohne einen proportionalen Output zu erzeugen.

Die Einordnung von Blocks & Files ist hilfreich, weil sie die Aufmerksamkeit von Spitzenwerten bei Operationen pro Sekunde weglenkt. Der eigentliche Wettbewerb betrifft die Menge nützlicher Arbeit, die ein gesamtes System innerhalb seiner Energie- und Speichergrenzen erledigt.

Prometheus ersetzt das GPU-Rack durch einen gemeinsamen Speicherpool

Prometheus behandelt Speicher als Zentrum der Maschine, während seine Prozessoren zu Verbrauchern einer gemeinsamen Datenressource werden.

Majestic wurde 2023 von Ofer Shacham, Sha Rabii und Masumi Reynders gegründet. Die drei hatten zuvor in Organisationen für kundenspezifisches Silizium bei Google und Meta gearbeitet.

Ihre Hintergründe umfassen Prozessoren, Systeme und ausgelieferte Consumer-Hardware. Majestic zufolge hält das erweiterte Team mehr als 120 Patente und hat zu Hunderten Millionen kundenspezifischer Chips beigetragen.

Das Unternehmen trat mit mehr als 100 Millionen US-Dollar an Finanzierung öffentlich in Erscheinung. Bow Wave Capital führte die Series A an, während Lux Capital eine frühere Seed-Runde leitete. Zu den weiteren Beteiligten gehörten SBI, Upfront, Grove Ventures, Hetz Ventures, QP Ventures, Aidenlair Global und TAL Ventures.

Diese Finanzierungsankündigung stellte ein System vor, das 1.000-mal mehr Speicher pro Prozessor als eine führende GPU beansprucht. Außerdem wurde behauptet, ein Server könne die Speicherkapazität und Bandbreite mehrerer fortschrittlicher Racks konsolidieren.

Dabei handelt es sich um Unternehmensprognosen, nicht um veröffentlichte unabhängige Ergebnisse. Sie hängen davon ab, welche Hardware den Vergleich bildet, welcher Workload läuft und wie der Benchmark nützlichen Output misst.

Der offengelegte Mechanismus ist dennoch konkret. Prometheus enthält zwei wesentliche kundenspezifische Siliziumelemente. Das eine ist der Ignite-Prozessor, das andere das Memory-Interface-Chiplet, das die Rechenleistung mit dem gebündelten LPDDR verbindet.

Bis zu 12 Ignite-Geräte können auf einen zusammenhängenden Speicherraum zugreifen. Majestic beschreibt diesen Raum als flach, was bedeutet, dass Software mehrere sichtbar unterschiedliche Speicherebenen nicht verwalten sollte.

Dieses Programmiermodell greift eine wichtige Schwäche von Multi-GPU-Bereitstellungen an. Entwickler müssen derzeit lokalen HBM, Speicher an anderen GPUs, CPU-Speicher und Storage berücksichtigen. Jede Ebene verfügt über unterschiedliche Kapazität, Bandbreite und Latenz.

Frameworks verteilen Modelle auf Geräte, damit sie in diese Beschränkungen passen. Sie koordinieren zudem die Kommunikation zwischen Accelerators. Die Leistung kann sinken, wenn die gewählte Aufteilung übermäßige Übertragungen oder unausgewogene Arbeit erzeugt.

Prometheus soll einige dieser Entscheidungen überflüssig machen. Laut Unternehmen würde jeder Ignite-Prozessor jeden Ort im gemeinsamen Pool mit vergleichbarer Latenz und Bandbreite erreichen.

Das Design verwendet lockere Kohärenz, statt jedes Verhalten eines herkömmlichen Shared-Memory-CPUs nachzubilden. Kohärenz definiert, wie Prozessoren eine konsistente Sicht bewahren, wenn sie gemeinsame Daten lesen oder ändern.

Majestic hat nicht genügend Implementierungsdetails veröffentlicht, damit Außenstehende jeden Kompromiss bewerten können. Seine proprietären Mechanismen für Flusskontrolle und atomare Operationen werden bestimmen, wie gut das System mit Konkurrenz um Ressourcen und Synchronisierung umgeht.

Auch die Prozessorarchitektur ist relevant. Berichten zufolge kombiniert Majestic geistiges Eigentum von Arm, RISC-V-Elemente und ein eigenes Design. Matrix-Engines beschleunigen die für KI-Modelle typischen dichten Berechnungen.

Das Unternehmen plant Unterstützung für PyTorch, das weit verbreitete Framework für maschinelles Lernen, und Triton, eine Programmiersprache für optimierte Accelerator-Kernels. Softwarekompatibilität ist entscheidend, denn Nvidias Vorteil reicht weit über Silizium hinaus.

CUDA bietet Nvidia-Kunden ausgereifte Bibliotheken, Compiler, Debugging-Tools, Performance-Leitfäden und erfahrene Entwickler. Neue Hardware kann attraktive Spezifikationen bieten und dennoch Schwierigkeiten haben, wenn Anwendungen umfangreich umgeschrieben werden müssen.

Rabii räumte ein, dass der Erfolg eines Servers stark davon abhängt, wie schnell Entwickler ihn nutzen können und wie zuverlässig seine Tools werden. Dieses Eingeständnis offenbart die zweite Hälfte von Majestics Aufgabe.

Die Hardware muss Daten effizient bewegen. Die Software muss diese Bewegung zudem weit genug verbergen, damit bestehende Anwendungen davon profitieren.

Nvidia und AMD bauen HBM aus, statt es aufzugeben

Majestic setzt gegen ein HBM-zentriertes Skalierungsmodell, während die größten Accelerator-Anbieter weiterhin massiv in dieses Modell investieren.

Nvidias Rack-Scale-Systeme verbinden viele GPUs über NVLink und verwandte Netzwerktechnologie. Dieser Ansatz schafft eine größere Rechendomäne und bewahrt zugleich extrem schnellen Speicher in unmittelbarer Nähe jedes Accelerators.

AMD verfolgt mit seinen Instinct-Accelerators und dem Helios-Rackdesign eine vergleichbare Richtung. Der kürzlich detailliert beschriebene MI455X nutzt HBM4 und bietet 432GB Speicher mit 23.3TB pro Sekunde Bandbreite je GPU.

Über 72 Accelerators hinweg stellt die MI455X-Architektur 31.1TB HBM innerhalb eines Racks bereit. AMD zufolge führt Helios diesen Speicher zu einer kohärenten Domäne zusammen.

Diese Systeme erkennen dasselbe Problem an, das Majestic identifiziert. Nvidia und AMD erhöhen Speicherkapazität, Speichergeschwindigkeit, Cache-Bandbreite, Interconnect-Leistung und Koordination auf Rack-Ebene.

Der Dissens betrifft die Frage, wie weit sich diese Strategie wirtschaftlich skalieren lässt. Majestic argumentiert, dass die Ausstattung jedes High-End-Rechengeräts mit hochwertigem HBM ein ungünstiges Verhältnis zwischen Kapazität und Rechenressourcen aufrechterhält.

Die etablierten Anbieter können darauf auf mehrere Arten reagieren. Sie können die HBM-Dichte erhöhen, das Packaging verbessern, Modelldaten komprimieren, Caching verfeinern oder Workloads effizienter aufteilen.

Sie können auch schnelleres Networking einsetzen, um Remote-Speicher weniger kostspielig zu machen. Softwareverbesserungen wie Quantisierung verringern die für jeden Parameter benötigte Bitzahl. Spekulatives Decoding kann den Output steigern, indem Modelle mehrere vorgeschlagene Tokens gemeinsam verifizieren.

Diese Methoden verringern den Druck, ohne die GPU-Architektur zu ersetzen. Sie funktionieren zudem innerhalb ausgereifter Umgebungen, die Kunden bereits betreiben.

Majestics stärkste Chance liegt bei Workloads, in denen Kapazität dominiert. Sehr große Sparse-Modelle, Graph Neural Networks, langlaufende Agents und extreme Kontextfenster können mehr Speicher als Rechenleistung benötigen.

Seine schwächere Position betrifft Aufgaben, die dichte Matrixberechnungen vollständig auslasten und bequem in lokalen HBM passen. Herkömmliche GPUs bleiben für solche Workloads gut geeignet.

Auch Training schafft einen schwierigeren Wettbewerb. Training führt wiederholt große Matrixoperationen aus und synchronisiert Aktualisierungen über viele Geräte hinweg. Es kann enormen Speicher nutzen, profitiert aber auch von der höchstmöglichen Rechen- und Interconnect-Leistung.

Majestic sagt, Prometheus könne Training unterstützen. Der anfängliche Schwerpunkt liegt jedoch weiterhin auf Inferenz- und Agent-Workloads. Dieser Fokus gibt dem Unternehmen ein engeres und besser überprüfbares Ziel.

Qualcomm verfolgt einen weiteren speicherzentrierten Weg. Sein Near-Memory-Ansatz platziert Accelerator-Logik unterhalb von DRAM-Stacks, statt sich auf konventionelles HBM-Packaging zu stützen.

Qualcomm behauptet eine sechsmal höhere Bandbreite pro Watt als HBM und mehr als die 200-fache Kapazität von On-Chip-SRAM. Die absolute Bandbreite der Architektur hat das Unternehmen nicht offengelegt, wodurch wichtige Vergleiche offenbleiben.

Die Existenz mehrerer Ansätze stärkt Majestics Diagnose, aber nicht unbedingt seine Produktbehauptungen. Große Chipdesigner sehen den Datentransport offenbar klar als zentrale Beschränkung.

Der Markt entscheidet daher nicht zwischen Unternehmen, die die Speicherwand erkennen, und solchen, die sie ignorieren. Er entscheidet zwischen unterschiedlichen Wegen, diese Wand zu überwinden.

Der blocks-files-Artikel vertritt Majestics aggressivste Position: Die GPU-HBM-Kopplung ist in einer Sackgasse angekommen. Nvidia, AMD und ihre Speicherlieferanten investieren massiv, um das Gegenteil zu beweisen.

Die unbestätigten Behauptungen sind ebenso wichtig wie die Architektur

Prometheus befindet sich weiterhin in der Entwicklungsphase, sodass seine Schlagzeilenkapazität noch keine Aussage über Anwendungsleistung, Effizienz oder kommerzielle Zuverlässigkeit treffen kann.

Majestics Prozessoren und Memory-Interface-Chiplets sollen 2026 Tape-out erreichen. Tape-out markiert den Abschluss eines Chipdesigns, bevor die Fertigung beginnt. Es bedeutet nicht, dass funktionierendes Produktionssilizium sofort verfügbar ist.

Das Unternehmen erwartet, dass Server 2027 erste Lead-Kunden erreichen. Ein anderer Bericht verortet die breitere Einführung etwa in der Mitte dieses Jahres.

Dieser Zeitplan lässt mehrere Phasen zwischen der aktuellen Architektur und einem einsatzfähigen Produkt. Fertigung, Packaging, Board-Validierung, Firmware, Compilerentwicklung, thermische Tests und Systemintegration können jeweils Probleme offenlegen.

Das Memory-Interface stellt die größte technische Frage dar. LPDDR bietet hohe Kapazität und günstige Energieeigenschaften, doch einzelne Geräte erreichen nicht die Bandbreite von HBM.

Majestic muss viele Speicherkanäle kombinieren, ohne Engpässe zu erzeugen. Die MAC-Chiplets, Kupferverbindungen, Protokolle und das Striping-System müssen sowohl Durchsatz als auch vorhersehbare Zugriffszeiten liefern.

Große Speicherpools schaffen zudem Herausforderungen beim Fehlermanagement. Mehr Komponenten bedeuten mehr mögliche Fehlerquellen. Ein Produktionssystem muss Fehler erkennen, Ausfälle isolieren und weiterarbeiten, ohne den Modellzustand zu beschädigen.

Prometheus muss dies leisten und der Software zugleich ein einfaches Speichermodell präsentieren. Benutzerfreundlichkeit darf kein Verhalten verbergen, das unter Konkurrenz unvorhersehbare Pausen oder einen Leistungseinbruch verursacht.

Auch Benchmark-Definitionen geben Anlass zur Sorge. Majestic hat in einigen Szenarien mehr als 50-mal höhere Leistung und zwischen 10- und 50-mal mehr Tokens pro Megawatt behauptet.

Diese Zahlen erfordern eine sorgfältige Interpretation. Modellarchitektur, Präzision, Batchgröße, Kontextlänge, Ausgabelänge, Latenzziel und Anzahl gleichzeitiger Nutzer können Inferenzresultate drastisch verändern.

Ein für große Batches optimiertes System kann viele Tokens erzeugen, aber für einen interaktiven Dienst zu langsam reagieren. Ein System mit außergewöhnlicher Kapazität kann bei kleineren, rechenintensiven Modellen dennoch unterperformen.

Vergleiche hängen zudem von der gewählten Nvidia- oder AMD-Basislinie ab. Eine einzelne GPU, ein älteres Rack und ein aktuelles Rack-Scale-System ergeben sehr unterschiedliche Verhältnisse.

Kein unabhängiges Labor hat Anwendungs-Benchmarks von Produktionshardware für Prometheus veröffentlicht. Majestic hat keine vollständigen Ergebnisse zu Latenz, Bandbreite, Energieverbrauch oder Softwarekompatibilität offengelegt.

Gemeldete Kundenaufträge schließen diese Verifikationslücke nicht. Frühe Zusagen können auf starke Nachfrage hindeuten, doch Kunden knüpfen Käufe neuer Hardware häufig an technische Meilensteine und Lieferbedingungen.

Auch die Softwareadoption birgt ein Risiko. Die Unterstützung von PyTorch und Triton ist ein notwendiger Anfang. Sie bildet nicht automatisch die Breite oder Reife von CUDA-Bibliotheken nach.

Betreiber benötigen optimierte Kernels, Tools für verteilte Ausführung, Observability, Sicherheitskontrollen, Deployment-Automatisierung und stabile Updates. Sie benötigen zudem vorhersehbares Verhalten bei realen Modellen, nicht nur bei ausgewählten Demonstrationen.

Laut dem EE-Times-Profil vom Mai beschäftigt Majestic rund 40 Mitarbeiter, aufgeteilt zwischen Kalifornien und Israel. Das ist ein kompaktes Team für die gleichzeitige Arbeit an Chip, Server, Speicher, Compiler und Produktion.

Seine Gründer verfügen über relevante Erfahrung, und die Finanzierung gibt dem Projekt Spielraum für die Entwicklung. Nvidia und AMD besitzen weiterhin deutlich größere Engineering-Organisationen, Lieferantenbeziehungen und installierte Kundenbasen.

Die skeptische Schlussfolgerung ist einfach. Majestic hat eine reale Einschränkung identifiziert und einen schlüssigen Mechanismus vorgeschlagen. Es hat noch nicht gezeigt, dass Prometheus seine behaupteten Verhältnisse außerhalb interner Projektionen liefern kann.

Dieser Unterschied sollte prägen, wie Käufer die blocks-files-Berichterstattung lesen. Die Architektur verdient Aufmerksamkeit, doch Aufmerksamkeit ist keine Validierung.

Drei Signale werden zeigen, ob Majestic liefern kann

Die nächste Phase hängt von funktionierendem Silizium, reproduzierbaren Anwendungs-Benchmarks und Belegen dafür ab, dass bestehende KI-Software ohne umfangreiche Rekonstruktion migrieren kann.

Das erste Signal ist eine erfolgreiche Siliziumvalidierung. Majestic hat erklärt, dass sowohl Ignite als auch sein Memory-Interface-Chiplet 2026 Tape-out erreichen werden.

Ein abgeschlossener Tape-out würde den Zeitplan am Leben halten. Funktionierende Muster, die die erwarteten Takt-, Energie- und Verbindungsziele erreichen, würden deutlich stärkere Belege liefern.

Jede Verzögerung würde die Aussicht auf Kundenauslieferungen im Jahr 2027 schwächen. Interface-Probleme wären besonders bedeutsam, weil das Speicher-Fabric die zentrale Differenzierung des Unternehmens darstellt.

Das zweite Signal ist ein Benchmark, der die vollständige Workload-Konfiguration offenlegt. Nützliche Ergebnisse sollten Modell, numerische Präzision, Batchgröße, Eingabelänge, Ausgabelänge, Latenzziel und Systemleistung nennen.

Tests sollten Prometheus mit aktuellen Nvidia- und AMD-Racks vergleichen, nicht mit einem einzelnen Accelerator oder einer veralteten Plattform. Sie sollten außerdem die Zeit bis zum ersten Token von der späteren Token-Generierung trennen.

Long-Context-Inferenz wäre ein besonders aufschlussreicher Test. Prometheus sollte einen Vorteil erzielen, wenn ein Modell und sein Cache die praktische Kapazität herkömmlichen GPU-Speichers überschreiten.

Kleinere, rechenintensive Modelle bieten den Gegencheck. Wenn Prometheus dort konkurrenzfähige Ergebnisse hält, könnte sein Markt über spezialisierte speicherintensive Deployments hinausreichen.

Das dritte Signal ist die Softwaremigration. Majestic muss zeigen, dass ein reales PyTorch-Modell mit begrenzten Codeänderungen auf Prometheus umziehen kann.

Eine Demonstration sollte Kompilierung, optimierte Kernels, Monitoring und Fehlerwiederherstellung umfassen. Sie sollte zudem offenlegen, welche CUDA-abhängigen Komponenten ersetzt werden müssen.

Deployments bei Lead-Kunden werden mehr zählen als allgemeine Kompatibilitätsaussagen. Ein glaubwürdiger Kunde sollte den Workload, das operative Ziel und den Grund für die Wahl eines Memory-First-Systems beschreiben.

Diese Signale werden Majestics zentrale Einschätzung entweder stärken oder schwächen. Erfolgreiches Silizium, transparente Benchmarks und handhabbare Migration würden zeigen, dass Speicherpooling GPU-Racks herausfordern kann.

Schwache Bandbreite, enge Benchmark-Bedingungen oder umfangreiche Software-Umschreibungen würden die Strategie der etablierten Anbieter stützen. Käufer würden weiterhin begrenzte HBM-Kapazität im Austausch für ausgereifte Tools und bewährte Leistung akzeptieren.

Die wichtigste Frage lautet nicht, ob KI mehr Speicher benötigt. Jede große Accelerator-Roadmap beantwortet diese Frage bereits mit größeren Speichersystemen.

Die Frage ist, ob Speicher weiterhin an jeden High-End-Prozessor gebunden bleiben sollte oder zu einer unabhängig skalierbaren Systemressource werden muss. Majestic hat seine gesamte Architektur auf die zweite Antwort ausgerichtet.

Für Entwickler und Infrastrukturkäufer besteht der praktische nächste Schritt darin, Workload-Traces zu analysieren, bevor sie die Argumente einer der beiden Seiten übernehmen. Messen Sie die Auslastung von Beschleunigern, das Cache-Wachstum, Datenübertragungen, Latenz und Stromverbrauch unter realen Anforderungen. Beobachten Sie anschließend, ob das nächste Update von Blocks & Files Produktionsmesswerte statt einer weiteren Kapazitätsbehauptung liefert.