Marvells 2nm-Optiktechnologie erhöht den Einsatz im AI-Rechenzentrumsnetzwerk
Marvell hat seine ersten optischen 2nm-Demonstrationen vorgestellt, während sich AI-Netzwerke über 1,6-Terabit-Verbindungen hinaus in Richtung der 3,2-Terabit-Generation bewegen. Die 2nm-Optiktechnologie von Marvell deckt mehrere Bereiche dieses Übergangs ab – von kurzen Verbindungen innerhalb von Computing-Clustern bis hin zu Verbindungen zwischen Rechenzentren. Marvell kündigte jedoch Demonstrationen an, keine allgemein verfügbaren Produkte mit veröffentlichten Kundeneinsätzen.
Diese Unterscheidung bestimmt die eigentliche Geschichte. Die Verlagerung der optischen Signalverarbeitung auf TSMCs 2nm-Prozess kann Dichte und Energieeffizienz verbessern. Sie löst jedoch nicht automatisch Probleme bei Fertigungskosten, Packaging-Komplexität, thermischem Verhalten, Zuverlässigkeit oder dem Zeitplan für die Einführung.
Marvell tritt zudem in einen Markt ein, der sich bereits schnell entwickelt. Broadcom hat einen optischen DSP mit 400 Gigabit pro Lane auf Basis von 3nm-Technologie demonstriert. Nvidia führt Switches ein, die optische Engines neben dem Netzwerk-Silizium platzieren. Marvell muss seinen Vorteil beim Prozessknoten in Produkte umsetzen, die Hyperscaler qualifizieren, fertigen und im großen Maßstab betreiben können.
Marvells 2nm-Optiktechnologie ist ein Portfolio, kein einzelner Chip
Marvell präsentiert ein abgestimmtes Set optischer Technologien, das für unterschiedliche Distanzen, Netzwerkschichten und Sicherheitsanforderungen ausgelegt ist.
Das Unternehmen kündigte die Demonstrationen am 20. September 2026 auf der European Conference on Optical Communication in Málaga, Spanien, an. Seine 2nm-Optikdemos erstrecken sich über vier wichtige Bereiche der AI-Rechenzentrumskonnektivität.
Der erste ist eine PAM4-Demonstration mit 400 Gigabit pro Lane. PAM4 codiert zwei Bits in jedem übertragenen Symbol, indem vier Signalstufen genutzt werden. Diese Technik erhöht die Bandbreite, ohne eine gleichwertige Erhöhung der Signalisierungsfrequenz zu erfordern.
Marvell positioniert diese Komponente als Weg zu optischen 3,2-Terabit-Modulen. Ein Modul mit acht Lanes, die jeweils mit 400 Gigabit pro Sekunde arbeiten, kann 3,2 Terabit pro Sekunde erreichen. Das verdoppelt die aggregierte Datenrate der aufkommenden 1,6-Terabit-Generation.
Die zweite Demonstration kombiniert eine kohärente optische 800-Gigabit-ZR- oder ZR+-Verbindung mit MACsec. Kohärente Optik nutzt fortschrittliche Modulation und Signalverarbeitung, um Daten über längere Glasfaserverbindungen zu übertragen. MACsec verschlüsselt Datenverkehr auf der Ethernet-Link-Schicht.
Diese Kombination betrifft mehr als reine Geschwindigkeit. Hyperscaler benötigen zunehmend hochkapazitive Verbindungen zwischen Gebäuden, Campusgeländen und regionalen Einrichtungen. Die Integration von Link-Layer-Sicherheit in eine optische Plattform kann in einigen Netzwerkdesigns den Bedarf an separater Verschlüsselungshardware verringern.
Marvell zeigte außerdem kohärente 1,6-Terabit-ZR- und O-Band-Coherent-Lite-Technologie. ZR zielt auf standardisierte Distanzen für Rechenzentrumsverbindungen, während Coherent Lite die Komplexität bei kürzeren Verbindungen reduziert. O-Band bezeichnet einen Glasfaser-Wellenlängenbereich, der häufig dort eingesetzt wird, wo geringe Dispersion die Übertragung vereinfacht.
Diese Kategorien bedienen unterschiedliche physische Reichweiten. Sie verdeutlichen auch, warum „optischer Interconnect“ kein einzelner Markt ist. Eine Verbindung zwischen Accelerator-Trays stellt andere Anforderungen an Leistung, Latenz und Distanz als ein Link, der ein Ballungsgebiet überquert.
Das vierte Element ist Marvells Plattform für Co-Packaged Optics. Co-Packaged Optics, kurz CPO, platzieren optische Engines nahe an einem Switch- oder Accelerator-Chip. Dadurch verkürzt sich der elektrische Weg, bevor Signale in Licht umgewandelt werden.
Marvell demonstrierte diese Plattform mit 102,4 Terabit pro Sekunde unter Einsatz von Siliziumphotonik mit 200 Gigabit pro Lane. Siliziumphotonik erzeugt optische Komponenten mithilfe von Halbleiterfertigungstechniken. Der Ansatz kann optische Funktionen näher an konventionelles Computing- und Netzwerk-Silizium heranbringen.
Marvell plant, diese Demonstrationen in Scale-up-, Scale-out- und Scale-across-Netzwerken einzusetzen. Scale-up-Links verbinden Prozessoren, die sich wie ein einziges Computersystem verhalten. Scale-out-Netzwerke verbinden viele Server oder Racks, während Scale-across-Verbindungen die Kommunikation zwischen größeren Clustern oder Standorten erweitern.
Die Ankündigung geht daher über eine einzelne rekordverdächtige Komponente hinaus. Marvell will Signalprozessoren, optische Verbindungen, Sicherheitsfunktionen und Packaging-Technologie für das gesamte AI-Netzwerk liefern.
Das Unternehmen hat jedoch keine Auslieferungstermine für jede demonstrierte Komponente veröffentlicht. Es hat auch keine Produktionskunden für das vollständige Portfolio benannt. Diese Auslassungen sind relevant, weil Hyperscaler Netzwerkhardware in langwierigen Zuverlässigkeits- und Interoperabilitätstests qualifizieren.
Die Veranstaltung verändert Marvells Wettbewerbsposition auf der Ebene von Technologiedemonstrationen. Die kommerzielle Führungsrolle wird davon abhängen, was in Muster-Silizium, qualifizierte Module und eingesetzte Systeme überführt wird.
Warum sich AI-Netzwerke von 1,6T zu 3,2T bewegen
Der Druck entsteht durch verteiltes Computing, bei dem teure Acceleratoren wertvolle Zeit verlieren, sobald das Netzwerk Daten nicht schnell genug bereitstellen kann.
Moderne AI-Systeme verteilen Rechenarbeit auf große Gruppen von Acceleratoren. Diese Prozessoren tauschen während des Trainings Modellparameter, Zwischenergebnisse und Synchronisationsnachrichten aus. Inferenzcluster bewegen ebenfalls wachsende Datenmengen zwischen Compute-, Speicher-, Storage- und Netzwerksystemen.
Ein Accelerator kann Rechenoperationen schnell ausführen, fehlende Daten jedoch nicht ausgleichen. Netzwerküberlastung oder Latenz lässt kostspielige Computing-Ressourcen warten. Damit wird die Kommunikationsleistung zu einem Teil der effektiven Leistung des gesamten Clusters.
Betreiber haben die Link-Kapazität erhöht, indem sie von 400-Gigabit-Modulen auf 800-Gigabit-Produkte und anschließend in Richtung 1,6-Terabit-Verbindungen gegangen sind. Der nächste Schritt nutzt 400 Gigabit pro Lane, um 3,2-Terabit-Module mit einer praktikablen Zahl an Lanes zu unterstützen.
Höhere Signalisierungsraten verursachen elektrische Probleme. Signale werden schwächer, während sie Leiterplatten, Steckverbinder und Kabel durchlaufen. Ihre Wiederherstellung erfordert Entzerrung, Retiming, Fehlerkorrektur und zusätzliche Energie.
Kupfer bleibt über kurze Distanzen nützlich, weil es vertraut und vergleichsweise einfach ist. Mit steigenden Lane-Raten wird seine Reichweite jedoch stärker eingeschränkt. Optische Übertragung wird näher am Computing-System notwendig, sobald elektrische Kanäle die Ziele für Energieverbrauch und Signalintegrität nicht mehr erfüllen können.
Diese Verschiebung macht den optischen digitalen Signalprozessor zunehmend wichtig. Ein DSP korrigiert Verzerrungen und rekonstruiert Daten nach einer Hochgeschwindigkeitsübertragung. Bessere Prozesstechnologie kann mehr Verarbeitung innerhalb eines kleineren Energiebudgets unterbringen, wobei das Endergebnis von Design und Packaging abhängt.
TSMC gibt an, dass sein N2-Prozess gegenüber seinem vorherigen Knoten eine Geschwindigkeitsverbesserung von bis zu 15 Prozent oder eine Senkung des Energieverbrauchs um 30 Prozent ermöglicht. Zudem meldet das Unternehmen einen Dichtezuwachs um mehr als das 1,15-Fache. Dabei handelt es sich um Plattformvergleiche, nicht um Messwerte für Marvells fertige optische Produkte.
N2 verwendet Nanosheet-Transistoren, ein Gate-all-around-Design, bei dem das Gate gestapelte Halbleiterkanäle umschließt. Diese Struktur verbessert die elektrische Kontrolle, wenn Transistorabmessungen schrumpfen. Eine bessere Kontrolle kann Leckströme reduzieren und niedrigere Betriebsspannungen unterstützen.
Optische DSPs eignen sich für solche Verbesserungen, weil sie kontinuierliche Berechnungen mit hoher Datenrate ausführen. Geringerer Logikverbrauch kann die pro übertragenem Bit benötigte Energie senken. Eine höhere Dichte kann außerdem mehr Kanäle oder Funktionen innerhalb eines begrenzten Moduls ermöglichen.
Das 2nm-Label gilt jedoch für das Signalverarbeitungs-Silizium, nicht für den gesamten optischen Übertragungsweg. Laser, Modulatoren, Fotodetektoren, Packaging, Faserverbindungen, Stromversorgung und Wärmemanagement bleiben unverzichtbar. Ein kleinerer DSP verkleinert nicht jede Komponente um ihn herum.
Der Übergang zu 3,2 Terabit verändert auch das Systemdesign. Ingenieure müssen entscheiden, wie viel optische Technologie in ein steckbares Modul, neben einen Switch-Chip oder in ein Accelerator-Package gehört. Jede Platzierung verändert Wartbarkeit, Kühlung, Kosten und Fehlerisolierung.
Steckbare Optik ermöglicht Technikern den Austausch einzelner Module. Co-Packaged-Designs verkürzen elektrische Wege, binden die Optik aber enger an teure Switching-Hardware. Das wirft schwierige Betriebsfragen auf, wenn eine optische Engine ausfällt.
Marvell adressiert beide Wege, statt auf einen einzelnen Erneuerungszyklus zu setzen. Die Ankündigung umfasst steckbare kohärente Systeme, konventionelle optische DSP-Technologie und Co-Packaged Optics. Diese Breite berücksichtigt, dass AI-Netzwerke je nach Distanz und Workload unterschiedliche Architekturen übernehmen werden.
Der Schritt von 1,6T zu 3,2T ist daher nicht lediglich ein Geschwindigkeitsupgrade. Er erzwingt Veränderungen bei Silizium, Optik, Packaging, Sicherheit, Kühlung und Wartung. Marvells Chance liegt darin, mehrere dieser Ebenen gemeinsam zu liefern.
Der Hauptwettbewerb lautet Marvell gegen Broadcom
Marvells zentrale Herausforderung besteht darin, einen 2nm-Anspruch in einen messbaren Vorteil gegenüber Broadcoms etabliertem Optik- und Netzwerkportfolio zu verwandeln.
Broadcom kündigte seine Taurus-Plattform im März 2026 als branchenweit ersten optischen DSP mit 400 Gigabit pro Lane an. Sein optischer 400G-DSP nutzt 3nm-Technologie, unterstützt 1,6-Terabit-Transceiver und bereitet sich auf 3,2-Terabit-Module vor.
Das ermöglicht einen nützlichen Vergleich. Marvell betont den Prozessknoten hinter seiner Demonstration. Broadcom betont Produkttiming, integrierte optische Komponenten und seine breitere Position bei Switching-Silizium.
Ein kleinerer Prozess kann den Logikverbrauch senken und die Dichte erhöhen. Er garantiert jedoch keinen niedrigeren Gesamtenergieverbrauch eines Moduls. Das optische Frontend, Speicher, analoge Schaltungen, Laser, Packaging und Kühlung tragen alle zum Systemverbrauch bei.
Broadcom kann DSPs außerdem mit seinem Ethernet-Switch-Portfolio abstimmen. Diese vertikale Reichweite ist wichtig, da Hyperscaler vollständige Netzwerkarchitekturen und nicht isolierte Chips bewerten. Die Kompatibilität mit Switch-Roadmaps kann Qualifizierungs- und Einsatzentscheidungen beeinflussen.
Marvell hält mit einer ungewöhnlich breiten Abdeckung optischer Distanzen dagegen. Sein Portfolio umfasst PAM4-DSPs, kohärente Komponenten, Coherent-Lite-Technologie, Siliziumphotonik, steckbare Module und Co-Packaged Optics. Zudem entwickelt das Unternehmen kundenspezifisches Computing-Silizium und geistiges Eigentum für High-Speed-Interconnects.
Das Unternehmen begann bereits vor den ECOC-Demonstrationen mit dem Aufbau dieser 2nm-Plattform. Im März 2024 kündigte es eine 2nm-Infrastrukturplattform für kundenspezifische Acceleratoren, Prozessoren, Switches und Interconnect-Geräte an.
Im März 2025 folgte Marvell mit funktionsfähigem geistigem Eigentum für 2nm-Silizium. Dieser Meilenstein umfasste High-Speed-Die-to-Die-Verbindungen für vertikal gestapelte Chiplets. Die Entwicklung zeigt einen mehrjährigen Plattformansatz statt eines isolierten Konferenzprototyps.
Die optische Roadmap durchlief mehrere Generationen. Marvell führte 2023 einen Nova-DSP mit 5nm und 200 Gigabit pro Lane ein sowie 2024 eine Ara-Plattform mit 3nm und 1,6 Terabit. Anfang 2026 kündigte das Unternehmen den kohärenten 2nm-DSP Libra mit 800 Gigabit an.
Diese Abfolge reduziert eine Form des Risikos. Marvell passt bekannte Produktkategorien an einen neueren Fertigungsprozess an, statt erstmals in die optische Vernetzung einzusteigen. Das Unternehmen verfügt bereits über Engineering-Erfahrung mit kohärenten und Kurzstreckenverbindungen.
Broadcom erzeugt durch seine Umsetzung weiterhin Druck. Ein Hyperscaler, der zwischen den beiden Unternehmen wählt, wird die Verfügbarkeit von Mustern, Modուլpartner, Fehlerraten, Energieverbrauch pro Bit, Interoperabilität und Fertigungsausbeute prüfen. Aussagen auf Konferenzen allein können diese Fragen nicht beantworten.
Die Unternehmen könnten außerdem unterschiedliche Teile desselben Netzwerks gewinnen. Ein Anbieter könnte Switch-Silizium liefern, während ein anderer kohärente DSPs für längere Verbindungen bereitstellt. Wettbewerbsergebnisse werden je nach Cloud-Betreiber und Architektur-Generation variieren.
Nvidia sorgt für zusätzlichen Druck, ist in diesem Wettbewerb jedoch nicht der Hauptgegner. Nvidia integriert Networking zunehmend in seine Accelerator-Plattformen und erhält dadurch Kontrolle über Designentscheidungen auf Systemebene.
Seine Spectrum-X Photonics-Architektur umfasst einen 102,4-Terabit-Switch mit 128 Ports zu jeweils 800 Gigabit pro Sekunde. Nvidia beschreibt außerdem eine größere Konfiguration mit 409,6 Terabit und 512 solchen Ports.
Nvidia zufolge reduziert sein CPO-Design elektrische Signalverluste, indem die optische Umwandlung direkt neben dem Switch-Silizium erfolgt. Das Unternehmen behauptet eine bessere Energieeffizienz und weniger Fehlerquellen als bei herkömmlichen steckbaren Architekturen. Diese Angaben bleiben Herstellerbehauptungen, die erst durch Einsatzdaten überprüft werden müssen.
Die strategische Frage für Marvell ist klar. Ein Hyperscaler kann Komponenten von spezialisierten Lieferanten kaufen, ein integriertes Nvidia-Netzwerk einsetzen oder Broadcom-Silizium über mehrere Ebenen hinweg nutzen. Marvell muss zeigen, warum sein Portfolio bessere Wirtschaftlichkeit oder Flexibilität bietet.
Seine 2nm-Position eröffnet eine Chance. Wenn das Unternehmen früh genug Geräte mit geringerem Energieverbrauch produziert, erhalten Kunden einen weiteren Weg zu 3,2-Terabit-Konnektivität. Wenn Wettbewerber zuerst vergleichbare Systeme ausliefern, wird der Vorteil des Fertigungsknotens weniger Gewicht haben.
Der entscheidende Mechanismus ist Energie pro Bit
Marvells 2nm-Strategie ist nur dann relevant, wenn sie die Energie und Ausrüstung reduziert, die nötig sind, um jedes Bit durch einen KI-Cluster zu bewegen.
Betreiber von Rechenzentren können Netzwerkgeschwindigkeit nicht unabhängig vom Stromverbrauch bewerten. Eine schnellere optische Verbindung, die die Bandbreite verdoppelt, aber proportional mehr Energie benötigt, trägt wenig dazu bei, Infrastrukturengpässe zu entschärfen.
Energie pro Bit misst, wie viel elektrische Energie ein System für jedes übertragene Bit verbraucht. Diese Kennzahl ermöglicht Ingenieuren den Vergleich von Generationen mit unterschiedlicher Gesamtkapazität. Ein niedrigerer Energieverbrauch pro Bit hilft dabei, die Netzwerkbandbreite zu erhöhen, ohne dass der Stromverbrauch im gleichen Maß wächst.
Die Verkleinerung digitaler Logik kann diese Kennzahl verbessern. Signalverarbeitungsschaltungen können mit niedrigerer Spannung arbeiten, weniger Fläche beanspruchen oder innerhalb eines ähnlichen Rahmens mehr Funktionen ausführen. Das Ergebnis hängt von Architektur und Betriebsbedingungen ab.
Marvell hat für jede ECOC-Demonstration keinen vollständigen Vergleich des Energieverbrauchs pro Bit veröffentlicht. Das Unternehmen beschreibt die Technologien als stromsparender, doch der Ankündigung fehlen unabhängig getestete Messwerte. Leser sollten die Effizienzführerschaft vorerst als Unternehmensbehauptung betrachten.
Der Mechanismus geht über den DSP hinaus. Ein herkömmliches steckbares Modul empfängt ein elektrisches Signal, nachdem es von einem Switch-Chip über eine Leiterplatte übertragen wurde. Dieser Weg benötigt Treiber und Entzerrung, weil hochfrequente elektrische Signale schnell an Qualität verlieren.
CPO verkürzt die elektrische Verbindung, indem die optische Engine nahe am Switch- oder Accelerator-Silizium platziert wird. Die Daten werden früher in Licht umgewandelt und laufen anschließend über Glasfaser mit geringeren Verlusten über relevante Distanzen. Dadurch kann sich die vor der Umwandlung erforderliche elektrische Arbeit reduzieren.
Der Kompromiss zeigt sich bei der Wartung. Betreiber können ein defektes steckbares Modul an der Vorderseite eines Switches entfernen. Der Austausch einer ausgefallenen optischen Engine in einem Co-Packaged-System kann komplexere Verfahren oder eine größere austauschbare Baugruppe erfordern.
Auch das thermische Design wird in der Nähe des Packages schwieriger. Switch-Chips mit hoher Kapazität und KI-Accelerators erzeugen beträchtliche Wärme. Laser und optische Komponenten müssen in dieser Umgebung, teilweise über Jahre hinweg, zuverlässig funktionieren.
Einige CPO-Designs halten Laser außerhalb des heißesten Bereichs des Packages. Andere verteilen Funktionen auf getrennte optische und elektronische Chiplets. Die beste Anordnung hängt von Reichweite, Dichte, Kühlung und Wartungsanforderungen ab.
Marvells 102,4-Terabit-CPO-Demonstration nutzt 200-Gigabit-pro-Lane-Siliziumphotonik statt der andernorts hervorgehobenen 400-Gigabit-PAM4-Technologie. Das macht die Demonstration nicht widersprüchlich. Es spiegelt unterschiedliche Reifegrade und Designziele innerhalb des Portfolios wider.
Die Demonstration mit 400 Gigabit pro Lane weist auf die nächste Modulgeneration hin. Die CPO-Plattform mit 200 Gigabit pro Lane zeigt ein System mit hoher Kapazität, das auf einer etablierteren Lane-Rate basiert. Betreiber bevorzugen häufig bewährte Signalisierungstechnik, wenn das Packaging neue Risiken einführt.
Sicherheit fügt einen weiteren Mechanismus hinzu. Marvells 800-Gigabit-ZR/ZR+-Demonstration integriert MACsec, das Ethernet-Frames authentifiziert und verschlüsselt. Verschlüsselung auf der Verbindungsebene schützt Datenverkehr, ohne dass Anwendungen jede physische Verbindung verwalten müssen.
Diese Funktion ist für Verbindungen zwischen getrennten Einrichtungen oder über gemeinsam genutzte Infrastruktur relevant. Sie ersetzt jedoch keine Sicherheitskontrollen auf anderen Ebenen. Die Netzwerkarchitektur benötigt weiterhin Identitäts- und Zugriffsmanagement, Anwendungsverschlüsselung und operative Überwachung.
Die Coherent-Lite-Demonstrationen adressieren ein separates Effizienzproblem. Vollständige kohärente Optik unterstützt anspruchsvolle Übertragungsdistanzen und Bedingungen, doch ihre Verarbeitung kann zusätzlichen Strom verbrauchen. Ein reduziertes Design kann kürzere Verbindungen bedienen, ohne jede Fähigkeit eines Langstreckensystems mitzuführen.
Dieser Portfolioansatz ermöglicht es Marvell, die Signalverarbeitung an die Distanz anzupassen. Ein unnötig komplexes kohärentes System für eine kurze Verbindung verschwendet Energie. Einfache Direct-Detect-Optik über ihre praktische Reichweite hinaus einzusetzen, führt zu Problemen bei Zuverlässigkeit und Signalqualität.
Für KI-Cluster wäre das beste Ergebnis eine koordinierte Verbesserung über mehrere Verbindungstypen hinweg. Effiziente Scale-up-Verbindungen beschleunigen die Kommunikation innerhalb von Rechendomänen. Effiziente Scale-out-Verbindungen verbinden Racks, während sichere kohärente Verbindungen Gebäude und Campus miteinander verbinden.
Deshalb verdient Marvells Ankündigung über das 2nm-Label hinaus Aufmerksamkeit. Das Unternehmen setzt eine Siliziumplattform über mehrere Netzwerkgrenzen hinweg ein. Sein Erfolg hängt davon ab, ob diese Komponenten einen konsistenten betrieblichen Vorteil liefern.
Eine Demonstration ist noch weit von einem Einsatz entfernt
Die größte Unsicherheit besteht nicht darin, ob Marvell funktionierendes 2nm-Silizium zeigen kann, sondern ob Kunden es zuverlässig und wirtschaftlich einsetzen können.
Halbleiterdemonstrationen beantworten eine eng umrissene Frage. Sie zeigen, dass ausgewählte Funktionen unter kontrollierten Bedingungen arbeiten. Die kommerzielle Einführung erfordert reproduzierbare Fertigung, vollständige Softwareunterstützung, Standardkonformität, Qualifizierung und Lieferverfügbarkeit.
Die Ausbeute ist ein Anliegen. Sie misst den Anteil produzierter Chips, die die Spezifikationen erfüllen. Fortschrittliche Fertigungsknoten können Dichte und Effizienz verbessern, doch die frühe Produktion kann höhere Kosten oder engere Designbeschränkungen mit sich bringen.
Das Packaging schafft eine weitere Hürde. Ein optisches Produkt kombiniert Komponenten, die mit unterschiedlichen Prozessen hergestellt werden. Digitale Logik profitiert vom neuesten Fertigungsknoten, während analoge und photonische Elemente Technologien nutzen können, die für ihr elektrisches oder optisches Verhalten optimiert sind.
Die Integration dieser Teile erfordert präzise Ausrichtung und zuverlässige Verbindungen. Kleine Packaging-Defekte können die Signalqualität beeinträchtigen oder die Produktlebensdauer verkürzen. Komplexere Baugruppen können außerdem die Produktionskapazität begrenzen.
Die Kundenqualifizierung dauert häufig länger, als öffentliche Produktankündigungen vermuten lassen. Hyperscaler testen Geräte über Temperaturbereiche, Verkehrsmuster, Faserbedingungen, Fehlerszenarien und längere Betriebszeiträume hinweg. Sie bewerten außerdem Firmware-Verhalten und Diagnosetools.
Interoperabilität wird für 3,2-Terabit-Systeme besonders wichtig sein. Standards müssen elektrische Schnittstellen, optische Signalisierung, Formfaktoren, Management und Fehlerbehandlung abdecken. Frühe Implementierungen können voneinander abweichen, bevor sich das umgebende Ökosystem stabilisiert.
Marvells Ankündigung nennt Demonstrationen statt verbindlicher Produktionszeitpläne. Sie liefert keinen umfassenden Leistungsvergleich mit 3nm-Alternativen. Außerdem nennt sie keine offengelegten Volumenzusagen von Cloud-Kunden.
Diese Lücken entkräften die Technologie nicht. Sie definieren die weiterhin erforderlichen Nachweise. Marvell hat eine Roadmap und funktionierende Komponenten gezeigt, jedoch keinen abgeschlossenen kommerziellen Übergang.
Auch die Formulierung „industry-first“ erfordert eine sorgfältige Einordnung. Marvell bezieht die Behauptung ausdrücklich auf optische 2nm-Demonstrationen. Broadcom hat bereits optische DSP-Technologie mit 400 Gigabit pro Lane auf 3nm demonstriert.
Ein erster Fertigungsknoten ist nicht dasselbe wie eine erste Produktleistung. Kunden werden Gesamtstromverbrauch, Reichweite, Fehlerrate, Portdichte, Zuverlässigkeit und Lieferpläne vergleichen. Die Bezeichnung des Fertigungsknotens ist nur ein Faktor.
Marvells breitere geschäftliche Exponierung erhöht den Einsatz. Rechenzentren stellen einen zentralen Teil seiner Wachstumsstrategie dar und umfassen Custom Silicon sowie Konnektivität. Die Umsetzung im optischen Bereich beeinflusst daher mehr als eine Produktkategorie.
Die regulatorischen Einreichungen des Unternehmens beschreiben Entwicklungen bei PAM, kohärenter Optik, Coherent Lite, CPO, Siliziumphotonik, aktiven elektrischen Kabeln und PCIe-Retimern. Diese Breite schafft Cross-Selling-Chancen, erhöht jedoch auch die Anforderungen an die Umsetzung.
Kunden könnten das Portfolio schrittweise übernehmen. Ein Cloud-Betreiber könnte einen kohärenten DSP qualifizieren, ohne Marvells CPO-Plattform auszuwählen. Ein anderer könnte dessen Kurzstreckenoptik einsetzen und Switches anderswo beziehen.
Diese modulare Einführung kann Marvell helfen, Umsatz zu erzielen, bevor jede Komponente die Produktion erreicht. Sie erschwert es zugleich, den Gesamterfolg der 2nm-Plattform anhand eines einzelnen öffentlichen Launches zu messen.
Investoren sollten eine Konferenzankündigung daher nicht als Beweis für künftige Marktanteile betrachten. Entwickler und Infrastrukturkäufer sollten nicht annehmen, dass 3,2-Terabit-Verbindungen sofort in gewöhnlichen Unternehmensnetzwerken verfügbar sein werden.
Frühe Einsätze werden sich wahrscheinlich auf Hyperscaler mit großen KI-Clustern konzentrieren. Diese Unternehmen verfügen über die Engineering-Ressourcen und den Bandbreitenbedarf, die eine frühe Qualifizierung rechtfertigen. Kleinere Betreiber übernehmen neue Verbindungsgenerationen in der Regel erst, nachdem Kosten und Standards gereift sind.
Die kurzfristige Frage lautet nicht, ob optisches Networking wichtiger wird. Steigende Lane-Raten und Rack-Größen stützen diese Entwicklung bereits. Die Frage ist, welche Implementierung zuerst akzeptable Kosten und Zuverlässigkeit erreicht.
Marvell hat durch aufeinanderfolgende 5nm-, 3nm- und 2nm-Ankündigungen technische Glaubwürdigkeit aufgebaut. Der nächste Nachweis muss durch Produkte, Partner und Betriebsdaten erfolgen.
Drei Signale werden zeigen, ob Marvells Wette funktioniert
Produktsampling, Kundenqualifizierung und gemessene Effizienz werden bestimmen, ob Marvells optische 2nm-Technologie zu Infrastruktur statt zu Ausstellungshardware wird.
Das erste Signal ist ein Produktionszeitplan für den DSP mit 400 Gigabit pro Lane und zugehörige 3,2-Terabit-Produkte. Marvell muss von Demonstrationssprache zu Sampling-Terminen, Modulverfügbarkeit und Prognosen für die Volumenproduktion übergehen.
Ein klarer Zeitplan würde die These stärken, dass 2nm einen kommerziellen Zeitvorteil bietet. Wiederholte Demonstrationen ohne Meilensteine für Auslieferungen würden dieses Argument schwächen, insbesondere während Broadcom seine eigene Roadmap für 400 Gigabit pro Lane vorantreibt.
Das zweite Signal ist die Validierung durch Kunden oder Partner. Namentlich genannte Modulhersteller, Switch-Anbieter oder Cloud-Betreiber würden zeigen, dass die Technologie in die Qualifizierung eintritt. Interoperabilitätsdemonstrationen mit mehreren Lieferanten würden zusätzliche Belege liefern.
Kunden könnten anfangs ungenannt bleiben, weil Hyperscaler-Programme vertraulich sind. Selbst dann kann Marvell Design Wins, Sampling-Aktivitäten oder Umsatzbeiträge melden, ohne jeden Käufer offenzulegen.
Das dritte Signal sind unabhängig nutzbare Leistungsdaten. Marvell sollte Energieverbrauch pro Bit, Latenz, Reichweite, thermische Anforderungen und Fehlerraten unter klar definierten Bedingungen offenlegen. Vergleiche sollten vollständige Module oder Systeme umfassen, nicht nur digitale Logik.
Diese Messwerte würden zeigen, ob 2nm die Gesamtwirtschaftlichkeit von Netzwerken spürbar verbessert. Sie würden Käufern außerdem helfen, steckbare, coherent-lite- und co-packaged Ansätze für bestimmte Entfernungen zu vergleichen.
Quartalsberichte können zusätzliche Belege liefern. Wachstum im Connectivity-Geschäft, Umsätze mit optischen Produkten oder veröffentlichte Design Wins würden die Technologie-Roadmap mit der Nachfrage verbinden. Finanzkennzahlen allein können keine technische Führungsrolle beweisen, aber sie können kommerzielle Dynamik aufzeigen.
Reaktionen der Wettbewerber liefern innerhalb dieser drei Signale einen weiteren nützlichen Prüfpunkt. Wenn Broadcom Node-Übergänge beschleunigt oder Nvidia seine Lieferantenpartnerschaften ausbaut, bestätigt der Markt die Bedeutung optischer Integration. Wenn konkurrierende Systeme früher ausgeliefert werden, wird Marvells Differenzierung geringer.
Für Infrastrukturteams besteht die praktische Reaktion darin, Architekturoptionen offen zu halten. Beschaffungspläne sollten Gesamtenergieverbrauch, Wartbarkeit, Sicherheit, Unterstützung von Standards und Lieferantenvielfalt vergleichen. Der kleinste Fertigungsknoten ist nicht automatisch die beste Systementscheidung.
Auch Entwickler sollten dies interessieren, weil Netzwerkeffizienz die nutzbare Rechenleistung beeinflusst. Schnellere Verbindungen zwischen Beschleunigern können Synchronisationsverzögerungen verringern und die Cluster-Auslastung verbessern. Diese Vorteile können Trainingszeiten, Reaktionsfähigkeit bei der Inferenz und die Betriebskosten von KI-Diensten beeinflussen.
Wissensarbeiter werden nicht direkt mit einem optischen 2nm-DSP interagieren. Sie könnten seine Auswirkungen dennoch durch schnellere KI-Dienste, größere verteilte Modelle und mehr verfügbare Inferenzkapazität erleben. Diese Ergebnisse hängen von vollständigen Systemen ab, nicht von einer einzelnen Komponente.
Marvell hat eine glaubwürdige technische Aussage darüber getroffen, wohin sich KI-Netzwerke entwickeln. Optische Verbindungen rücken näher an die Rechenleistung, 400-Gigabit-Lanes nähern sich, und Energieverbrauch pro Bit wird zu einer entscheidenden Einschränkung.
Das Unternehmen hat den Wettbewerbsausgang jedoch noch nicht entschieden. Broadcom verfügt über eine starke Position bei optischen DSPs und Switching, während Nvidia ein zunehmend integriertes Accelerator-Netzwerk kontrolliert. Marvell muss die Akzeptanz durch Umsetzung gewinnen.
Achten Sie auf die nächste Sampling-Ankündigung, die erste Kundenqualifizierung und die ersten vergleichbaren Leistungsmessungen. Zusammen werden diese Signale zeigen, ob Marvells optische 2nm-Technologie die eingesetzte KI-Infrastruktur verändert oder ein beeindruckender Roadmap-Meilenstein bleibt.
