Siliconphotonik-Chip der Peking University erreicht 3,2 Tbps, doch der Laborrekord ist kein marktreifes Produkt

Forschende der Peking University haben einen Siliziumphotonik-Chip auf 3,2 Terabit pro Sekunde gebracht und damit Annahmen darüber infrage gestellt, wie weit sich reine Siliziummodulatoren skalieren lassen. Das Experiment kombinierte acht optische Kanäle mit jeweils 400 Gigabit pro Sekunde und Signalverarbeitung durch neuronale Netze. Seine Bedeutung liegt in dieser Kombination, nicht allein in der Schlagzeilenkapazität.

Das Siliziumphotonik-Ergebnis der Peking University befasst sich mit einem wachsenden Problem in KI-Rechenclustern. Beschleuniger können enorme Arbeitslasten verarbeiten, benötigen aber weiterhin effiziente Verbindungen, um Modellparameter, Aktivierungen und andere Daten zu übertragen. Kupferverbindungen lassen sich mit steigender Bandbreite immer schwerer erweitern, während optische Komponenten eigenen Grenzen bei Kosten, Energieverbrauch und Fertigung begegnen.

Die Forschenden nutzten Slow-Light-Strukturen, um die Wechselwirkung zwischen Licht und Silizium zu erhöhen. Anschließend setzten sie künstliche neuronale Netze ein, um Verzerrungen in den empfangenen Signalen zu korrigieren. Dieser Ansatz positioniert die Arbeit gegenüber alternativen Modulatormaterialien, darunter Dünnschicht-Lithiumniobat, sowie gegenüber kommerziellen photonischen 3,2-Tbps-Engines, die sich bereits in Richtung Kundenevaluierung bewegen.

Der Unterschied ist wichtig. Das Team berichtete über ein Übertragungsexperiment mit hoher Kapazität, nicht über einen vollständig verpackten Transceiver, der für den Einsatz bereit ist. Das Ergebnis zeigt einen technischen Weg auf, den Anbieter untersuchen können, doch Fertigungsausbeute, Gesamtenergieverbrauch der Verbindung, Packaging und Echtzeitverarbeitung bleiben offene Fragen.

Das Siliziumphotonik-Ergebnis der Peking University erreicht 3,2 Tbps

Das zentrale Ergebnis ist ein Achtkanal-Modulatorchip aus reinem Silizium, der unter Laborbedingungen eine aggregierte Datenrate von 3,2 Tbps überträgt.

Die Arbeit erschien am 16. Juli 2025 in Nature Communications. Zu den Autoren gehörten Forschende der Peking University, der University of California, Santa Barbara, der Beijing Information Science and Technology University, des Peng Cheng Laboratory und weiterer Forschungseinrichtungen.

Die Publikation beschreibt einen Achtkanal-Chip mit Wellenlängenmultiplexing. Wellenlängenmultiplexing, kurz WDM, überträgt separate Datenströme auf unterschiedlichen Lichtfarben. Jeder Kanal erreichte 400 Gbps mit Vierstufen-Pulsamplitudenmodulation, allgemein als PAM-4 bezeichnet.

PAM-4 repräsentiert zwei Bits pro übertragenem Symbol durch vier Signalpegel. Das Verfahren ist bereits ein wichtiges Format in Hochgeschwindigkeitsnetzwerken für Rechenzentren. Sein Einsatz verleiht dem Experiment mehr industrielle Relevanz als ein Ergebnis, das auf einem ungewöhnlich spezialisierten Modulationsformat beruht.

Zusammen erzeugten die acht Kanäle eine Gesamtdatenkapazität von 3,2 Tbps. Die Forschenden berichteten Bitfehlerraten unterhalb der Schwelle für Hard-Decision Forward Error Correction. Diese Schwelle zeigt an, ob herkömmliche Fehlerkorrektur die übertragenen Daten zuverlässig genug für eine Kommunikationsverbindung wiederherstellen kann.

Die aktive Modulationsfläche maß 4 Millimeter mal 0,5 Millimeter. Diese Fläche ergab eine berichtete On-Chip-Datenratendichte von 1,6 Terabit pro Sekunde je Quadratmillimeter. Das Array wurde auf einem 200-Millimeter-Silizium-auf-Isolator-Wafer mit einem standardmäßigen 90-Nanometer-Photolithografieprozess gefertigt.

Dieses Fertigungsdetail stützt eine der wichtigsten Aussagen der Publikation. Die Slow-Light-Modulatoren verwenden reines Silizium und Strukturgrößen, die mit einer kommerziellen Siliziumphotonik-Foundry kompatibel sind. Sie benötigen kein neues optisches Material, das auf den Modulationsabschnitt aufgebracht wird.

Die einzelnen Modulationsarme maßen nur 249 Mikrometer. Der Chip zeigte außerdem eine elektrooptische Bandbreite von 90 Gigahertz, eine Modulationseffizienz von 0,82 Volt-Zentimetern und ein optisches Durchlassband von 7 Nanometern um 1.550 Nanometer.

Diese Kennzahlen beschreiben miteinander verbundene Aspekte des Designs. Die Bandbreite zeigt, wie schnell der Modulator reagieren kann. Die Modulationseffizienz spiegelt wider, wie viel Spannung und Baulänge erforderlich sind, um das optische Signal zu verändern. Das Durchlassband zeigt, wie viel des optischen Spektrums die Struktur effektiv nutzen kann.

Konventionelle Siliziummodulatoren zwingen Entwickler häufig zu einem Kompromiss zwischen Effizienz und Bandbreite. Ein längeres Bauelement kann die Licht-Materie-Wechselwirkung erhöhen, benötigt jedoch mehr Fläche und kann elektrische Einschränkungen verursachen. Ein kürzeres Bauelement verbessert die Dichte, bietet bei einer gegebenen Ansteuerspannung jedoch normalerweise weniger Wechselwirkung.

Die Slow-Light-Struktur des Teams verändert dieses Gleichgewicht. Sie nutzt einen periodischen Wellenleiter mit kaskadierten Resonanzelementen, wodurch Licht mehr effektive Wechselwirkungszeit in einer kompakten Region verbringt. Die Forschenden entwickelten die Struktur so, dass sie die Phasenmodulation verstärkt, ohne das nutzbare optische Band auf ein unpraktisches Maß einzuengen.

Die unterstützenden Messungen und Diagrammdaten der Publikation sind über ihren öffentlichen Forschungsdatensatz verfügbar. Dieser Zugang macht das Experiment besser überprüfbar, auch wenn die vollständige Verbindung weiterhin spezialisierte Fertigungs- und Testausrüstung für eine Reproduktion erfordern würde.

Es handelt sich daher um mehr als einen isolierten Spitzenwert bei der Geschwindigkeit. Das Experiment verbindet ein kompaktes Modulatordesign, Achtkanalbetrieb, ein Standard-Signalisierungsformat und Fehlerratenmessungen. Diese Kombination gibt Ingenieuren eine klarere Grundlage zur Bewertung der Architektur.

Das Ergebnis sollte jedoch nicht mit einem vollständigen optischen 3,2-Tbps-Modul verwechselt werden. Es belegt weder Produktionsausbeute noch Zuverlässigkeit der Steckverbinder, Feldlebensdauer oder den Energieverbrauch jeder unterstützenden Komponente. Diese Systemfragen entscheiden darüber, ob das Labordesign zu nutzbarer Infrastruktur wird.

KI-Datenverkehr setzt die Verbindungen zwischen Chips unter Druck

Schnellere Beschleuniger erhöhen den Wert optischer Netzwerke nur, wenn die umgebende Verbindung Bandbreite liefern kann, ohne ein übermäßiges Energie- und Wärmebudget zu beanspruchen.

KI-Cluster verteilen Rechenarbeit auf viele Beschleuniger. Das Training eines großen Modells erfordert, dass diese Geräte häufig Daten austauschen, teils über Scale-up-Verbindungen innerhalb einer Rechendomäne und teils über ein umfassenderes Scale-out-Netzwerk.

Eine langsame oder überlastete Verbindung lässt teure Prozessoren warten. Eine energiehungrige Verbindung konkurriert zudem mit diesen Prozessoren um Strom und Kühlung. Damit wird Netzwerkeffizienz zu einer Einschränkung auf Systemebene und nicht zu einer nachrangigen Komponentenspezifikation.

Elektrische Verbindungen bleiben über kurze Distanzen effektiv, doch höhere Signalisierungsraten erschweren ihr Design. Verluste steigen mit der Frequenz, die Signalintegrität wird empfindlicher gegenüber dem Packaging, und Retimer können zusätzlichen Energieverbrauch verursachen. Dichte Bündel von Kupferleiterbahnen beanspruchen zudem wertvollen Platz rund um eng integrierte Beschleunigergehäuse.

Optische Verbindungen übertragen Daten über Glasfaser und vermeiden einige entfernungsabhängige elektrische Verluste. Siliziumphotonik ist attraktiv, weil Entwickler optische Komponenten auf Wafern mit Prozessen herstellen können, die mit der Halbleiterfertigung verwandt sind. Sie verspricht hohe Integration und einen Weg zu größeren Produktionsvolumina.

Die Siliziumphotonik-Arbeit der Peking University konzentriert sich auf den Modulator, der einen elektrischen Datenstrom in Veränderungen des Lichts umwandelt. Wenn jede Lane auf 400 Gbps steigt, kann eine Verbindung eine bestimmte Gesamtkapazität mit weniger Lanes, Fasern, Treibern und zugehörigen Schnittstellen erreichen.

Diese Reduzierung ist nur dann wertvoll, wenn die schnellere Lane beherrschbar bleibt. Höhere serielle Raten können nichtlineare Verzerrungen, Rauschen, Timingfehler und Bandbreitenbegrenzungen verstärken. Ein nominell schneller Modulator garantiert nicht, dass ein Empfänger die PAM-4-Pegel präzise voneinander trennen kann.

Die Forschenden begegneten diesen Beeinträchtigungen mit Entzerrung durch neuronale Netze. Ein Equalizer schätzt, wie der Kommunikationskanal ein Signal verzerrt hat, und kompensiert diese Verzerrung anschließend. Das Experiment verwendete eine bidirektionale Gated Recurrent Unit, kurz bi-GRU, die Beziehungen über eine Folge empfangener Samples hinweg analysiert.

Das neuronale Netz half dabei, PAM-4-Signale mit 400 Gbps aus jedem Kanal wiederherzustellen. Deshalb verfehlt eine bloße Beschreibung der Arbeit als Chip für KI-Rechenzentren ein wichtiges Detail. KI lief nicht als Anwendung auf dem photonischen Chip. Maschinelles Lernen war Teil der Signalverarbeitungsmethode, mit der die berichtete Übertragungsrate erreicht wurde.

Das Experiment verarbeitete abgetastete Signale nach dem Empfang offline. Ein Hochgeschwindigkeitsoszilloskop zeichnete die Wellenformen auf, bevor das neuronale Netz sie analysierte. Dieser Aufbau eignet sich zum Testen einer Idee, belegt jedoch nicht Kosten, Latenz oder Energieverbrauch eines Equalizers für die Produktion.

Ein eingesetzter Transceiver müsste Echtzeitverarbeitung in spezialisierter Elektronik bereitstellen. Seine Entwickler müssten bestimmen, ob der neuronale Equalizer in ein akzeptables Energiebudget passt und ob eine einfachere Annäherung den Großteil seiner Leistung erhalten kann.

Dadurch entsteht gleichzeitig Druck auf mehrere Gruppen. Hersteller optischer Komponenten benötigen schnellere Modulatoren. Anbieter digitaler Signalprozessoren benötigen effiziente Entzerrung. Packaging-Unternehmen müssen Optik näher an Switches und Beschleuniger bringen, ohne Zuverlässigkeits- oder Wärmeprobleme zu verursachen.

Netzwerkbetreiber stehen vor einer anderen Entscheidung. Sie müssen wählen, wann sie schnellere optische Generationen einführen und ob sie steckbare Module am Rand eines Systems belassen oder die Optik näher an das Rechensilizium bringen.

Die Forschung entscheidet diese Architekturfragen nicht. Sie stärkt jedoch die Argumentation dafür, dass reines Silizium selbst bei 400 Gbps pro optischer Wellenlänge eine Rolle spielen sollte.

Slow Light und neuronale Entzerrung erweitern die Möglichkeiten von reinem Silizium

Der Mechanismus kombiniert eine stärkere optische Wechselwirkung in Silizium mit softwaregestützter Korrektur nach der Übertragung.

Silizium ist ein hervorragendes Material für die Fertigung dichter optischer Schaltungen, eignet sich jedoch nicht gleichermaßen für jede optische Funktion. Seine elektrooptische Reaktion ermöglicht Hochgeschwindigkeitsmodulation, doch Entwickler müssen Effizienz, Bandbreite, Baulänge und Verzerrung sorgfältig steuern.

Andere Plattformen versuchen, diese Eigenschaften mit verschiedenen Materialien zu verbessern. Dünnschicht-Lithiumniobat bietet starke elektrooptische Eigenschaften und geringe optische Verluste. Indiumphosphid kann Lichtquellen und schnelle aktive Komponenten integrieren. Hybriddesigns kombinieren diese Materialien mit Siliziumwellenleitern.

Das Team der Peking University fragte stattdessen, wie weit sich eine standardmäßige Plattform aus reinem Silizium bringen lässt. Seine Antwort beruht auf konstruiertem Slow Light, nicht auf der physikalischen Speicherung eines Datenbits über einen längeren Zeitraum.

Der periodische Wellenleiter verändert die Dispersion des Lichts und erhöht damit die Wechselwirkung zwischen dem optischen Feld und dem elektrisch gesteuerten Bereich. Dadurch kann ein kompakter Phasenschieber einen nutzbaren Modulationseffekt erzeugen. Das Design verwendet ein Mach-Zehnder-Interferometer, das kontrollierte Phasendifferenzen in Änderungen der Ausgangsintensität umwandelt.

Der kompakte Modulator verbessert Dichte und Effizienz, doch Slow-Light-Bauelemente können Empfindlichkeit und Verzerrungen einführen. Resonanzverhalten kann zudem dazu führen, dass einige photonische Komponenten von eng kontrollierten Wellenlängen und Temperaturen abhängen.

Die Forschenden erklären, ihre Struktur biete ein ausreichend breites optisches Durchlassband, um eine individuelle Anpassung der Resonanzwellenlänge zu vermeiden. Sie berichten außerdem, dass die Verbindung keine zusätzliche Plattform mit thermoelektrischem Kühler erforderte. Diese Eigenschaften würden ein künftiges System vereinfachen, falls sie über gefertigte Bauelemente und Betriebsbedingungen hinweg bestehen bleiben.

Der neuronale Entzerrer adressiert einen weiteren Teil des Problems. PAM-4 platziert vier Amplitudenstufen enger beieinander, als ein binäres Signal zwei Stufen platziert. Verzerrungen können ihre Grenzen verwischen, insbesondere wenn die Symbolrate die Grenzen von Modulator und Empfänger erreicht.

Ein rekurrentes neuronales Netzwerk kann nichtlineare und zeitabhängige Effekte modellieren, die ein einfacher linearer Entzerrer möglicherweise nicht vollständig korrigiert. Im beschriebenen Test verarbeitete die bi-GRU Informationen in beide Richtungen über aufgezeichnete Sequenzen hinweg. Das kann die Rekonstruktion verbessern, weil die Schätzung für eine Probe den umgebenden Kontext berücksichtigt.

Die Forschenden untersuchten zudem Ansätze mit geringerer Komplexität. Ihr übergeordnetes Ziel bestand nicht einfach darin, das größtmögliche verfügbare Modell einzusetzen. Eine kommerzielle Umsetzung erfordert ein praktikables Gleichgewicht zwischen Fehlerrate, Rechenaufwand, Latenz und elektrischer Leistungsaufnahme.

Der Mechanismus erzeugt eine ungewöhnliche Rückkopplungsschleife. KI-Workloads schaffen Nachfrage nach schnelleren Rechenzentrums-Interconnects. Die Verarbeitung durch neuronale Netze hilft der optischen Verbindung wiederum, mehr Daten zu übertragen. Schnellere Verbindungen können ihrerseits größere verteilte KI-Systeme unterstützen.

Diese Schleife ist konzeptionell überzeugend, doch die Bilanzierung muss jede Komponente einbeziehen. Komplexität aus dem optischen Bauelement in die elektronische Verarbeitung zu verlagern, lässt sie nicht verschwinden. Ein aussagekräftiger Vergleich muss den vollständigen Pfad aus Sender, Empfänger, Entzerrer, Laser, Treiber und Kühlung messen.

Der Testaufbau umfasste einen Hochgeschwindigkeits-Arbitrary-Waveform-Generator, kommerzielle elektrische Verstärkung, optische Verstärkung und ein Oszilloskop mit 256 Gigasamples pro Sekunde. Diese Instrumente helfen, die Bauelementleistung zu isolieren, ersetzen jedoch keine einsatzfähige Transceiver-Elektronik.

Die Arbeit sollte daher als Demonstration einer Komponente und Verbindung gelesen werden. Sie zeigt, dass der bekannte Zielkonflikt zwischen Effizienz und Bandbreite weniger starr ist, als Entwickler möglicherweise annehmen. Sie zeigt nicht, dass neuronale Entzerrung kostenlos ist oder dass Slow-Light-Modulatoren bereits für die Beschaffung im Hyperscale-Maßstab bereitstehen.

Das Ergebnis bleibt dennoch bedeutsam, weil es den Entwurfsraum erweitert. Wenn Ingenieure das optische Verhalten bewahren und zugleich die Elektronik vereinfachen können, könnte reines Silizium bei Lane-Raten konkurrieren, die bislang mit komplexeren Materialkombinationen verbunden waren.

Kommerzielle 3,2-Tbps-Chips setzen eine höhere praktische Messlatte

Der Forschungschip konkurriert mit anderen optischen Ansätzen, doch sein eigentlicher Gegner ist die Lücke zwischen Laborkapazität und einer herstellbaren Verbindung.

Eine Kapazität von 3,2 Tbps ist als Schlagzeile für sich genommen nicht mehr einzigartig. Mehrere Anbieter und Forschungsgruppen zielen mit unterschiedlichen Lane-Zahlen, Wellenlängen, Modulatormaterialien und Packaging-Strategien auf diese aggregierte Rate.

OpenLight kündigte im März 2026 die Verfügbarkeit von Mustern für einen photonic integrated circuit mit 3.2T DR8 an. DR8 bezeichnet acht parallele optische Lanes. Das Bauelement verwendet integrierte Indiumphosphid-Laser und Elektroabsorptionsmodulatoren mit 448 Gbps auf einer Siliziumphotonik-Plattform.

OpenLight gibt an, dass sein 3.2T photonic circuit bei voller Funktion und 80 Grad Celsius weniger als 2 Watt aufnimmt. Das Unternehmen rechnet diesen Wert für den Schaltkreis in etwa 0,63 Picojoule pro Bit um.

Dabei handelt es sich um eine Unternehmensangabe zu seinem photonic integrated circuit, nicht zwangsläufig zum Energieverbrauch eines vollständigen Transceivers. Dennoch verdeutlicht sie den kommerziellen Maßstab, dem sich das akademische Design letztlich stellen muss. Kunden bewerten Leistung, Temperatur, Packaging, Laserintegration und Qualifizierung neben dem Durchsatz.

NewPhotonics hat ebenfalls einen 3,2-Tbps-DR8-Sender mit acht Kanälen zu je 448 Gbps beschrieben. Sein Design kombiniert Laser, Modulatoren und einen optischen Signalprozessor. Das Unternehmen erklärt, dass Entzerrung im optischen Bereich einen Teil der Anforderungen an die elektrische Signalaufbereitung reduzieren könne.

Diese Wettbewerber zeigen, weshalb der Ansatz mit reinem Silizium interessant ist. Hybride Bauelemente können Materialien mit besseren aktiven optischen Eigenschaften ergänzen, ihre Integrations- und Fertigungsabläufe können jedoch aufwendiger werden. Reines Silizium bietet potenziell einen einfacheren Foundry-Pfad, sofern es die erforderliche Leistung erreicht.

Der Vergleich lautet nicht einfach reines Silizium gegen Indiumphosphid oder Lithiumniobat. Jede Architektur verteilt die Komplexität anders. Eine könnte ein leistungsfähigeres Material nutzen, eine andere stärkere digitale Entzerrung benötigen und eine weitere eine engere thermische Kontrolle akzeptieren.

Ein separates Forschungsprojekt der Zhejiang University und des Zhejiang Lab aus dem Jahr 2026 schlug eine Siliziumphotonik-Input-Output-Architektur für das O-Band mit 3,2 Tbps vor. Das 32-Kanal-Design verwendet PAM-4-Kanäle zusammen mit Multiplexern, Mikroringmodulatoren, Demultiplexern und Fotodetektoren.

Diese Architektur erreicht denselben aggregierten Wert mit mehr Kanälen bei niedrigeren individuellen Raten. Der Kontrast zeigt, weshalb die Gesamtkapazität allein kein vollständiges Bild liefert. Lane-Rate, Kanalzahl, Wellenlängenband, Fläche, Energie, Packaging und Steuerungsaufwand prägen alle das praktische Ergebnis.

Weniger, dafür schnellere Lanes können die optische Komplexität und den Packaging-Aufwand verringern. Sie erfordern jedoch bessere Hochfrequenzelektronik und höhere Signalintegrität. Mehr Lanes senken die Geschwindigkeit pro Lane, fügen aber Komponenten, Routing und Wellenlängenmanagement hinzu.

Der Siliziumphotonik-Chip der Peking University setzt auf acht schnelle Lanes. Seine kompakte Modulationsfläche macht diesen Weg für optische Input-Output-Systeme hoher Dichte attraktiv. Das veröffentlichte Experiment integriert jedoch nicht alle Laser, Treiber, Empfänger und Verarbeitungseinheiten in einer einzigen gekapselten Engine.

Kommerzielle Anbieter müssen diese Integrationsprobleme lösen, bevor sie Produkte als Muster ausliefern. Außerdem müssen sie Bauelemente über Fertigungsvariationen und Temperaturbereiche hinweg charakterisieren. Die Qualifizierung braucht Zeit, weil Betreiber von Rechenzentren erwarten, dass Komponenten im Dauerbetrieb stabil bleiben.

Das akademische Ergebnis setzt alternative Materialansätze daher auf Bauelementebene unter Druck, während kommerzielle Produkte ihm auf Systemebene Druck machen. Eine reine Silizium-Lane mit 400 Gbps ist wissenschaftlich bemerkenswert. Ein qualifiziertes Modul, das Kunden einsetzen können, ist eine andere Leistung.

Was die Zahl von 3,2 Tbps nicht belegt

Die größte Unsicherheit besteht darin, ob die gemessene optische Leistung Echtzeitverarbeitung, Packaging, thermische Schwankungen und Serienproduktion übersteht.

Die Fehlerraten des Experiments lagen unter einer Schwelle für Forward Error Correction, beruhten jedoch auf Offline-Verarbeitung. Diese Methode erlaubt es Forschenden, anspruchsvolle Algorithmen zu testen, ohne zunächst kundenspezifisches Silizium für die Echtzeitausführung zu entwickeln.

Sie verschiebt zugleich eine zentrale technische Frage. Eine bi-GRU kann wiederholte Matrixoperationen und Zugriff auf Proben einer Sequenz erfordern. Die Umsetzung mit mehreren hundert Gigabit pro Sekunde könnte erhebliche Parallelverarbeitung verlangen.

Die genauen Kosten würden von Quantisierung, Modellgröße, Speicherzugriff, Schaltungsarchitektur und zulässiger Latenz abhängen. Die Arbeit enthält Ansätze zur Verringerung der Entzerrungskomplexität, liefert jedoch keinen fertigen Transceiver-Prozessor mit gemessenem Echtzeit-Energieverbrauch.

Das optische Experiment nutzte zudem externe Laborgeräte. Optische Verstärkung kompensierte Verluste, während ein hochwertiges Oszilloskop die empfangene Wellenform aufzeichnete. Eine einsatzfähige Verbindung benötigt kompakte Empfänger und elektronische Schaltungen, die ohne Laborinstrumentierung ausreichende Empfindlichkeit erreichen.

Das Packaging bringt weitere Verluste mit sich. Fasern müssen effizient in den Chip eingekoppelt werden, elektrische Signale müssen den Modulator ohne übermäßige Verschlechterung erreichen, und die Wärme der umgebenden Elektronik muss kontrolliert bleiben. Kleine, auf einem Die gemessene Verbesserungen können verschwinden, wenn das Packaging zu viel Verlust oder Leistungsaufnahme hinzufügt.

Fertigungsvariationen stellen einen weiteren Test dar. Slow-Light- und resonante photonische Strukturen können empfindlich auf geringe Änderungen der Wellenleitergeometrie reagieren. Ein Lithografieprozess mit 90 Nanometern ist kommerziell etabliert, garantiert jedoch nicht automatisch hohe Ausbeuten für jede optische Struktur.

Die Forschenden berichten für den demonstrierten Chip über einen optischen Durchlassbereich von 7 Nanometern und Betrieb ohne individuelle Wellenlängenanpassung. Produktionstests müssten zeigen, wie konsistent diese Eigenschaften über Wafer, Fertigungslose und Betriebstemperaturen hinweg bestehen bleiben.

Das Fehlen eines zusätzlichen thermoelektrischen Kühlers im Experiment ist ermutigend. Es belegt jedoch nicht, dass ein gekapseltes Produkt neben heißen Beschleunigern oder Switch-Chips ohne thermische Kontrolle betrieben werden kann.

Eine weitere Einschränkung betrifft die Reichweite. Das Hauptergebnis beschreibt die Kapazität über die experimentelle Verbindung, nicht eine universelle Entfernung, über die jedes Rechenzentrum 3,2 Tbps übertragen kann. Die Verbindungsleistung hängt von Faserlänge, optischer Leistung, Empfängerempfindlichkeit, Steckverbindern und der erforderlichen Fehlermarge ab.

Auch das Wort „Rekord“ braucht eine sorgfältige Einordnung. Die Arbeit beschreibt, was nach Einschätzung ihrer Autoren die höchste gemeldete Single-Lane-Rate auf einer Standardplattform für reine Siliziumphotonik mit PAM-4 war. Sie beansprucht nicht die höchste Kapazität über jede optische Technologie oder jede Mehrkanalarchitektur hinweg.

Diese engere Aussage bleibt bedeutsam. Reine Silizium-Modulatoren standen bei extremen Geschwindigkeiten historisch unter Zweifel, weil ihre Effizienz und Verzerrungsgrenzen problematisch waren. Die Studie liefert diesen Zweifeln ein stärkeres experimentelles Gegenbeispiel.

Ein erfolgreicher Forschungschip beseitigt jedoch nicht die Vorteile konkurrierender Materialien. Lithiumniobat kann ausgezeichnete Linearität und Bandbreite bieten. Indiumphosphid kann effiziente Laser und Elektroabsorptionsmodulation liefern. Plasmonische Bauelemente zielen auf sehr kleine Footprints und hohe Geschwindigkeiten, mit anderen Herausforderungen bei Verlusten und Fertigung.

Die angemessene Schlussfolgerung ist daher bedingt. Slow Light und KI-Entzerrung erweitern die demonstrierte Leistung von Silizium. Ihr Systemnutzen hängt weiterhin davon ab, wie viel elektrischer und Packaging-Aufwand erforderlich ist, um diese Leistung außerhalb eines Labors zu erreichen.

Leser sollten zudem zwischen dem Zeitpunkt der Veröffentlichung und erneuter Nachrichtenberichterstattung unterscheiden. Die begutachtete Arbeit wurde im Juli 2025 veröffentlicht, auch wenn das Ergebnis später in Technologie-Newsfeeds erscheint. Das Ereignis ist ein wieder aufgegriffenes Forschungsergebnis, keine neu angekündigte kommerzielle Markteinführung im Oktober 2026.

Diese zeitliche Einordnung schwächt die Wissenschaft nicht. Sie verändert, was Leser als Nächstes erwarten sollten. Die relevante Frage ist nicht länger, ob das Experiment stattgefunden hat. Sie lautet, ob nachfolgende technische Entwicklung das Design in Richtung Echtzeit- und Packaging-Validierung gebracht hat.

Drei Signale werden zeigen, ob der Chip relevant ist

Echtzeitentzerrung, Messungen an gekapselten Verbindungen und reproduzierbare Fertigung werden bestimmen, ob diese Architektur über einen Forschungsmeilenstein hinauskommt.

Das erste Signal ist eine Echtzeitdemonstration mit 400 Gbps pro Lane. Forschende oder kommerzielle Partner müssen die Offline-Verarbeitung auf dem Oszilloskop durch einsatzfähige Elektronik ersetzen. Die stärksten Belege würden gemessene Latenz, Fehlerrate und Gesamtenergie des Entzerrers bei kontinuierlichem Datenverkehr einschließen.

Eine solche Demonstration würde die Argumentation stärken, dass neuronale Entzerrung ein praktischer Bestandteil der Verbindung und nicht nur eine Labor-Rekonstruktionstechnik ist. Ein deutlicher Rückgang der Lane-Geschwindigkeit oder ein hoher Leistungsbedarf der Elektronik würde diese Argumentation schwächen.

Das zweite Signal ist eine gekapselte optische Engine, die die umgebenden Komponenten enthält. Dieses System sollte Treiber, Empfänger, Faserkopplung und eine geeignete Lichtquelle umfassen. Messungen sollten aggregierten Durchsatz, Einfügedämpfung, Gesamtleistung, Temperaturbereich und Reichweite ausweisen.

Ein gekapseltes Ergebnis würde zeigen, ob die kleine Modulationsfläche in eine aussagekräftige Systemdichte übertragbar ist. Es würde auch einen direkten Vergleich mit kommerziellen 3.2T-DR8-Produkten ermöglichen, die bereits integrierte Laser, Qualifizierungsmuster und einfaches Packaging hervorheben.

Das dritte Signal ist die Fertigungsreproduzierbarkeit. Ein glaubwürdiger Produktionspfad erfordert Messungen über mehrere Chips und Wafer hinweg – nicht nur am leistungsstärksten Die. Ausbeute, Kanalgleichförmigkeit, Konsistenz des Durchlassbereichs und thermische Drift sollten innerhalb sinnvoller Grenzen bleiben.

Die institutionelle Studienzusammenfassung bezeichnet die Arbeit als das erste rein siliziumbasierte photonische System mit einer Gesamtkapazität von 3,2 Tbps unter Einsatz von KI-beschleunigtem Slow Light. Der nächste Schritt besteht darin zu zeigen, dass dieses „System“ auch die praktische Hardware umfassen kann, die bei einem optischen Tischversuch ausgeklammert wird.

Reaktionen von Wettbewerbern werden zusätzlichen Kontext liefern. OpenLight erwartete 3,2T-Betamuster zur Modulqualifizierung im vierten Quartal 2026. Auch NewPhotonics verwies auf ein Sampling-Programm im vierten Quartal. Ihr Fortschritt wird zeigen, wie schnell hybride 400-Gbps-Lane-Designs in Kundentests übergehen.

Wenn diese Produkte vorankommen, während das rein siliziumbasierte Design weiterhin von Offline-Verarbeitung abhängt, bleibt der kommerzielle Vorteil bei integrierten Hybridplattformen. Wenn die akademische Architektur effiziente Echtzeit-Elektronik und zuverlässiges Packaging erhält, wird ihre Kompatibilität mit Standard-Foundries deutlich folgenreicher.

Für Käufer von KI-Infrastruktur lautet die Lehre nicht, eine Technologie anhand einer einzigen Durchsatzkennzahl auszuwählen. Sie sollten Energieverbrauch der gesamten Verbindung, thermisches Verhalten, Reichweite, Wartbarkeit, Qualifizierung und Reife der Lieferkette vergleichen.

Für Chip- und Netzwerkingenieure verdient das Ergebnis der Siliziumphotonik von der Peking University Aufmerksamkeit, weil es eine angenommene Grenze abschwächt. Es zeigt, dass entwickeltes Slow Light und lernbasierte Entzerrung 400 Gbps PAM-4 auf jeder rein siliziumbasierten Lane übertragen können.

Die nächsten Belege müssen aus Systemen stammen, die dem Einsatz näherkommen. Achten Sie auf einen Echtzeit-Entzerrer, eine gekapselte 3,2-Tbps-Engine und Leistungsdaten über mehrere Wafer hinweg. Diese drei Ergebnisse werden zeigen, ob dieses Design zu einer Verbindung für KI-Rechenzentren wird oder ein beeindruckender Laborrekord bleibt.