Samsung SK hynix PIM-Chips waren keine neue Enthüllung von 2026, aber das Rennen hat sich weiterentwickelt
Samsung und SK hynix haben entgegen einer kürzlich aufgetauchten Schlagzeile keinen gemeinsamen Start eines Memory-Computing-Chips der nächsten Generation für Oktober 2026 angekündigt. Das überprüfbare Ereignis hinter dieser Formulierung stammt aus dem Februar 2022, als SK hynix die Präsentation von Processing-in-Memory-Technologie auf der ISSCC vorbereitete.
Diese Unterscheidung ist wichtig, denn Samsung- und SK-hynix-PIM-Chips sind inzwischen Teil eines viel breiteren Wettbewerbs um KI-Infrastruktur. Beide Unternehmen haben sich von einzelnen Forschungsankündigungen hin zu Speichersystemen entwickelt, die auf Inferenz, Datenbewegung, Kapazität und Energieverbrauch ausgelegt sind.
Die ursprüngliche Geschichte handelte von Processing-in-Memory, kurz PIM, bei dem ausgewählte Berechnungen im Speicher stattfinden, statt jede Operation an einen separaten Prozessor zu senden. Der heutige Wettbewerb ist größer. Samsung und SK hynix treiben nun unterschiedliche Kombinationen aus PIM, High-Bandwidth Memory, Flash, Packaging und Software voran.
Es geht nicht einfach um Samsung gegen SK hynix bei einem experimentellen Chip. Der zentrale Wettbewerb findet zwischen herkömmlichen GPU-zentrierten Systemen und Architekturen statt, die Speicher oder Rechenleistung näher an die Daten verlagern.
Die berichtete Enthüllung lässt sich auf die ISSCC 2022 zurückführen
Die verfügbaren Belege weisen auf eine ältere Konferenzankündigung hin, nicht auf eine neu geplante Präsentation im Oktober 2026.
SK hynix kündigte GDDR6-AiM am 16. Februar 2022 an. Das Unternehmen beschrieb es als Processing-in-Memory-Produkt, das GDDR6-Speicher um Rechenfunktionen ergänzt.
SK hynix erklärte, die Entwicklung auf der International Solid-State Circuits Conference 2022 zu präsentieren. Die ISSCC fand in diesem Jahr vom 20. bis 24. Februar virtuell statt, nicht im Oktober 2026.
Die Ankündigung des Unternehmens enthält mehrere Hinweise, die zur wieder aufgetauchten Schlagzeile passen. Sie betraf einen Speicherchip der nächsten Generation, Berechnungen im Speicher und einen Auftritt auf einer bedeutenden globalen Halbleiterkonferenz.
Auch die zeitliche Formulierung passt zu einer Geschichte, die kurz vor dieser Konferenz verfasst wurde. SK hynix erklärte jedoch, die Präsentation werde „am Ende dieses Monats“ stattfinden, nicht im darauffolgenden Monat.
Laut der GDDR6-AiM-Ankündigung kombinierte das Muster Rechenfunktionen mit GDDR6, das mit 16 Gigabit pro Sekunde arbeitete. Das Unternehmen positionierte es für maschinelles Lernen, High-Performance Computing und großskalige Datenverarbeitung.
SK hynix erklärte, der Ersatz herkömmlichen DRAMs durch GDDR6-AiM könne bestimmte Berechnungen um das 16-Fache beschleunigen. Zudem wurde eine Senkung des Stromverbrauchs um 80 Prozent behauptet, indem die Datenbewegung zwischen Speicher und Prozessoren begrenzt werde.
Dabei handelte es sich um vom Unternehmen berichtete Ergebnisse für ausgewählte Workloads. Sie belegten keine vergleichbaren Gewinne für jedes KI-Modell, jeden Server oder jede Produktionsumgebung.
Im selben Zeitraum gab es separate ISSCC-Präsentationen beider koreanischer Speicherhersteller. Das offizielle ISSCC-Pressekit führte SK hynix mit einer HBM3-Entwicklung auf, die eine Bandbreite von 896 Gigabyte pro Sekunde erreichte.
Samsung präsentierte ein 16-Gigabit-GDDR6-Design, das mit 27 Gigabit pro Sekunde je Pin arbeitete. Diese Präsentationen betrafen fortschrittliche Speicherleistung, waren jedoch keine Ankündigung eines gemeinsamen PIM-Produkts.
Samsungs eigene PIM-Geschichte begann früher. Im Februar 2021 stellte das Unternehmen HBM-PIM vor, eine Variante von High-Bandwidth Memory mit programmierbaren Recheneinheiten, die in jede Speicherbank integriert sind.
Samsung erklärte, das Design ziele auf KI-Training, Inferenz und High-Performance Computing. Auch sein Paper wurde für eine Präsentation auf der ISSCC ausgewählt.
Die Primärquellen stützen daher eine präzisere Schlussfolgerung. Samsung und SK hynix entwickelten im Umfeld des ISSCC-Zyklus 2021 und 2022 jeweils speicherzentrierte Rechenansätze voran. Sie enthüllten kein gemeinsames Produkt.
Eine Schlagzeile, die das ursprüngliche Datum entfernt, kann aus dieser historischen Entwicklung scheinbare Eilmeldungen machen. Leser sollten relative Formulierungen wie „nächsten Monat“ vorsichtig bewerten, wenn ein Aggregator den vollständigen Zeitstempel des Herausgebers nicht ausweist.
Warum Processing in Memory 2026 weiterhin wichtig ist
PIM bleibt relevant, weil die Datenbewegung inzwischen Zeit und Energie verbraucht, die schnellere Arithmetik allein nicht zurückgewinnen kann.
Ein herkömmlicher Beschleuniger überträgt Modellgewichte, Aktivierungen und Zwischenergebnisse wiederholt zwischen Prozessoren und Speicher. Der Prozessor kann ungenutzt bleiben, wenn das Speichersystem Daten nicht schnell genug bereitstellen kann.
Ingenieure nennen diese Einschränkung die Speicherwand. Die Prozessorleistung hat sich schneller verbessert als die Fähigkeit, große Datenmengen effizient durch ein System zu bewegen.
Praktisch erklärt ist Processing in Memory weniger kompliziert, als der Name vermuten lässt. Ausgewählte Operationen finden dort statt, wo die Daten gespeichert sind, wodurch Wege über die Schnittstelle zwischen Speicher und Prozessor reduziert werden.
Die Idee ersetzt weder CPU noch GPU durch gewöhnliches DRAM. Stattdessen weist sie geeignete Operationen spezialisierter Logik zu, die im oder nahe am Speichersubsystem platziert ist.
Diese Unterscheidung ist wichtig. Universalprozessoren eignen sich weiterhin besser für Kontrollflüsse und vielfältige Berechnungen. Speichernahe Datenverarbeitung funktioniert am besten, wenn ein Workload vorhersehbare Operationen wiederholt über große Datenmengen ausführt.
KI-Inferenz erzeugt viele solcher Workloads. Ein Sprachmodell muss beim Generieren jedes Tokens fortlaufend Parameter abrufen und temporäre Daten verwalten.
Längere Eingabeaufforderungen erhöhen zudem den Druck auf den Key-Value-Cache, eine Sammlung bereits berechneter Attention-Daten, die während der Generierung wiederverwendet werden. Diese Informationen verfügbar zu halten, kann wiederholte Berechnungen reduzieren, erfordert jedoch erhebliche Speicherkapazität und Bandbreite.
Mehr GPU-Rechenleistung löst diese Probleme nicht automatisch. Wenn Daten die Recheneinheiten nicht schnell genug erreichen, können zusätzliche Prozessoren Kosten und Stromverbrauch erhöhen, ohne eine proportionale Leistungssteigerung zu liefern.
PIM-Ansätze versuchen, dieses Ungleichgewicht zu verringern. Sie können Operationen wie Matrixberechnungen, Suchen, Filtern oder die Verwaltung von Datenbewegungen näher am Speicher ausführen.
Samsungs ursprüngliches HBM-PIM-Design platzierte programmierbare Recheneinheiten in den Bänken eines HBM-Stacks. HBM nutzt vertikal verbundene DRAM-Dies, um innerhalb eines kompakten Packages hohe Bandbreite bereitzustellen.
Samsung berichtete, dass sein Prototyp die Systemleistung in ausgewählten Anwendungen mehr als verdoppelt und den Energieverbrauch um über 70 Prozent gesenkt habe. Diese Werte stammen aus Samsungs Tests und sollten nicht als unabhängige Benchmarks verstanden werden.
SK hynix wählte mit GDDR6-AiM zunächst einen anderen Weg. GDDR-Speicher wird häufig mit Grafik in Verbindung gebracht, seine Bandbreite macht ihn jedoch auch für KI-Beschleunigung nützlich.
Das Unternehmen kombinierte AiM-Chips später zu einer Beschleunigerkarte namens AiMX. Dieses Packaging bot einen klareren Weg, PIM in Servern zu testen, ohne einen gesamten Prozessor um den Speicher herum neu zu konzipieren.
Deshalb verdienen Samsung- und SK-hynix-PIM-Chips auch vier Jahre nach den ursprünglichen Berichten weiterhin Aufmerksamkeit. KI-Infrastruktur hängt zunehmend von mehr als nur maximalem GPU-Durchsatz ab.
Betreiber bewerten heute, wie effizient eine Plattform Modelle bereitstellt, lange Kontexte verarbeitet, Cache-Daten verwaltet und innerhalb von Stromgrenzen skaliert. Die Speicherarchitektur kann jede dieser Messgrößen beeinflussen.
Das Ergebnis ist eine Verschiebung von schnellerem Speicher als Komponente hin zu Speicher als Teil der Rechenarchitektur. Diese Veränderung erhöht den strategischen Wert von Unternehmen, die zuvor standardisierte Chips im Hintergrund des Prozessors lieferten.
Samsung vs. SK hynix AI Memory ist jetzt ein Systemwettbewerb
Der Wettbewerb hat sich von einzelnen Speicherspezifikationen auf vollständige Wege zum Bewegen, Speichern und Verarbeiten von KI-Daten ausgeweitet.
Samsung entwickelt PIM weiter und verknüpft die Technologie mit seinem umfassenderen Speicher- und Packaging-Portfolio. Sein Vorteil liegt in der Fähigkeit, Speicher, Logikfertigung und fortschrittliches Packaging miteinander zu verbinden.
Auf der Future of Memory and Storage 2026 zeigte Samsung rund 30 Speicher- und Storage-Technologien. Das Portfolio umfasste HBM4E, HBM5, LPDDR5X-PIM und Enterprise-Storage-Produkte.
LPDDR5X-PIM bringt Rechenfunktionen in stromsparendes DRAM. Das macht den Ansatz für Edge-Systeme und Geräte relevant, bei denen der Energieverbrauch ebenso wichtig ist wie der reine Durchsatz.
Samsung präsentierte außerdem zHBM, eine vorgeschlagene dreidimensionale Architektur, die High-Bandwidth Memory über einem Prozessor platziert. Das Design soll Datenwege verkürzen und thermische Grenzen mithilfe einer speziellen Kühlstruktur adressieren.
Dieser Ansatz unterscheidet sich davon, Recheneinheiten in jedes Speicherprodukt einzufügen. Er behandelt physische Distanz, Packaging und Wärme als Bestandteile desselben Problems der Datenbewegung.
Samsungs Speicherportfolio für 2026 reicht daher von kurzfristigen HBM-Produkten bis zu längerfristigen Architekturen. Einige Einträge sind lieferbare Produkte, während andere Muster, Demonstrationen oder Roadmap-Konzepte bleiben.
SK hynix baut seinen eigenen Stack rund um HBM, PIM, High-Bandwidth Flash und Software auf. Das Unternehmen bezeichnet diese Ausrichtung als Strategie für „Full Stack AI Memory“.
Sein GDDR6-AiM-Chip bleibt die Grundlage für AiMX, die für Workloads großer Sprachmodelle entwickelte Beschleunigerkarte. SK hynix hat AiMX in einem Server demonstriert, statt die Technologie auf einen eigenständigen Die zu beschränken.
Im September 2026 zeigte das Unternehmen einen AiMX-Server mit einer interaktiven Sprachmodell-Demonstration. Außerdem präsentierte es High-Bandwidth Flash und eine Softwaretechnik namens SALT-KV.
High-Bandwidth Flash, kurz HBF, wendet vertikale Verbindungstechnologie auf NAND-Flash an. SK hynix positioniert es als kapazitätsorientierte Schicht zwischen schnellem HBM und herkömmlichem Solid-State-Speicher.
SALT-KV befasst sich mit dem Key-Value-Cache, der während der Sprachmodell-Inferenz entsteht. Das Unternehmen erklärt, seine Software verwalte zwischengespeicherte Informationen entsprechend ihren Eigenschaften und ihrem Wiederverwendungspotenzial.
SK hynix argumentiert, dass diese Technologien unterschiedliche Inferenzanforderungen erfüllen. PIM zielt auf schnelles Decoding, während HBF mehr Kapazität für Workloads mit langen Kontexten bereitstellt.
Dieses Portfolio verdeutlicht den aktuellen Wettbewerb zwischen Samsung und SK hynix bei KI-Speicher. Die Unternehmen setzen nicht auf einen universellen Nachfolger für gewöhnliches DRAM.
Samsung betont die Integration über Packaging, Speicher und Fertigung hinweg. SK hynix stellt spezialisierte Speicherebenen und Software für unterschiedliche KI-Serving-Muster zusammen.
Micron und andere Speicheranbieter erhöhen den Wettbewerbsdruck, während Nvidia, AMD und Entwickler kundenspezifischer Beschleuniger beeinflussen, welche Schnittstellen kommerziell wichtig werden. Ein technisch beeindruckendes Speicherdesign benötigt weiterhin Prozessorunterstützung und Kundenqualifizierung.
Cloud-Betreiber entwickeln zudem zunehmend eigenes Silizium. Ihre Entscheidungen können bestimmen, ob eine Speichertechnologie zu einem breit unterstützten Standard wird oder an eine eng begrenzte Beschleunigerkonfiguration gebunden bleibt.
Dadurch wird die Kontrolle über die Softwareschicht immer wichtiger. Entwickler benötigen Compiler, Bibliotheken, Scheduler und Monitoring-Tools, die verstehen, wo jede Operation ausgeführt werden sollte.
Hardware, die umfangreiche Anpassungen von Anwendungen verlangt, erzeugt Reibung. Hardware, die über vertraute Frameworks erscheint, hat bessere Chancen, den Übergang von einer Demonstration in die Produktion zu schaffen.
Der Mechanismus besteht darin, Datenbewegung zu reduzieren
Das stärkste Argument für Computing in der Speicherumgebung ist nicht, dass Speicher zu einer GPU wird, sondern dass weniger Bytes teure Engpässe passieren müssen.
Ein moderner KI-Server enthält verschiedene Arten von Speicher und Datenspeicherung. Register und Caches befinden sich am nächsten an den Rechenkernen, gefolgt von HBM oder anderem angebundenen Speicher.
Der Systemspeicher erweitert die Kapazität in größerer Entfernung vom Beschleuniger. Solid-State-Drives speichern wesentlich größere Datenmengen, verursachen jedoch höhere Latenzen.
Jeder Transfer zwischen diesen Ebenen verbraucht Energie. Er führt zudem zu Verzögerungen und benötigt Schnittstellen, Controller sowie Packaging-Ressourcen.
PIM verändert den Ablauf, indem begrenzte Recheneinheiten direkt neben gespeicherten Daten platziert werden. Diese Einheiten können geeignete Operationen ausführen, bevor sie kleinere Ergebnisse an den zentralen Prozessor zurücksenden.
Betrachten wir ein Empfehlungssystem, das große Embedding-Tabellen durchsucht. Ein herkömmliches Design kann erhebliche Datenmengen zu einem Prozessor übertragen, obwohl die endgültige Ausgabe nur aus einer kleinen Kandidatenauswahl besteht.
Speicherseitige Logik kann Daten nahe ihrer Quelle filtern oder kombinieren. Der Prozessor erhält dann weniger Bytes und verbringt weniger Zeit mit dem Warten auf Speicherverkehr.
Auch die Inferenz von Sprachmodellen ist ein Anwendungsfall. Die Textgenerierung erfordert wiederholten Zugriff auf Modellparameter und zwischengespeicherte Attention-Daten.
PIM kann ausgewählte repetitive Berechnungen beschleunigen. Speicherebenen mit hoher Kapazität können mehr Arbeitsdaten des Modells nahe am Server halten, statt sie wiederholt aus langsamerem Speicher zu laden.
Keine der beiden Methoden ersetzt die GPU. Die GPU führt weiterhin die zentralen Berechnungen des Modells aus und koordiniert die Ausführung.
Der beabsichtigte Vorteil ist ein ausgewogeneres System. Rechenleistung, Bandbreite, Kapazität und Energieverbrauch sollten gemeinsam skalieren, statt eine Ressource ungenutzt zu lassen.
SK hynix vertrat dieses Argument auf seiner Präsentation beim AI Infra Summit im September 2026. Das Unternehmen erklärte, dass die herkömmliche GPU-HBM-Architektur für Workloads von latenzarmen Agents bis zu Long-Context-Diensten zunehmend unzureichend werde.
Seine AI memory showcase umfasste PIM, HBF, AiMX und SALT-KV. Besucher konnten Hardware begutachten und mit einer Sprachmodell-Demo auf einem mit AiMX ausgestatteten Server interagieren.
Diese Demonstration ist wichtiger als eine weitere theoretische Leistungskennzahl. Sie zeigt einen Weg vom Speicherchip zu einem System, das Entwickler und Kunden bewerten können.
Eine Konferenzdemo belegt jedoch keine Produktionsökonomie. Sie kann weder Zuverlässigkeit im Flottenmaßstab noch Softwarekompatibilität über verschiedene Modelle hinweg oder niedrigere Gesamtbetriebskosten nachweisen.
Samsung steht vor derselben Herausforderung. Seine PIM- und dreidimensionalen Speicherkonzepte müssen zu Prozessor-Roadmaps, Packaging-Kapazitäten, Kühlsystemen und Kundensoftware passen.
Der Ansatz bringt auch Zielkonflikte mit sich. In Speicher integrierte Logik verbraucht Chipfläche und Energie und erhöht zugleich die Designkomplexität.
Eine für eine bestimmte Berechnungsklasse optimierte PIM-Einheit kann weniger nützlich werden, wenn sich Modellarchitekturen verändern. Feste Funktionen bieten Effizienz, doch allgemeine Programmierbarkeit erhöht Kosten und Overhead.
Speicherhersteller müssen entscheiden, wo diese Grenze liegt. Zu wenig Flexibilität schränkt den Markt ein, während zu viel Flexibilität die Komplexität eines herkömmlichen Prozessors nachbildet.
Diese Spannungen erklären, warum eine Erklärung von Processing-in-Memory allein über Spitzenleistung Leser in die Irre führen kann. Datenbewegung ist das Problem, doch ein sinnvoller Einsatz hängt vom Gesamtsystem ab.
Konferenzbehauptungen benötigen weiterhin Produktionsnachweise
Die offene Frage ist nicht, ob PIM funktioniert, sondern ob es breit genug funktioniert, um eine neue Hardware- und Softwareschicht zu rechtfertigen.
Unternehmensankündigungen berichten gewöhnlich Ergebnisse aus Workloads, die passend zu einer neuen Architektur ausgewählt wurden. Solche Tests können technisches Potenzial belegen, ohne die Produktionsleistung vorherzusagen.
Die ursprünglichen Angaben von SK hynix zu einer 16-mal schnelleren Verarbeitung und 80 Prozent geringerem Energieverbrauch bezogen sich auf bestimmte Berechnungen. Sie beschrieben weder jeden Workload noch legten sie ein allgemeingültiges Bereitstellungsergebnis offen.
Auch Samsungs frühere Leistungs- und Energieangaben waren an interne Bewertungen gebunden. Sie sollten als Hersteller-Messungen gelesen werden, nicht als unabhängige Vergleiche vollständiger Produktionssysteme.
Die Workload-Sensitivität stellt das erste Risiko dar. Computing in der Speicherumgebung bietet den größten Nutzen, wenn Operationen repetitiv, parallel und durch Datenbewegung begrenzt sind.
Programme mit unregelmäßigem Kontrollfluss können weniger profitieren. Einige Aufgaben können zudem eher durch Netzwerke, Prozessorscheduling oder Speicherlaufwerke als durch Speicherbandbreite begrenzt werden.
Software ist die zweite Hürde. Ein PIM-Chip benötigt Werkzeuge, die entscheiden, welche Operationen innerhalb des Speichers ausgeführt werden sollen und welche auf dem Beschleuniger verbleiben.
Diese Werkzeuge müssen mit sich verändernden Modellen und Frameworks funktionieren. Andernfalls entstehen Kunden Entwicklungskosten, die Infrastrukturersparnisse zunichtemachen können.
Standards schaffen eine dritte Herausforderung. KI-Prozessoren, Speichergeräte und Software-Stacks stammen von unterschiedlichen Anbietern mit getrennten Release-Zyklen.
Eine proprietäre Implementierung kann sich anfangs schneller entwickeln. Ein gemeinsames Programmiermodell kann mehr Kunden erreichen, doch branchenweite Einigung braucht Zeit.
Die Fertigung bringt eine weitere Unsicherheit mit sich. Die Kombination von Logik und dichtem Speicher kann Tests, Yield-Management, Packaging und thermisches Design erschweren.
Die Speicherindustrie verfügt über umfangreiche Erfahrung in der zuverlässigen DRAM-Produktion im großen Maßstab. Zusätzliche Rechenleistung kann jedoch die Ökonomie verändern, die standardisierten Speicher attraktiv macht.
Samsungs Fertigungsbreite bietet dem Unternehmen mehrere Integrationsoptionen. Es muss jedoch zeigen, dass die Kombination dieser Fähigkeiten zuverlässige Systeme mit akzeptablen Ausbeuten hervorbringt.
SK hynix verfügt über eine starke Position bei High-Bandwidth Memory und hat ein breiteres Spektrum an KI-Speicherlösungen vorgestellt. Das Unternehmen muss diesen technischen Schwung in wiederholbare Kundeneinsätze über Ausstellungen hinaus überführen.
An diesem Punkt wird Samsung vs SK hynix AI memory weniger geradlinig als ein Spezifikationswettbewerb. Unterschiedliche Architekturen können in verschiedenen Marktsegmenten erfolgreich sein.
Samsung könnte stärkere Chancen bei eng integrierten Packages oder stromsparenden Geräten finden. SK hynix könnte mit Beschleunigerkarten, spezialisierten Inferenzsystemen oder geschichteten Speicherarchitekturen an Zugkraft gewinnen.
Beide Unternehmen hängen zudem von Kunden ab, die Beschleunigerdesigns kontrollieren. Nvidia, AMD, Cloud-Anbieter und andere Chipentwickler können die bevorzugte Architektur eines Speicherlieferanten unterstützen, umgestalten oder umgehen.
Der stärkste Nachweis wäre daher ein namentlich genanntes Produktionsdeployment mit wiederholbaren Workload-Ergebnissen. Kunden müssten Leistung, Energieverbrauch, Auslastung und Softwarekosten unter realistischen Bedingungen offenlegen.
Ohne diese Nachweise sollten Leser drei Fortschrittsstufen unterscheiden. Eine Forschungsarbeit belegt die Machbarkeit, ein Prototyp demonstriert die Integration, und ein qualifiziertes kommerzielles Produkt belegt die Kundenreife.
Die wieder aufgetauchte Überschrift beschrieb ursprünglich die ersten beiden Stufen. Sie sollte nicht als Beleg dafür interpretiert werden, dass Samsung SK hynix PIM chips bereits eine breite kommerzielle Akzeptanz erreicht hätten.
Drei Signale werden zeigen, ob PIM zu einem Markt wird
Kundenqualifizierung, Softwareunterstützung und wiederholbare Inferenzökonomie werden bestimmen, ob Memory-Computing-Produkte über spezialisierte Einsätze hinausgehen.
Das erste Signal ist eine namentlich genannte Produktionsplattform, die PIM oder AiMX einsetzt. Ein bestätigter Server- oder Beschleunigereinsatz würde zeigen, dass ein Kunde die Hardware-, Software- und Zuverlässigkeitskompromisse akzeptiert hat.
Die Qualität dieser Offenlegung ist wichtig. Ein Pilotprojekt, eine Absichtserklärung oder eine Ausstellungspartnerschaft hat nicht dasselbe Gewicht wie ein ausgeliefertes System, das Kunden zur Verfügung steht.
Eine Produktionsadoption würde die Annahme stärken, dass Speicherlieferanten mehr Wert aus KI-Berechnungen abschöpfen können. Eine fortgesetzte Abhängigkeit von herkömmlichem HBM würde Behauptungen eines Architekturwandels schwächen.
Das zweite Signal ist Unterstützung innerhalb gängiger KI-Software. Entwickler sollten auf Compiler-Integration, optimierte Kernels, offene Programmierschnittstellen und Scheduling auf Framework-Ebene achten.
Software entscheidet darüber, ob Anwendungen spezialisierte Hardware nutzen können, ohne um einen einzelnen Anbieter herum neu geschrieben zu werden. Sie bestimmt auch, ob sich das System an veränderte Modellstrukturen anpasst.
Breite Tool-Unterstützung würde den Markt für Samsung SK hynix PIM chips stärken. Fragmentierte oder geschlossene Software würde sie auf Kunden beschränken, die maßgeschneiderte Infrastruktur betreiben können.
Das dritte Signal sind unabhängig gemessene Inferenzökonomien. Sinnvolle Vergleiche sollten Latenz, Durchsatz, Energieverbrauch, Speicherkapazität und Auslastung über mehrere Modelltypen hinweg umfassen.
Long-Context-Inferenz verdient besondere Aufmerksamkeit, weil ihre Cache-Anforderungen unmittelbaren Druck auf die Speicherkapazität ausüben. Schnelle interaktive Agents liefern einen weiteren Test, da sie geringe Latenzen betonen.
Wenn PIM, HBF oder dreidimensionaler Speicher diese Messwerte ohne übermäßigen Softwareaufwand verbessern, wird speicherzentriertes Computing überzeugender. Wenn die Gewinne außerhalb ausgewählter Demos verschwinden, werden herkömmliche Beschleunigerdesigns ihren Vorteil behalten.
Leser sollten PIM zudem vom umfassenderen Erfolg von HBM unterscheiden. HBM ist bereits für leistungsstarke KI-Beschleuniger unverzichtbar geworden, doch dies garantiert keine Akzeptanz von Berechnungen innerhalb des Speichers.
Das wahrscheinlichere kurzfristige Ergebnis ist eine gemischte Hierarchie. GPUs werden zentral bleiben, während spezialisierte Speicher- und Datenspeicherebenen Workloads übernehmen, die von höherer Bandbreite, Kapazität oder lokaler Verarbeitung profitieren.
Samsung und SK hynix bereiten sich mit unterschiedlichen Technologiekombinationen auf dieses Ergebnis vor. Ihre Strategien legen nahe, dass künftige KI-Systeme nicht von nur einem Speichertyp abhängen werden.
Der größere Wandel ist konzeptioneller Natur. Speicherlieferanten beschreiben ihre Produkte zunehmend als aktive Teile der KI-Infrastruktur statt als passive Speicherkomponenten.
Dieser Wandel erhöht den Einsatz für Prozessorunternehmen. Er gibt Cloud-Betreibern zugleich mehr Optionen dafür, wo Daten gespeichert, bewegt und verarbeitet werden.
Entwickler und Unternehmenskäufer sollten Deployments statt Konferenzbezeichnungen beobachten. Die entscheidende Frage lautet, ob eine neue Speicherarchitektur einen realen Workload verbessert, nachdem Integrationskosten berücksichtigt wurden.
Der ursprüngliche Bericht bleibt als historischer Marker nützlich. Er hielt den Moment fest, in dem Koreas größte Speicherhersteller die traditionelle Trennung zwischen Berechnung und Speicherung öffentlich infrage stellten.
Vier Jahre später ist die Idee nicht verschwunden. Sie hat sich zu konkurrierenden Roadmaps für PIM, HBM, High-Bandwidth Flash, fortschrittliches Packaging und speicherbewusste Software ausgeweitet.
Die nächste bedeutende Ankündigung wird kein weiteres Versprechen sein, dass Speicher rechnen kann. Sie wird Belege dafür liefern, dass Kunden die Technologie wiederholt einsetzen, ihre Vorteile messen und sie über sich wandelnde KI-Workloads hinweg unterstützen können.
Für alle, die KI-Infrastruktur bewerten, ist dies der praktische Test, dem sie folgen sollten. Achten Sie auf namentlich genannte Systeme, zugängliche Software und Ergebnisse Dritter, bevor Sie die nächste Konferenzdemonstration als Marktübergang betrachten.
