SK hynix öffnet HBF für die Branche, doch der eigentliche Test ist die Hardware

SK hynix hat die erste Spezifikation für High Bandwidth Flash veröffentlicht und verwandelt damit eine vorgeschlagene AI-Speicherebene in einen offenen technischen Bauplan. Die Ankündigung vom 4. August wurde über Google News breit verbreitet, doch der entscheidende Konflikt liegt unter der Schlagzeile. HBF verspricht Kapazitäten von bis zu 512GB und eine Bandbreite von bis zu 3.0TB/s, doch kein kommerzielles HBF-System hat diese Ziele bislang bestätigt.

Die gemeinsam mit Sandisk über das Open Compute Project entwickelte Spezifikation beschreibt NAND-Flash, der zwischen High Bandwidth Memory und herkömmlichen Solid-State-Drives angesiedelt ist. Sie richtet sich an AI-Inference, bei der Beschleuniger große Modellgewichte während der Bearbeitung von Nutzeranfragen wiederholt lesen. Google und der AI-Prozessorentwickler Tenstorrent sind dem Konsortium beigetreten und verschaffen dem Vorhaben damit potenzielle Nutzer über die beiden Speicheranbieter hinaus.

Dies ist keine Ankündigung von OpenAI zu einer Speichertechnologie. „Open“ beschreibt die Spezifikation und ihr Entwicklungsmodell, nicht den Hersteller von ChatGPT. Der eigentliche Wettbewerb besteht zwischen einer offenen, kapazitätsorientierten Speicherebene und der etablierten Praxis, Modelle vor allem im teuren HBM abzulegen. SK hynix verfügt nun über eine Spezifikation, glaubwürdige Partner und ehrgeizige Ziele. Es braucht weiterhin funktionierendes Silizium, Unterstützung durch Beschleuniger und eine tragfähige Produktionsökonomie.

SK hynix macht HBF zu einer offenen Spezifikation

Die Veröffentlichung gibt Systementwicklern ein gemeinsames HBF-Ziel, aber kein fertiges Produkt.

SK hynix und Sandisk stellten die Spezifikation zur Eröffnung der Konferenz Future of Memory and Storage in Santa Clara, Kalifornien, vor. Die Veranstaltung lief vom 4. August bis zum 6. August 2026. Ihrer Ankündigung gingen rund sechs Monate Standardisierungsarbeit in einem Arbeitsstrang des Open Compute Project voraus.

Die Unternehmen hatten diesen Arbeitsstrang am 25. Februar am Sandisk-Hauptsitz in Milpitas gestartet. Zunächst beschrieben sie HBF als eine neue Ebene zwischen HBM und SSD-Speicher. Die nun veröffentlichte Spezifikation versieht dieses Konzept mit definierten Kapazitäten, Leistungsklassen, Schnittstellen, Anforderungen an die Gehäusetechnik und Zuverlässigkeitsrichtlinien.

Die erste Version umfasst Packages mit acht- oder 16-lagigen NAND-Die-Konfigurationen. Die maximale Kapazität erreicht 512GB pro Stack. Drei Leistungsklassen reichen laut der veröffentlichten Ankündigung und anschließender technischer Berichterstattung von etwa 0.4TB/s bis 3.0TB/s.

Diese Spanne ist wichtig, weil HBF kein einzelner, festgelegter Leistungspunkt ist. Niedrigere Klassen können Kapazität und Effizienz betonen, während spätere Implementierungen eine Bandbreite anstreben können, die fortschrittlichem HBM näherkommt. Diese Flexibilität bedeutet auch, dass die Obergrenze von 3.0TB/s nicht als Garantie für eine ausgelieferte erste Generation verstanden werden sollte.

HBF verwendet NAND-Flash, die nichtflüchtige Technologie aus SSDs, statt des in HBM verwendeten DRAM. Nichtflüchtiger Speicher behält seine Daten ohne kontinuierliche Stromversorgung. Gewöhnlicher NAND kann einen AI-Beschleuniger jedoch nicht annähernd mit HBM-Geschwindigkeit versorgen.

HBF soll diese Lücke schließen, indem spezialisierte NAND-Dies gestapelt und viele interne Arrays parallel angesprochen werden. Ein Logic-Base-Die verwaltet diese Verbindungen und stellt dem Prozessor einen deutlich breiteren Datenpfad bereit. Das resultierende Package ähnelt der eng gekoppelten Designphilosophie von HBM, bewahrt jedoch den Dichtevorteil von NAND.

Die Spezifikation übernimmt außerdem Universal Chiplet Interconnect Express, kurz UCIe, für Verbindungen zwischen HBF und Host-Prozessoren. UCIe ist ein offenes Die-to-Die-Interconnect, über das Chiplets Daten innerhalb eines Packages austauschen können. Seine Einbindung gibt Entwicklern von CPUs, GPUs und Beschleunigern einen gemeinsamen Integrationspfad.

Die UCIe specification macht Interoperabilität nicht automatisch. Anbieter benötigen weiterhin Controller, Speicherverwaltung, Fehlerbehandlung, Gehäusetechnik, Firmware und Softwareunterstützung. Sie verringert jedoch das Risiko, dass jeder HBF-Anbieter eine inkompatible physische Verbindung entwickelt.

Ebenso wichtig ist die Veröffentlichung über das Open Compute Project. OCP-Spezifikationen sollen gemeinsame Anforderungen schaffen, die mehrere Unternehmen umsetzen können. Sein contribution framework unterscheidet breit angelegte Basisspezifikationen von detaillierten, produktionsreifen Produktdokumenten.

Diese Unterscheidung beschreibt den aktuellen Stand von HBF. SK hynix und Sandisk haben die Idee über Folien und private Gespräche hinausgebracht. Sie haben jedoch noch keine produktionsreife Komponente geliefert, die Serverhersteller bestellen und qualifizieren können.

Für Leser, die über Google News hierher gelangen, ist dieser Unterschied die erste wichtige Tatsache. SK hynix hat eine Standardspezifikation vorgestellt, keinen kommerziell verfügbaren 512GB-Speicherstack. Die Ankündigung definiert das Ziel und einige der Wege dorthin.

Warum AI-Inference eine weitere Speicherebene braucht

HBF existiert, weil AI-Inference sowohl schnellen Zugriff als auch deutlich mehr Kapazität benötigt, als HBM wirtschaftlich bereitstellt.

Training erhält den größten Teil der öffentlichen Aufmerksamkeit, doch Inference macht aus einem trainierten Modell einen kontinuierlich betriebenen Dienst. Während der Inference greifen Prozessoren wiederholt auf Modellgewichte, Attention-Daten und zwischengespeicherten Kontext zu. Größere Modelle und längere Gespräche erhöhen die Datenmenge, die nahe an der Rechenleistung verbleiben muss.

HBM bedient den schnellsten Teil dieser Arbeitslast. Es stapelt DRAM-Dies neben einem Beschleuniger und verbindet sie über eine breite Schnittstelle. Dieses Design bietet außergewöhnliche Bandbreite und geringe Latenz, doch die Kapazität bleibt begrenzt und die Fertigung komplex.

SSDs lösen das Kapazitätsproblem zu niedrigeren Kosten pro Bit. Die Daten müssen jedoch durch Speichercontroller und Schnittstellen wandern, bevor sie den Beschleuniger erreichen. Dieser Weg erhöht die Latenz und bietet wesentlich weniger Bandbreite als Speicher auf Package-Ebene.

Systementwickler stehen daher vor einer unbequemen Wahl. Sie können mehr HBM-ausgestattete Beschleuniger kaufen, um ein großes Modell unterzubringen, selbst wenn Rechenressourcen unzureichend ausgelastet bleiben. Alternativ können sie Modelldaten von SSDs nachladen und langsamere Antworten akzeptieren.

HBF versucht, eine dritte Option zu schaffen. Es platziert Hunderte Gigabyte persistenten NAND deutlich näher am Prozessor und greift über hochparallele Kanäle darauf zu. Häufig veränderte Daten können im HBM bleiben, während größere Gewichtssätze in HBF liegen können.

Dieser Ansatz ist besonders für Mixture-of-Experts-Modelle relevant. Solche Modelle enthalten viele spezialisierte Parametergruppen, aktivieren jedoch für jedes Token nur einen Teil davon. Ihr gesamter Kapazitätsbedarf kann enorm sein, auch wenn jeder Inference-Schritt nur einen kleineren Arbeitssatz berührt.

Eine kapazitätsorientierte Ebene könnte mehr Experten nahe bei jedem Beschleuniger halten. Software würde aktive Daten je nach endgültiger Architektur in HBM verschieben oder direkt aus HBF abrufen. Beide Methoden könnten Transfers von entfernten SSDs reduzieren und die Zahl der Beschleuniger senken, die allein für Speicherkapazität benötigt werden.

Sandisk modellierte HBF zuvor mit Metas Llama 3.1 405B-Modell. Das Unternehmen erklärte, die simulierte Leistung beim Lesen der Gewichte liege bis auf 2.2 Prozent an einem hypothetischen System mit unbegrenzter HBM-Kapazität. Dieses Ergebnis bleibt eine Unternehmenssimulation und kein unabhängiger Produktionsbenchmark.

Seine HBF architecture analysis beschrieb außerdem einen 16-Die-Stack mit 512GB Kapazität. Sandisk erklärte, das Design könne bei Grundfläche, Stack-Höhe und Leistungsprofil HBM4 weitgehend entsprechen. Das sind Entwicklungsziele, bis physische Produkte getestet werden.

Der Vergleich sollte nicht den Eindruck erwecken, NAND sei zu DRAM geworden. HBM behält grundlegende Vorteile bei Latenz und Ausdauer. HBF soll HBM bei leselastigen Inference-Arbeitslasten ergänzen, nicht jedes Byte des Beschleunigerspeichers ersetzen.

Diese Positionierung unterscheidet die Ankündigung von einer weiteren Geschichte über schnellere SSDs. HBF verlagert Flash in das Prozessor-Package und stellt ihn über eine speicherorientierte Schnittstelle bereit. Die Architektur verändert, wo Daten liegen, wie Prozessoren sie erreichen und wie Systeme Arbeit über Speicherhierarchien verteilen.

Sie könnte auch die Kosten von AI-Diensten beeinflussen. Wenn ein Beschleuniger erheblich mehr Modelldaten adressieren kann, benötigen Betreiber für kapazitätsgebundene Arbeitslasten möglicherweise weniger replizierte Systeme. Das wäre relevant, wenn Speicherkapazität statt arithmetischem Durchsatz die Serverzahl bestimmt.

Die Chance reicht über Frontier-Modelle hinaus. Retrieval-Systeme, Empfehlungssysteme und Vector-Search-Arbeitslasten verwalten große Datensammlungen, die Prozessoren wiederholt lesen. Edge-Systeme könnten außerdem größere Modelle lokal halten, ohne auf ständige Transfers aus langsamerem Speicher angewiesen zu sein.

Keines dieser Szenarien ist garantiert. Software muss Daten intelligent über HBM, HBF und SSDs verteilen. Arbeitslasten mit häufigen Schreibvorgängen oder strengen Latenzanforderungen könnten weiterhin schlecht passen. Der Wert von HBF hängt davon ab, die richtigen Daten der richtigen Ebene zuzuordnen.

Der zentrale Wettbewerb ist HBF-Kapazität gegen die Abhängigkeit von HBM

SK hynix versucht nicht, HBM bei jeder Aufgabe zu schlagen; es stellt die Annahme infrage, dass Inference hauptsächlich in HBM Platz finden muss.

Diese Unterscheidung macht den HBF-Vorschlag glaubwürdiger. Ein direkter Wettbewerb zwischen NAND und DRAM würde die Latenz- und Ausdauerbeschränkungen von NAND offenlegen. Ein abgestuftes Design fragt stattdessen, ob jedes Modellgewicht Platz im schnellsten und teuersten Speicher verdient.

Nach der ursprünglichen Spezifikation kann ein HBF-Stack bis zu 512GB aufnehmen. Aktuelle HBM-Stacks bieten deutlich weniger Kapazität, auch wenn neue Generationen die Dichte erhöhen. HBF kann daher einen wesentlich größeren persistenten Datenpool neben dem Beschleuniger platzieren.

Die höchste HBF-Leistungsklasse erreicht eine angegebene Bandbreite von 3.0TB/s. Dieser Wert bewegt sich in dem Bandbreitenbereich, der mit einzelnen HBM-Stacks der nächsten Generation verbunden wird. Die Spezifikation deckt jedoch einen breiten Bereich ab, der bei etwa 0.4TB/s beginnt, und Bandbreite allein verrät nichts über die Zugriffslatenz.

Ein Prozessor kann zudem mehrere HBM-Stacks gleichzeitig nutzen. Der Vergleich eines HBF-Stacks mit einem HBM-Stack beschreibt nicht die Bandbreite eines gesamten Beschleunigers. Reale Systeme werden wahrscheinlich beide Technologien kombinieren und ihnen unterschiedliche Rollen zuweisen.

Die offene Spezifikation setzt nicht nur HBM-Anbieter unter Druck. Sie fordert auch Beschleunigeranbieter heraus, die eng integrierte Speichersysteme kontrollieren. Nvidia, AMD, Google und andere Chipentwickler müssen entscheiden, ob HBF genug Mehrwert bietet, um neue Controller, Packages und Software zu rechtfertigen.

Googles Beteiligung verschafft dem Konsortium eine wichtige Quelle für Wissen über Arbeitslasten. Google betreibt große AI-Dienste und entwickelt eigene Tensor Processing Units. Die Beteiligung signalisiert, dass mindestens ein Hyperscale-Betreiber einen kapazitätsreichen Speicher-Tier als erkundenswert ansieht.

Sie bestätigt keine Übernahme in einer künftigen TPU. Die Ankündigung des Konsortiums enthält weder eine Produktzusage von Google noch einen Bereitstellungszeitplan oder ein Einkaufsvolumen. Eine Beteiligung kann einen Standard beeinflussen, ohne zu einem kommerziellen Gerät zu führen.

Tenstorrent bringt eine andere Perspektive ein. Das Unternehmen entwickelt AI-Prozessoren und verfolgt chiplet-orientierte, offene Architekturstrategien. Über UCIe angebundenes HBF passt zu diesem Ansatz, auch wenn Tenstorrent keinen ausgelieferten Prozessor mit HBF angekündigt hat.

Die in der Ankündigung nicht genannten Unternehmen sind ebenso wichtig wie die genannten. Nvidia, AMD, Intel, Micron, Samsung, Kioxia, Broadcom, Marvell und Qualcomm wurden nicht als Teilnehmer identifiziert. Ihre spätere Unterstützung würde das Anbieter- und Prozessorökosystem erweitern.

Eine offene Spezifikation kann Eintrittsbarrieren senken, verändert aber auch die Wettbewerbsdynamik. SK hynix und Sandisk teilen genug von der Schnittstelle, um andere Implementierungen zu fördern. Wenn HBF erfolgreich ist, könnten Wettbewerber einsteigen und Preise oder Margen unter Druck setzen.

Das ist der notwendige Kompromiss, um zu einem Standard zu werden. Eine proprietäre Schnittstelle kann einen einzelnen Anbieter schützen, aber Schwierigkeiten haben, breite Prozessorunterstützung zu gewinnen. Eine offene Schnittstelle kann Akzeptanz fördern und den Wettbewerb zugleich auf Fertigung, Packaging, Ausbeute und Controller-Qualität verlagern.

SK hynix versteht beide Seiten dieser Rechnung. Das Unternehmen wurde durch die HBM-Fertigung und enge Accelerator-Partnerschaften zu einer bedeutenden Kraft im KI-Speicherbereich. Mit HBF kann es seine DRAM-Expertise, sein NAND-Portfolio und seine fortschrittlichen Packaging-Fähigkeiten verbinden.

Sandisk steuert das ursprüngliche HBF-Konzept und NAND-Prozesstechnologie bei. Seine Standardisierungsvereinbarung von 2025 zielte auf eine mit HBM vergleichbare Bandbreite bei acht- bis 16-mal höherer Kapazität. Sie enthielt zudem einen ersten Fahrplan für Muster.

Die Partnerschaft vereint damit komplementäre Interessen. Sandisk möchte Flash näher an KI-Rechenleistung heranführen. SK hynix möchte einen größeren Teil der Speicherhierarchie beliefern, statt HBM als einzige Premium-Schicht zu schützen.

Deshalb ist die Geschichte größer als ihre Einordnung bei Google News. Die erste Spezifikation schafft einen Rahmen, in dem Speicherhersteller, Prozessordesigner und Cloud-Betreiber eine gemeinsame Architektur verhandeln können. Der Sieger wird nicht allein durch das Dokument bestimmt.

Die Spezifikation hat weiterhin eine Glaubwürdigkeitslücke bei der Hardware

Das größte Risiko von HBF ist einfach: Seine attraktivsten Zahlen beschreiben eine Spezifikation und Herstellerprognosen, nicht qualifiziertes Produktionssilizium.

512GB in einem dichten Stack bereitzustellen, bringt Fertigungsherausforderungen mit sich. Sechzehn spezialisierte NAND-Dies müssen über fortschrittliches Packaging zuverlässig verbunden werden. Der Stack benötigt ein akzeptables thermisches Verhalten, beherrschbaren Verzug, ausreichende Ausbeute und einen Logik-Die, der massive Parallelität koordinieren kann.

Die Bandbreite schafft eine weitere Herausforderung. NAND-Arrays müssen gleichzeitig arbeiten, um sich den vorgeschlagenen Leistungsklassen anzunähern. Der Controller muss Lesevorgänge planen, Fehler korrigieren, fehlerhafte Blöcke verwalten und unter anspruchsvollen Workloads einen vorhersehbaren Betrieb aufrechterhalten.

Die Latenz ist weniger klar definiert als die Bandbreite. Eine Spitzenrate von 3.0TB/s sagt aus, wie viele Daten sich unter günstigen Bedingungen bewegen lassen. Sie sagt nicht, wie schnell eine kleine Anfrage zurückkehrt oder wie sich die Leistung bei unregelmäßigen Zugriffsmustern verändert.

KI-Inferenz streamt häufig große Modellgewichte, was besser zu Flash passt als zufällige transaktionale Schreibvorgänge. Attention-Caches und andere Laufzeitzustände können sich jedoch rasch ändern. Diese Strukturen benötigen möglicherweise weiterhin HBM oder konventionelles DRAM.

Auch die Ausdauer benötigt Belege aus dem Feld. HBF basiert auf NAND, das nur eine begrenzte Zahl von Programmier- und Löschzyklen unterstützt. Leselastige Modellspeicherung mindert diese Sorge, doch Produktionssysteme benötigen weiterhin Updates, Rebalancing und Fehlerbehebung.

Auch Energieangaben benötigen unabhängige Validierung. NAND bewahrt Daten ohne Refresh-Energie, was ihm gegenüber DRAM einen theoretischen Vorteil verschafft. Dennoch verbrauchen der Basis-Die, die breite Schnittstelle, Fehlerkorrektur und parallele Array-Zugriffe allesamt Energie.

Sandisks früheres Datenblatt beschrieb ein Ziel der ersten Generation von 1.6TB/s und 512GB in einem Stack aus 16 Dies. Es behauptete zudem, zu den Speichertechnologien mit den niedrigsten Kosten pro Bit zu gehören. Weder SK hynix noch Sandisk haben einen endgültigen kommerziellen Preis oder verifizierte Gesamtsystemkosten veröffentlicht.

Die Wirtschaftlichkeit wird mehr umfassen als NAND-Dies. Fortschrittliches Packaging, der Controller-Basis-Die, die UCIe-Integration, Kühlung, Board-Design und Softwareentwicklung verursachen zusätzliche Kosten. Ausbeuteverluste werden besonders wichtig bei hohen Stacks, die viele Komponenten enthalten.

Die breite Spanne der Spezifikation von 0.4TB/s bis 3.0TB/s schafft eine weitere Unsicherheit. Sie kann mehrere Produktgenerationen unterstützen, macht aber allgemeine Aussagen über die „HBF-Leistung“ weniger aussagekräftig. Käufer müssen Leistungsklasse, Kapazität, Latenz, Ausdauer und Energiebedarf jeder Implementierung prüfen.

Es gibt zudem einen Akzeptanzkreislauf. Speicherlieferanten benötigen Prozessorzusagen, bevor sie stark in die Produktion investieren. Prozessoranbieter wollen zuverlässige Muster und mehrere Lieferanten, bevor sie Packages neu entwerfen. Cloud-Betreiber wollen getestete Systeme, bevor sie Speicherverwaltungssoftware umschreiben.

Offene Standards können diesen Kreislauf durchbrechen, indem sie jedem Teilnehmer ein stabiles Ziel geben. Sie können das finanzielle Risiko jedoch nicht beseitigen. Das HBF-Konsortium muss Interesse in Referenzdesigns, Controller, Validierungswerkzeuge und Kaufzusagen umwandeln.

Der günstigste öffentliche Fahrplan kam 2025 von Sandisk. Das Unternehmen strebte erste HBF-Speichermuster in der zweiten Hälfte des Jahres 2026 an. Muster von KI-Inferenzgeräten mit HBF erwartete es Anfang 2027.

Der Musterfahrplan ist nicht zu einem Zeitplan für die Volumenproduktion geworden. Muster erlauben Partnern, die Machbarkeit zu testen. Sie belegen weder Ausbeute noch Verfügbarkeit oder Rechenzentrumszuverlässigkeit.

Diese Lücke sollte prägen, wie Leser die Ankündigung interpretieren. SK hynix hat nicht bewiesen, dass HBF die Speicherwand der Inferenz auflöst. Das Unternehmen veröffentlichte einen detaillierten Vorschlag für den Aufbau und die Verbindung der relevanten Hardware.

Die stärkste skeptische Sichtweise lautet nicht, dass HBF keinen nützlichen Zweck erfüllt. Das Kapazitätsproblem beim Speicher ist real, und gestufte Architekturen sind eine etablierte technische Antwort. Die Sorge ist, ob diese konkrete Implementierung genügend Nutzen liefern kann, nachdem Latenz, Packaging, Software und Kosten berücksichtigt wurden.

Offenes HBF setzt den breiteren Speichermarkt unter Druck

Die Spezifikation zwingt Speicher- und Accelerator-Unternehmen zu einer Reaktion, selbst wenn sie sich gegen die Einführung von HBF entscheiden.

Samsung und Micron konkurrieren direkt mit SK hynix bei HBM. Kioxia konkurriert bei NAND und unterhält Fertigungsbeziehungen mit Sandisk. Alle stehen nun vor der Wahl, teilzunehmen, eine kompatible Implementierung zu entwickeln oder eine andere Antwort zu propagieren.

Ein Beitritt würde die Legitimität von HBF stärken, die Teilnehmer jedoch einem Standard aussetzen, der zunächst von SK hynix und Sandisk geprägt wurde. Außerhalb zu bleiben bewahrt strategische Unabhängigkeit, birgt jedoch das Risiko, zwei Wettbewerbern die Definition einer entstehenden Schnittstelle zu überlassen.

Accelerator-Anbieter stehen vor einer ähnlichen Rechnung. Eine kapazitätsreiche Flash-Schicht könnte ihnen ermöglichen, größere Modelle zu unterstützen, ohne entsprechende HBM-Kapazitäten hinzuzufügen. Sie könnte zugleich das Package-Design verkomplizieren und die Einfachheit ihrer bestehenden Speicherarchitektur schwächen.

Nvidias Position verdient besondere Aufmerksamkeit, weil seine Accelerators einen großen Teil des aktuellen Markts für KI-Infrastruktur tragen. Nvidia hat keine HBF-Einführung angekündigt. Ohne Unterstützung führender Accelerator-Plattformen könnte HBF auf kundenspezifisches Silizium und spezialisierte Inferenzsysteme beschränkt bleiben.

Googles Beteiligung gleicht dieses Risiko teilweise aus. Ein Hyperscaler mit eigenen Prozessoren kann eine neue Speicherarchitektur einführen, ohne auf die Roadmap eines kommerziellen GPU-Anbieters zu warten. Ein erfolgreicher interner Einsatz könnte technische Belege und relevantes Volumen liefern.

Tenstorrent kann testen, ob die offene Schnittstelle für ein kleineres Prozessor-Ökosystem funktioniert. Seine Beteiligung erweitert das Konsortium zudem über etablierte Speicher- und Cloud-Unternehmen hinaus. Allerdings garantiert derzeit keiner der beiden Teilnehmer eine Akzeptanz im Massenmarkt.

Der HBF-Vorstoß folgt einem etablierten Muster bei Rechenzentrums-Hardware. Einige Unternehmen definieren eine gemeinsame Schnittstelle, veröffentlichen sie über eine Branchenorganisation und gewinnen Nutzer, bevor Produkte ausgereift sind. Der Erfolg hängt davon ab, ob Wettbewerber Interoperabilität als wertvoller als Kontrolle ansehen.

HBM folgte über JEDEC-Standards und enge Koordination zwischen Speicherlieferanten und Prozessordesignern einem anderen institutionellen Weg. Der OCP-Weg von HBF bringt Cloud-Betreiber und Systemarchitekten näher an den Spezifikationsprozess.

Dieser Ansatz passt zum vorgesehenen Workload. KI-Inferenzinfrastruktur umfasst Prozessoren, Speicher, Storage, Netzwerke, Orchestrierung und Anwendungssoftware. Die Optimierung allein der Speicherkomponente würde wichtige Systemengpässe übersehen.

Ein 512GB-HBF-Stack kann die Leistung nicht verbessern, wenn Software wiederholt winzige, verstreute Blöcke anfordert. Er wird nützlicher, wenn Compiler und Laufzeitumgebungen Gewichte für lange sequenzielle Lesevorgänge anordnen. Die Systemarchitektur bestimmt, ob die beworbene Bandbreite zu produktiver Arbeit wird.

Entwickler könnten HBF daher über Software kennenlernen, bevor sie Hardwarespezifikationen berühren. Frameworks benötigen Zuweisungsrichtlinien, Profiling-Tools und Platzierungssteuerungen. Betreiber benötigen Transparenz über HBM-, HBF- und SSD-Schichten hinweg.

Dies ähnelt der umfassenderen Aufgabe, Informationen nach Relevanz und Zugriffshäufigkeit zu verwalten. Eine durchsuchbare Wissensdatenbank trennt ebenfalls aktiven Kontext von größeren aufbewahrten Sammlungen. HBF wendet eine verwandte Hierarchie auf Maschinendaten bei Hardwaregeschwindigkeit an.

Die Analogie hat Grenzen, doch das Prinzip ist nützlich. Die schnellste Ressource bleibt knapp. Systeme verbessern sich, wenn sie unmittelbar benötigte Informationen nahe halten und weniger dringendes Material in eine größere unterstützende Schicht verlagern.

Das ist das strategische Argument für HBF. Es muss HBM nicht ersetzen, um wichtig zu werden. Es muss HBM-Kapazität für eine relevante Gruppe von Inferenz-Workloads weniger entscheidend machen.

Worauf nach dem Abklingen der Google-News-Schlagzeilen zu achten ist

Drei Signale werden bestimmen, ob HBF zu einem KI-Speicherstandard wird oder eine ambitionierte Papierarchitektur bleibt.

Das erste Signal ist die Lieferung physischer Muster. Sandisks öffentlicher Fahrplan sah HBF-Speichermuster für die zweite Hälfte des Jahres 2026 vor. Funktionierende Packages würden Partnern ermöglichen, Latenz, nachhaltige Bandbreite, Ausdauer, Thermik und Energie unter reproduzierbaren Bedingungen zu messen.

Ergebnisse nahe den genannten Leistungsklassen würden die These stärken, dass massiv paralleles NAND als prozessornaher Speicher dienen kann. Verzögerungen oder große Lücken zwischen Spitzen- und Dauerleistung würden das kapazitätsorientierte Argument der Spezifikation schwächen.

Der nützlichste Benchmark würde vollständige Systeme vergleichen, nicht isolierte Packages. Er sollte Tokens pro Sekunde, Zeit bis zum ersten Token, Energie pro Token und gesamte Serverkosten messen. Außerdem sollte er offenlegen, wie viele Daten in HBM verbleiben.

Das zweite Signal ist ein namentlich benanntes Prozessordesign. Google und Tenstorrent sind dem Konsortium beigetreten, doch keiner hat einen Produktions-Accelerator mit HBF angekündigt. Ein konkreter Chip, ein Package oder eine Referenzplattform würde zeigen, dass die Integrationsarbeit über beratende Beteiligung hinausgegangen ist.

Ein Inferenzgeräte-Muster Anfang 2027, entsprechend Sandisks früherem Zeitplan, würde die Umsetzungsbehauptungen des Konsortiums stützen. Schweigen von Prozessorpartnern würde nahelegen, dass Packaging- oder Softwarearbeit weiterhin ungelöst ist.

Der Beitritt von Nvidia, AMD oder einem anderen kommerziellen Accelerator-Anbieter wäre besonders bedeutsam. Ihre Beteiligung würde HBF über kundenspezifische Systeme hinaus erweitern und seine Chancen verbessern, mehrere Speicherlieferanten anzuziehen.

Das dritte Signal ist breitere Lieferanten- und Softwareunterstützung. Ein offener Standard wird widerstandsfähig, wenn unabhängige Unternehmen kompatible Komponenten bauen können. Samsung, Micron, Kioxia, Controller-Anbieter, Packaging-Unternehmen und Cloud-Betreiber sind daher entscheidend.

Softwareunterstützung ist genauso wichtig. KI-Frameworks müssen HBF als eigenständige Schicht erkennen und Daten gemäß Zugriffsmustern platzieren. Ohne diese Ebene wären Entwickler mit manueller Abstimmung und inkonsistenter Leistung konfrontiert.

Die August-Ankündigung von SK hynix setzt einen wichtigen Kontrollpunkt. Das Unternehmen und Sandisk haben Kapazitäten, Leistungsklassen, Stack-Konfigurationen, Konnektivität und Zuverlässigkeitsziele definiert. Google und Tenstorrent haben glaubwürdige Branchenbeteiligung hinzugefügt.

Die Ankündigung beantwortet die schwierigeren Fragen nicht. Kein öffentliches Produktionssystem hat die behauptete Balance aus Kapazität, Bandbreite, Latenz, Energieverbrauch und Kosten demonstriert. Kein führender Anbieter von Standardbeschleunigern hat sich zu der Schnittstelle bekannt.

Leser, die die Geschichte über Google News verfolgen, sollten auf diese drei Signale achten statt auf eine weitere Runde theoretischer Vergleiche. Entscheidend sind gemessenes Silizium, ein namentlich genannter Beschleuniger und weitere unabhängige Implementierer.

Wenn alle drei auftreten, kann HBF zu einer praktischen Ergänzung von HBM und SSDs werden. Wenn sich lediglich Spezifikationen und Simulationen häufen, wird die Branche die Kapazitätsanforderungen bei der Inferenz weiterhin mit mehr HBM, herkömmlichem Speicher und Softwareoptimierung angehen.

Die nächste entscheidende Schlagzeile sollte daher einen Produktnamen und gemessene Ergebnisse aus Workloads enthalten. Bis dahin hat SK hynix einen vielversprechenden Weg durch die KI-Speicherbarriere eröffnet, doch die Hardware hat sie noch nicht überwunden.