La bandeja de conmutación AMD Helios QFX5252 convierte Ethernet abierto en un desafío físico
AMD exhibió su bandeja de conmutación Helios QFX5252 en OCP 2026, dejando a la vista dos chips de conmutación, conductos de líquido, retimers y un denso cableado de cobre. El hardware da una forma física a la estrategia de Ethernet abierto de AMD. También revela lo difícil que resulta ejecutarla.
La bandeja no es un switch top-of-rack convencional con puertos orientados hacia un pasillo de red. Es un módulo scale-up integrado diseñado para conectar aceleradores dentro de un rack AMD Helios. Su función es hacer que 72 GPU Instinct MI455X se comporten más como un único recurso de computación.
Eso sitúa al QFX5252 dentro de una competencia más amplia. AMD, HPE, Juniper y Broadcom impulsan una alternativa basada en Ethernet frente a los tejidos de aceleradores propietarios y estrictamente controlados. NVIDIA sigue siendo el referente, pero el conflicto inmediato es arquitectónico: la flexibilidad del Ethernet abierto frente a la eficiencia de un tejido integrado.
La bandeja de conmutación AMD Helios QFX5252 se abre en OCP 2026
El cambio más importante en OCP fue la visibilidad, porque la construcción interna del QFX5252 convirtió una promesa arquitectónica en hardware inspeccionable.
HPE anunció el QFX5252 en junio de 2026, pero la exhibición de OCP mostró cómo se ensambla el módulo scale-up. Las fotografías de Patrick Kennedy de la bandeja de conmutación abierta revelan dos secciones de conmutación adyacentes dentro de un chasis de doble ancho.
La OCP Global Summit 2026 se celebró del 12 al 15 de octubre en San José, California. El programa de la cumbre situó la infraestructura de IA, las redes abiertas, la refrigeración y la energía entre sus temas centrales.
El QFX5252 reunió esos temas en una sola bandeja. Su disposición interna contiene dos chips de conmutación Broadcom Tomahawk 6, según ServeTheHome. Cada chip proporciona 102,4 terabits por segundo de capacidad de conmutación, lo que otorga a la bandeja 204,8 Tbps en conjunto.
Esa cifra requiere una interpretación cuidadosa. Describe la capacidad de conmutación combinada de dos chips, no el ancho de banda utilizable por una sola aplicación. El rendimiento de la carga de trabajo también depende de la topología, la eficiencia del protocolo, el software, la congestión y el resto del rack.
Los chips se sitúan bajo bloques refrigerados por líquido. También aparece hardware de refrigeración adicional sobre componentes que ServeTheHome identifica como retimers. Un retimer recibe y retransmite una señal de alta velocidad, ayudándola a recorrer mayores distancias a través de trayectos eléctricamente difíciles.
Esas piezas importan porque las conexiones traseras no están cerca de todos los chips de conmutación. Las señales deben atravesar la bandeja y alcanzar conectores ciegos de alta densidad, que se acoplan automáticamente cuando los operadores deslizan el módulo dentro del rack.
A velocidades de señalización PAM4 de 224G, la distancia sobre la placa de circuito se vuelve costosa. PAM4 codifica dos bits por símbolo mediante cuatro niveles de señal, aumentando la capacidad mientras endurece los requisitos de integridad de señal. Los trayectos eléctricos más largos sufren atenuación, reflexiones, jitter y diafonía.
Por ello, la bandeja utiliza cables y retimers en lugar de tratar su placa de circuito impreso como toda la ruta de datos. Esa decisión produce una máquina visualmente densa. También muestra por qué las redes de alta velocidad dependen cada vez más del empaquetado y la ingeniería mecánica.
Incluso las asas cuentan parte de la historia. ServeTheHome observó palancas de inserción inusualmente largas en la bandeja. Su campo de conectores trasero genera una fuerza de inserción considerable, por lo que los técnicos necesitan palanca mecánica para asentar correctamente el conjunto.
Ese detalle parece menor hasta que la capacidad de mantenimiento entra en el cálculo. Una bandeja de conmutación en un rack de IA debe conectar alimentación, refrigerante, gestión y cientos de carriles de alta velocidad. Los operadores también necesitan sustituirla sin reconstruir el tendido de cables del rack.
AMD describe Helios como un diseño modular con conexiones integradas de alimentación, refrigeración y red. Su arquitectura Helios publicada afirma que la sustitución de sleds debería evitar el recableado y reducir las interrupciones de mantenimiento.
La exhibición del QFX5252 da una base más concreta a esa afirmación. También expone el coste de ingeniería que hay detrás. El acoplamiento ciego simplifica el mantenimiento tras la instalación, pero lograr esa simplicidad requiere conectores densos, alineación precisa y fuerzas de inserción cuidadosamente controladas.
El resultado es más significativo que una pieza de hardware atractiva. El chasis abierto muestra que las redes scale-up se están convirtiendo en un sistema mecánico a nivel de rack, no simplemente en una colección de chips de conmutación rápidos.
Por qué Helios necesita redes scale-up dentro del rack
El QFX5252 existe porque añadir GPU no crea capacidad de computación útil a menos que esas GPU puedan intercambiar datos sin esperar a la red.
Los grandes modelos de IA no siempre caben en la memoria de un solo acelerador. Los sistemas de entrenamiento e inferencia dividen los pesos del modelo, las activaciones y los cálculos entre muchas GPU. Después, esos dispositivos deben intercambiar resultados intermedios durante toda la carga de trabajo.
El paralelismo tensorial es un ejemplo. Divide operaciones matemáticas individuales entre varios aceleradores. Cada GPU participante comparte repetidamente resultados parciales, convirtiendo la latencia y la consistencia de la red en parte del rendimiento efectivo de cómputo.
Una ruta lenta o inestable puede retrasar a todo el grupo. El rack puede contener una enorme capacidad nominal de procesamiento y, sin embargo, ofrecer una utilización deficiente porque los aceleradores pasan tiempo esperando comunicaciones colectivas.
AMD afirma que Helios conecta 72 GPU Instinct MI455X dentro de un dominio scale-up. La empresa asegura contar con 260 terabytes por segundo de ancho de banda scale-up bidireccional agregado y acceso a 31 terabytes de memoria HBM4.
HBM4 es memoria de alto ancho de banda situada cerca del silicio del acelerador. Su función es suministrar datos con la rapidez suficiente para mantener activos los motores de cómputo. Combinar esa memoria entre muchas GPU exige una interconexión con un ancho de banda igualmente agresivo.
La especificación de conmutación Helios de AMD describe 21,6 TB/s de ancho de banda bidireccional por switch. También enumera dos ASIC de conmutación UALoE de 512 carriles y 200G, con 216 enlaces activos por ASIC.
UALoE significa Ultra Accelerator Link over Ethernet. Adapta el modelo scale-up de UALink a la tecnología Ethernet, orientado a la comunicación directa entre aceleradores dentro de sistemas a escala de rack.
Esto difiere de las redes scale-out. Scale-up une aceleradores en un dominio de computación estrechamente acoplado, mientras que scale-out conecta varios servidores o racks. Ambos son importantes, pero resuelven problemas distintos de distancia, latencia y fallos.
AMD describe su red de tres capas más amplia como infraestructura de front-end, scale-up y scale-out. El front-end gestiona usuarios, almacenamiento y servicios. Scale-up conecta GPU dentro del rack, mientras que scale-out conecta racks a través de un clúster.
El QFX5252 ocupa la capa scale-up. Su tráfico no es tráfico Ethernet empresarial ordinario que circula entre aplicaciones. Transporta sincronización e intercambios de datos que afectan directamente a que las costosas GPU sigan siendo productivas.
AMD afirma que cada GPU se conecta mediante 18 estaciones UALoE independientes distribuidas entre bandejas de conmutación separadas. La empresa sostiene que esta disposición puede preservar el dominio unificado de GPU cuando una ruta experimenta un evento de hardware.
Esta afirmación de resiliencia aún requiere pruebas independientes con cargas de trabajo de producción. Sin embargo, explica por qué el diseño utiliza múltiples planos en lugar de una única ruta de conmutación sencilla.
HPE esbozó por primera vez su papel en las redes Helios en diciembre de 2025. El anuncio del rack de la empresa identificó el silicio Broadcom Tomahawk 6 y UALoE como bases de su switch scale-up.
HPE también posicionó Helios como un diseño Open Rack Wide. Open Rack Wide utiliza un formato de rack de doble ancho concebido para alojar cómputo de alta densidad, distribución de energía, refrigeración líquida y acceso para mantenimiento.
Ese formato físico explica la forma inusual del QFX5252. Un switch convencional de una unidad de rack se diseña en torno a puertos de panel frontal y fuentes de alimentación sustituibles. Esta bandeja pertenece a un rack concebido como un solo sistema.
Recibe energía a través del rack en lugar de depender de cables de alimentación estándar para switches. Sus conexiones de refrigeración se integran con el circuito líquido del rack. Sus conectores traseros se acoplan con un cartucho de cables, en vez de exponer todo el tejido en su frontal.
El resultado es un dispositivo de red que se parece más a un sled de servidor. No es una decisión estética. Refleja un cambio más amplio: pasar de ensamblar clústeres de IA con componentes de propósito general a comprar sistemas validados a escala de rack.
Por tanto, para los compradores está cambiando la unidad de evaluación. El número de puertos y el rendimiento de conmutación independiente siguen siendo útiles, pero no reflejan los procedimientos de mantenimiento, los requisitos de refrigerante, la topología, el software ni el comportamiento a nivel de carga de trabajo.
La bandeja de conmutación AMD Helios QFX5252 hace visibles esas dependencias. Convierte las redes de una compra periférica en parte de la propia plataforma de aceleradores.
Ethernet abierto frente al modelo de tejido integrado de NVIDIA
La competencia principal no enfrenta a AMD con un solo proveedor de switches, sino a las redes scale-up de Ethernet abierto con un tejido propietario estrechamente integrado.
NVIDIA ha construido sus sistemas scale-up en torno a NVLink y NVSwitch. Ese enfoque acopla aceleradores, silicio de interconexión, diseño de sistemas y software bajo un único propietario de plataforma.
La integración ofrece ventajas claras. Un proveedor puede coordinar la señalización, la topología, el firmware, las bibliotecas de comunicación colectiva y las hojas de ruta de aceleradores. Los ingenieros pueden optimizar esas capas conjuntamente sin negociar un estándar entre varias empresas.
La contrapartida es la dependencia. Los clientes que seleccionan ese sistema también aceptan una pila de hardware y software estrechamente controlada. Sustituir una capa sin cambiar las demás se vuelve difícil.
AMD y HPE presentan UALoE como otra vía. Su diseño combina aceleradores AMD, ingeniería de sistemas HPE, software de red Juniper, silicio de conmutación Broadcom y una interconexión derivada de Ethernet.
HPE denominó formalmente HPE Juniper Networking QFX5252 en junio de 2026. Su comunicado de redes describe la bandeja como un módulo scale-up para AMD Helios.
HPE afirma que proporciona la conmutación de baja latencia y alto ancho de banda requerida para grandes sistemas de IA. Se trata de una afirmación del proveedor, no de un resultado de carga de trabajo establecido de forma independiente.
La distinción importa porque «abierto» no significa automáticamente intercambiable. Un estándar puede publicar requisitos eléctricos, de protocolo y de gestión, mientras que las implementaciones reales aún dependen de combinaciones validadas de hardware y software.
El QFX5252 también utiliza silicio comercial, pero no una configuración genérica. Broadcom Tomahawk 6 proporciona la base de conmutación, mientras que HPE y Juniper lo empaquetan para Helios y lo operan con software basado en SONiC.
SONiC es un sistema operativo de red de código abierto desarrollado inicialmente para switches a escala de nube. Separa el software de red de un único proveedor de hardware, aunque las implementaciones de producción aún requieren controladores y validación específicos para cada plataforma.
Eso da a los socios de AMD margen para diferenciarse. HPE puede aportar integración de racks, refrigeración, gestión y soporte. Juniper añade experiencia en operaciones de red. Broadcom suministra silicio de conmutación de alta capacidad.
Sin embargo, cada participante adicional genera trabajo de coordinación. Las versiones de firmware, los cambios de protocolo, la telemetría, la recuperación ante fallos y la cualificación de componentes deben mantenerse alineados entre los límites organizativos.
El modelo integrado de NVIDIA internaliza gran parte de esa coordinación. La vía de AMD la distribuye entre socios y organismos de estándares. Los clientes ganan más opciones arquitectónicas, pero alguien sigue siendo responsable del comportamiento final del sistema.
Por eso el QFX5252 importa más allá de su capacidad. Es una prueba de que los diseños scale-up derivados de Ethernet han pasado de los debates sobre estándares a productos específicos para racks.
La elección de Tomahawk 6 también es reveladora. ServeTheHome señala que la actual generación Tomahawk Ultra utiliza SerDes PAM4 de 112G, mientras que Helios usa enlaces PAM4 de 224G.
Un SerDes convierte datos paralelos de chips en señales serie de alta velocidad y revierte el proceso en el destino. La velocidad de sus carriles ayuda a determinar cuánto ancho de banda puede mover un switch a través de un número limitado de conexiones físicas.
Según el informe, Tomahawk 6 alcanza la velocidad de carril requerida. Sin embargo, utilizar un chip de switch Ethernet de alta capacidad no elimina las pérdidas físicas generadas por las rutas eléctricas de 224G.
Eso lleva directamente a los retimers y al cobre. El diseño de AMD mantiene el alcance eléctrico mediante componentes activos y un gran conjunto de cables. Según ServeTheHome, NVIDIA ha hablado de reducir la dependencia de retimers en algunos diseños.
El contraste no debe reducirse a «lo abierto es mejor» o «lo integrado es más rápido». Cada enfoque distribuye la complejidad de forma distinta.
El enfoque de AMD acepta una complejidad física y multivendedor visible para impulsar una estructura scale-up abierta. El enfoque de NVIDIA concentra el control de ingeniería dentro de su plataforma y limita hasta qué punto los clientes pueden cambiar componentes de manera independiente.
La presión comercial recae primero sobre los compradores de infraestructura y los proveedores de sistemas. Necesitan alternativas creíbles al abastecimiento de una sola pila tecnológica, pero no pueden sacrificar un rendimiento de entrenamiento predecible por una flexibilidad teórica.
HPE también tiene una razón estratégica para hacer que el modelo funcione. La empresa completó la adquisición de Juniper Networks en 2025, lo que le proporcionó una cartera de redes más amplia junto con servidores, refrigeración, almacenamiento y servicios.
El QFX5252 permite a HPE situar tecnología de Juniper dentro de un rack de AMD en lugar de vender redes solo alrededor del rack. Eso amplía su papel de suministrar una estructura de red a dar forma al sistema scale-up.
Para AMD, la bandeja aborda un requisito competitivo central. Los aceleradores potentes por sí solos son insuficientes cuando el mercado evalúa cada vez más racks completos, entornos de software, redes y calendarios de despliegue.
Por lo tanto, la exhibición de OCP representa una prueba del ecosistema. AMD debe demostrar que una coalición basada en estándares puede ofrecer un comportamiento integrado sin que una empresa controle cada capa.
El cobre, los retimers y la refrigeración exponen la verdadera disyuntiva
El mayor riesgo de la estructura abierta no es la disponibilidad de ancho de banda de conmutación, sino la complejidad necesaria para proporcionar ese ancho de banda de forma fiable dentro de un rack mantenible.
Las conexiones de cobre siguen siendo atractivas dentro de un rack porque evitan los transceptores ópticos y sus requisitos asociados de energía, coste y control. Los enlaces eléctricos cortos también pueden ofrecer una latencia excelente.
El problema es el alcance. Con PAM4 de 224G, cada conector, pista y cable afecta a la integridad de la señal. Los diseñadores no pueden enrutar carriles de forma despreocupada por una bandeja grande y asumir que el receptor reconstruirá datos limpios.
El QFX5252 responde a ese problema con retimers. Estos dispositivos restauran la calidad de la señal entre puntos finales, permitiendo que los carriles recorran una distancia mayor de la que admitiría una ruta pasiva directa.
Los retimers son útiles, pero no son gratuitos. Consumen energía, generan calor, añaden componentes y crean puntos de fallo adicionales. Su firmware y sus diagnósticos también pasan a formar parte de las operaciones del sistema.
La refrigeración líquida gestiona el calor alrededor de los chips de switch principales y los bloques de retimers. Las fotografías de ServeTheHome muestran colectores internos que distribuyen refrigerante por la bandeja.
Algunos otros componentes siguen utilizando ventiladores y disipadores. Ese diseño de refrigeración mixto sugiere que el líquido se ocupa de las fuentes de calor más concentradas, mientras que el aire sigue siendo práctico para la electrónica de menor potencia.
La disposición complica el mantenimiento. Un técnico no se limita a sustituir un switch seco y autónomo. El procedimiento implica un componente integrado con la alimentación del rack, conexiones de refrigerante, conectores traseros de la estructura de red y una densa instalación de cables.
AMD afirma que el diseño permite sustituir rápidamente el sled sin recablear. Eso mejoraría la disponibilidad si los conectores blind-mate y la infraestructura del rack funcionan de forma fiable durante ciclos de mantenimiento repetidos.
La evidencia pública todavía no confirma ese resultado a escala de flota. La unidad de OCP demuestra que la integración física existe. No demuestra la durabilidad de los conectores a largo plazo, las tasas de fugas, los tiempos de sustitución ni el tiempo de actividad de las aplicaciones.
Las afirmaciones de rendimiento requieren una cautela similar. HPE ha anunciado 260 TB/s de ancho de banda scale-up agregado y hasta 2,9 exaflops de rendimiento FP4 para su configuración Helios.
Son especificaciones de plataforma. No revelan el rendimiento sostenido para un modelo concreto, una operación colectiva, una longitud de secuencia, un tamaño de lote o un escenario de fallo.
La capacidad combinada de los chips de switch de 204,8 Tbps tampoco puede compararse directamente con los 260 TB/s de ancho de banda agregado del rack. Una cifra describe la capacidad de conmutación en terabits, mientras que la otra agrega el movimiento bidireccional de datos en terabytes.
Las distintas convenciones de cálculo pueden hacer que las arquitecturas parezcan más cercanas o más alejadas de lo que realmente están. Los compradores necesitan métodos de prueba divulgados antes de utilizar el ancho de banda promocional como comparación de compra.
La energía es otra cuestión abierta. AMD publica detalles de ancho de banda y conectividad de la bandeja de switch Helios, pero su página pública de producto no ofrece un perfil de potencia completo del QFX5252.
Esa omisión importa porque cada retimer y componente de refrigeración contribuye al consumo energético del rack. La métrica relevante no es solo el cómputo máximo. Es la carga de trabajo completada por unidad de energía bajo una utilización realista.
El software también determina si la apertura del hardware produce una elección práctica. Se espera que AMD Fabric Manager y Fabric OS gestionen el aprovisionamiento, la telemetría, la colocación de cargas de trabajo y la recuperación ante fallos en la red scale-up.
HPE incorpora las operaciones de Juniper y SONiC al sistema. El reto consiste en presentar esas capas como un único producto con soporte, en lugar de varios dominios de gestión adyacentes.
Los fallos pondrán a prueba esa promesa. Cuando un trabajo de entrenamiento se ralentiza, los operadores deben determinar si la causa es un acelerador, un cable, un retimer, una ruta de switch, una política de software, una condición térmica o una biblioteca colectiva.
La telemetría integrada puede hacer que esa investigación sea manejable. Las herramientas fragmentadas pueden convertir la apertura en una larga escalada entre proveedores.
El diseño físico plantea otra pregunta de futuro: ¿cuánto tiempo puede seguir siendo práctico el cobre a estas velocidades de carril y distancias?
ServeTheHome sostiene que el QFX5252 ilustra el argumento a favor de la óptica coempaquetada. CPO sitúa los motores ópticos cerca del silicio de conmutación, reduciendo el alcance requerido de las señales eléctricas de alta velocidad.
Eso podría eliminar parte de la complejidad del cobre y los retimers. También podría introducir nuevos retos de mantenimiento, térmicos, de láseres, gestión de fibra y fabricación.
Por tanto, el QFX5252 debe interpretarse como una solución sofisticada para un problema transitorio. Lleva la conectividad scale-up de cobre profundamente a la generación de 224G, al tiempo que muestra por qué los sistemas futuros podrían acercar la óptica a los chips.
Eso no vuelve obsoleta a la bandeja antes de su envío. Los centros de datos adoptan tecnologías solo cuando cumplen requisitos de coste, fiabilidad y suministro. El cobre sigue siendo valioso cuando puede cubrir de forma predecible la distancia requerida.
La cuestión abierta es si esta implementación ofrece una economía de sistema aceptable. Los compradores necesitan evidencia de despliegues de producción, no solo fotografías y especificaciones de componentes.
Tres señales decidirán si el QFX5252 importa
La siguiente etapa es la validación comercial y operativa, porque una llamativa exhibición de OCP no establece liderazgo en producción.
La primera señal es el despliegue por parte de clientes. AMD afirmó en octubre que los clientes estaban probando sistemas Helios en sus propias instalaciones, validando cargas de trabajo y preparando despliegues más grandes.
Una señal más sólida serán clústeres de producción identificados con hitos de instalación divulgados. Enviar racks es útil, pero operarlos de forma continua con cargas de trabajo de entrenamiento e inferencia aporta evidencia más significativa.
Las divulgaciones de despliegue deberían identificar la escala del sistema, el tipo de carga de trabajo y el estado operativo. Un pedido previsto tiene menos peso que hardware aceptado que ejecuta trabajos de clientes.
La segunda señal son los datos independientes de rendimiento y fiabilidad. Los compradores necesitan resultados de comunicación colectiva, rendimiento de aplicaciones, mediciones de energía y comportamiento durante fallos de rutas.
Los benchmarks estándar de aceleradores solo captarán una parte de la historia. Las pruebas más informativas someterán la red a estrés con muchas GPU, cargas de trabajo simultáneas, ejecuciones prolongadas y fallos inyectados.
Busque evidencia de que la topología multiplano de AMD preserva los trabajos cuando falla un enlace o una ruta de bandeja. La recuperación sin terminar una costosa ejecución de entrenamiento respaldaría el argumento de resiliencia de la arquitectura.
Las mediciones de mantenimiento también importan. Los operadores deberían informar cuánto tiempo lleva diagnosticar y sustituir un QFX5252, incluido el drenaje de las conexiones de refrigerante y el reajuste de la interfaz blind-mate.
La tercera señal es la expansión del ecosistema más allá de una configuración de HPE. Un estándar abierto adquiere valor estratégico cuando varios proveedores implementan productos compatibles y los clientes pueden ejercer una elección significativa.
Que otro proveedor de sistemas Helios adopte una implementación de switch cualificada diferente reforzaría la afirmación de apertura de AMD. Una gestión interoperable y un comportamiento consistente de las cargas de trabajo fortalecerían ese argumento.
El resultado contrario lo debilitaría. Si cada proveedor de Helios depende de una combinación estrechamente acoplada de bandeja y software, el diseño podría seguir siendo abierto en especificación mientras se comporta como un producto verticalmente integrado.
La respuesta de NVIDIA proporcionará otra referencia útil, pero no debería redefinir la evaluación. La prueba relevante es si los sistemas basados en QFX5252 ofrecen resultados predecibles para los clientes que desean una pila de aceleradores alternativa.
La bandeja de switch AMD Helios QFX5252 ya tiene éxito como demostración de ingeniería. Combina dos switches de alta capacidad, carriles de 224G, refrigeración líquida, retimers y cobre denso dentro de un módulo mantenible.
Sus componentes internos expuestos también impiden los eslóganes fáciles. Ethernet scale-up abierto no es una simple sustitución de las estructuras propietarias. Transfiere complejidad a los estándares, la coordinación de socios, el empaquetado, el software y la validación del sistema.
Los equipos de infraestructura que evalúan Helios deberían ahora solicitar evidencia a nivel de carga de trabajo, datos de energía, resultados de recuperación ante fallos y procedimientos de mantenimiento documentados. También deberían examinar qué componentes son realmente intercambiables.
Esa evidencia determinará si el hardware de OCP se convierte en una plataforma duradera o sigue siendo una exhibición impresionante. Siga las primeras instalaciones de producción, las pruebas independientes de clústeres y los proveedores adicionales de UALoE. Esas tres señales mostrarán si la estructura abierta de AMD puede competir como un sistema operativo, y no meramente como una arquitectura.
