La expansión PowerSiP de ASE lleva la alimentación de IA bajo el procesador, pero faltan pruebas
ASE amplió PowerSiP con un diseño de empaquetado tridimensional que apunta a reducir en al menos un 50% las pérdidas parásitas de enrutamiento en sistemas de IA de clase kilovatio. La expansión PowerSiP de ASE sitúa la regulación de voltaje bajo el procesador, acortando el recorrido de corrientes que superan los 1.000 amperios.
Este posicionamiento importa porque los últimos centímetros del suministro eléctrico se han convertido en una costosa fuente de resistencia y calor. Sin embargo, ASE no ha publicado condiciones de prueba, implementaciones de clientes ni ahorros medidos en centros de datos para la plataforma ampliada.
Por tanto, el conflicto es más acotado de lo que sugiere la promesa del titular. ASE desafía a los reguladores de voltaje laterales convencionales, pero no resuelve el problema energético completo del centro de datos. Competidores como Infineon, Delta Electronics, Monolithic Power Systems, Vicor y Empower Semiconductor persiguen el mismo cambio arquitectónico.
La expansión PowerSiP de ASE añade un conjunto de herramientas de empaquetado 3D
ASE ha convertido PowerSiP de un concepto amplio de suministro de energía en una plataforma de fabricación más detallada para módulos de regulación de voltaje integrados verticalmente.
ASE anunció la expansión el 13 de octubre de 2026, durante SEMICON West y la Open Compute Project Global Summit. La empresa indicó que la solución ya está disponible para aplicaciones de centros de datos de IA y computación de alto rendimiento.
Un módulo regulador de voltaje, o VRM, convierte la energía entrante en el voltaje bajo y estrictamente controlado que requiere un procesador. Las placas de servidor tradicionales suelen colocar estos componentes junto al procesador, obligando a la corriente a desplazarse lateralmente por pistas de cobre y conexiones del encapsulado.
La alternativa de ASE coloca un VRM compacto en la cara posterior de la placa de circuito, directamente bajo el procesador. Esta disposición vertical de placa a chip reduce la distancia física entre la etapa final de conversión y el silicio de cómputo.
Según el anuncio de PowerSiP de ASE, los sistemas de IA actuales pueden superar un kilovatio por procesador. Su corriente pico puede rebasar los 1.000 amperios mientras el voltaje del núcleo se mantiene por debajo de un voltio.
Estas condiciones hacen que la resistencia sea especialmente costosa. La pérdida eléctrica aumenta con el cuadrado de la corriente, por lo que incluso una resistencia moderada cobra importancia cuando miles de amperios atraviesan una placa.
La plataforma ampliada combina varias opciones de empaquetado en lugar de prescribir un único regulador terminado. Entre ellas se incluyen condensadores colocados entre sustratos sin núcleo y matrices de condensadores sin sustrato con terminales expuestos.
ASE también menciona pines de cobre con una relación de aspecto de cuatro a uno. Los pines más altos están diseñados para reducir la impedancia del encapsulado mientras transportan energía a través de un espacio vertical limitado.
El moldeado de una o dos caras puede integrar componentes activos y pasivos en el mismo módulo compacto. Esta flexibilidad permite a los clientes adaptar la plataforma a distintos encapsulados de procesadores, placas de circuito y límites de altura de bandejas de cómputo.
Este es el principal cambio detrás de la noticia. PowerSiP ofrece ahora un conjunto de herramientas más específico para construir VRM delgados bajo GPU, procesadores tensoriales y aceleradores de IA personalizados.
La empresa afirma que esta disposición puede reducir las pérdidas parásitas de enrutamiento en un 50% o más. La pérdida parásita es energía disipada por resistencia e inductancia no intencionadas a lo largo de la ruta de suministro.
Ese porcentaje no describe el uso total de electricidad de un servidor o centro de datos. Se aplica a las pérdidas a lo largo de una ruta concreta de alta corriente entre el regulador y el procesador.
ASE tampoco ha identificado a un proveedor de procesadores que utilice la plataforma ampliada. “Disponible ahora” significa que las tecnologías de empaquetado están disponibles para los clientes, no que las implementaciones terminadas hayan llegado a clústeres comerciales de IA.
Esta distinción crea la tensión central del artículo. PowerSiP aborda un problema eléctrico medible, aunque la evidencia pública sigue estando en el nivel de plataforma y componente.
Por qué el suministro eléctrico para IA se ha convertido en un problema de empaquetado
Los procesadores de IA están obligando a integrar la conversión de energía, el empaquetado, la refrigeración y el diseño de placas en una sola decisión de ingeniería.
Un procesador que recibe un kilovatio a un voltio necesita aproximadamente 1.000 amperios, antes de considerar las pérdidas de conversión y el comportamiento transitorio. Transportar esa corriente a través de una placa de circuito requiere una cantidad considerable de cobre, espacio físico y gestión térmica.
Las pistas más largas añaden resistencia e inductancia. La resistencia convierte la electricidad en calor, mientras que la inductancia dificulta que el suministro responda cuando la demanda del procesador cambia rápidamente.
Las cargas de trabajo de IA pueden alternar entre estados operativos a gran velocidad. Esas transiciones generan cambios bruscos de corriente que pueden hacer caer el voltaje de suministro por debajo del rango aceptable para el procesador.
Los ingenieros llaman a esta caída temporal caída de voltaje. Los diseñadores suelen compensarla con condensadores adicionales, planos de alimentación más anchos, márgenes de voltaje conservadores o una menor frecuencia del procesador.
Cada respuesta consume algo valioso. Más condensadores requieren espacio, las estructuras de cobre más anchas complican el enrutamiento y un voltaje mayor incrementa el consumo del procesador.
Mover el regulador bajo el procesador ataca la propia distancia. La corriente recorre una ruta vertical más corta en lugar de atravesar la placa desde componentes situados junto al encapsulado.
Un análisis sectorial de energía describe el suministro vertical como una respuesta emergente a aceleradores de IA que consumen más de 1.000 vatios. También destaca la dificultad de suministrar 1.000 amperios por debajo de un voltio.
ASE presentó PowerSiP por primera vez en mayo de 2024. En ese momento, la empresa comparó su arquitectura con una configuración lateral convencional.
Las cifras originales de PowerSiP afirmaban una huella un 25% menor y un aumento de la densidad de corriente de 0,4 a 0,6 amperios por milímetro cuadrado. ASE también informó de que la pérdida de enrutamiento descendía del 12% al 6% en su comparación.
La expansión de 2026 replantea aquella arquitectura inicial para un conjunto más amplio de configuraciones de empaquetado tridimensional. Destaca métodos de ensamblaje cualificados que los clientes pueden combinar en módulos específicos para cada aplicación.
Esta evolución muestra cómo se ha desplazado el cuello de botella. Antes, el empaquetado conectaba un chip terminado a la placa, pero ahora determina la integridad de la alimentación, la gestión térmica, la ubicación de la memoria y el rendimiento de cómputo utilizable.
El contexto más amplio del consumo eléctrico incrementa el valor de las pequeñas mejoras. La Agencia Internacional de la Energía prevé que el consumo eléctrico de los centros de datos aumente de 485 teravatios-hora en 2025 a unos 950 teravatios-hora en 2030.
Se prevé que las instalaciones centradas en IA crezcan aún más rápido. Según las perspectivas energéticas de la IEA, su consumo eléctrico se triplicará durante ese período.
PowerSiP no puede abordar por sí solo la mayor parte de esa demanda. El consumo energético de los centros de datos también depende de la utilización de los procesadores, las redes, el almacenamiento, la refrigeración, la conversión de la instalación y la eficiencia de las cargas de trabajo.
Aun así, una pérdida cerca del procesador tiene una penalización adicional. La electricidad desperdiciada se convierte en calor dentro de una bandeja de cómputo densamente poblada, por lo que el equipo de refrigeración debe eliminarlo.
Por tanto, reducir esa pérdida puede ayudar dos veces. Disminuye la electricidad desperdiciada en el suministro y reduce la carga térmica asociada.
Esta lógica explica por qué el empaquetado de potencia se ha vuelto estratégicamente importante. Los diseñadores de aceleradores no pueden seguir elevando la densidad de cómputo mientras tratan la ruta final de energía como un detalle ordinario de una placa de circuito.
El suministro vertical de energía desafía al VRM lateral
La principal competencia enfrenta a los VRM laterales, con prácticas de fabricación consolidadas, contra módulos verticales que ofrecen rutas eléctricas más cortas.
El suministro lateral de energía sigue siendo familiar y funcional. Los reguladores situados junto al procesador son más fáciles de acceder, inspeccionar, refrigerar, sustituir y organizar mediante métodos consolidados de producción de placas.
Esta disposición también deja disponible la parte posterior del área del procesador para estructuras mecánicas. Los zócalos, el hardware de montaje, los refuerzos y los componentes de refrigeración ya compiten por espacio alrededor de los encapsulados de alta potencia.
Su debilidad eléctrica aumenta con la corriente. Una ruta más larga implica más resistencia, más inductancia y mayor exposición a cambios de voltaje durante transiciones rápidas de carga de trabajo.
El suministro vertical de energía invierte ese compromiso. Acepta una mayor integración y complejidad mecánica para reducir la distancia entre los componentes de conversión y el procesador.
El papel de ASE es importante porque es un importante proveedor externo de ensamblaje y pruebas de semiconductores. Puede combinar sustratos, moldeado, interconexiones de cobre, condensadores y procesos de fabricación dentro de un mismo programa de empaquetado.
Por tanto, la expansión PowerSiP de ASE no es simplemente otro anuncio sobre semiconductores de potencia. Propone que un proveedor de empaquetado avanzado puede coordinar las piezas mecánicas y eléctricas necesarias bajo un acelerador.
Esta coordinación puede ayudar a clientes que utilizan procesadores heterogéneos. Las GPU, los ASIC personalizados, los chiplets y la memoria de alto ancho de banda generan distintas huellas y requisitos de potencia.
Un conjunto de herramientas modular ofrece más libertad que un VRM fijo. Los clientes pueden elegir estructuras de condensadores, interconexiones y disposiciones de moldeado que se adapten a una placa y encapsulado concretos.
Sin embargo, la flexibilidad también desplaza el trabajo de diseño hacia una colaboración estrecha. El regulador, la placa, el encapsulado del procesador, el conjunto de refrigeración y el sistema de control de energía deben comportarse como un único producto.
Aquí es donde “cómo funciona ASE PowerSiP” se convierte en algo más que un diagrama. La arquitectura solo tendrá éxito si el enrutamiento más corto resiste ciclos térmicos, estrés mecánico, variaciones de ensamblaje y operación sostenida a alta corriente.
Este enfoque también convive con otro movimiento de la industria denominado suministro de energía por la cara posterior. Los fabricantes de chips utilizan ese término para estructuras que separan el cableado de alimentación del cableado de señales dentro del silicio.
La investigación sobre alimentación por la cara posterior de Imec describe rieles de alimentación enterrados, adelgazamiento de obleas y conexiones nanométricas a través del silicio. Estas técnicas operan dentro o inmediatamente detrás del dado.
PowerSiP opera a nivel de encapsulado y placa. Lleva la regulación de voltaje bajo el procesador, pero no sustituye la red interna de distribución de energía del chip.
Ambos enfoques pueden complementarse. Un VRM vertical puede acortar la ruta a nivel de placa mientras las estructuras por la cara posterior mejoran el suministro a través del propio procesador.
También pueden competir por la atención de ingeniería y el espacio físico. Los clientes deben decidir qué pasos de integración aportan beneficios suficientes para justificar una complejidad de fabricación adicional.
El suministro lateral no desaparecerá de inmediato. Sigue siendo adecuado cuando la corriente del procesador, la densidad de la placa o el rendimiento transitorio no justifican la integración vertical.
La presión será mayor en los aceleradores de entrenamiento de primer nivel y en el silicio personalizado para hiperescaladores. Estos productos concentran una enorme corriente en sistemas costosos que ya requieren placas y refrigeración especializadas.
Si PowerSiP triunfa allí, la adopción puede descender en el mercado a medida que madure la fabricación. Si los costes de integración siguen siendo altos, el suministro vertical podría permanecer limitado a los aceleradores más exigentes.
ASE entra en una carrera concurrida bajo el procesador
PowerSiP se incorpora a un mercado activo en el que las empresas de energía y los especialistas en encapsulado convergen en la misma ubicación física.
Vicor ha impulsado la entrega vertical mediante módulos multiplicadores de corriente situados bajo procesadores de alta corriente. Su arquitectura divide la regulación y la transformación en distintas etapas para acortar el tramo final de alta corriente.
Empower Semiconductor está desarrollando reguladores de voltaje integrados para procesadores de clase kilovatio. Sus materiales de 2026 describen una plataforma escalable diseñada para suministrar más de 3.000 amperios.
Infineon ha presentado módulos multifase compactos orientados a la entrega vertical de energía. Delta Electronics también ha colaborado con Infineon en módulos para procesadores de centros de datos de IA.
Monolithic Power Systems ofrece etapas de potencia de alta corriente compatibles con disposiciones verticales densas. Otros especialistas, entre ellos Lotus Microsystems y Amber Semiconductor, proponen módulos delgados bajo los encapsulados de aceleradores.
Estas empresas no comercializan todas la misma capa del sistema. Algunas se centran en circuitos de semiconductores de potencia, mientras que ASE se enfoca en opciones de ensamblaje, integración y encapsulado.
Esta diferencia crea oportunidades de colaboración. Un módulo PowerSiP sigue necesitando controladores adecuados, etapas de potencia, componentes magnéticos, condensadores y un diseño eléctrico específico para cada procesador.
También genera competencia por la influencia arquitectónica. El proveedor que controla el módulo integrado puede determinar la selección de componentes, los procedimientos de cualificación y los costes de cambio para los clientes.
Las empresas de procesadores avanzan desde otra dirección. La tecnología PowerVia de Intel separa el encaminamiento interno de alimentación y señales al suministrar energía por la parte trasera de un dado lógico.
Las plataformas de encapsulado avanzado también integran puentes, chiplets, condensadores y estructuras de potencia más cerca del silicio de cómputo. La frontera entre chip, encapsulado, placa y regulador sigue difuminándose.
La cuestión práctica no es qué empresa utiliza primero la palabra «vertical». Los compradores deben comparar la eficiencia de conversión, las pérdidas de encaminamiento, la respuesta transitoria, el grosor, la densidad de corriente, la refrigeración, la fiabilidad y el rendimiento de fabricación.
También necesitan condiciones de prueba comparables. Un porcentaje medido en un segmento de encaminamiento no puede compararse directamente con la eficiencia integral desde la entrada del rack hasta el procesador.
Esto dificulta cuantificar el impacto de ASE PowerSiP únicamente a partir de materiales públicos. La reducción declarada por la plataforma se refiere a la pérdida de encaminamiento parasitaria, no a la energía total consumida por una carga de trabajo de IA.
Una reducción del 50% en una categoría de pérdidas pequeña produciría un beneficio menor para el sistema. Una reducción similar en una categoría de pérdidas importante podría modificar sustancialmente los requisitos de energía y refrigeración.
La referencia de partida es igualmente importante. La longitud de las pistas, el grosor del cobre, el voltaje de entrada, el voltaje de salida, la corriente, la frecuencia de conmutación y la construcción de la placa influyen en el resultado.
La comparación de ASE de 2024 aportó varias cifras de referencia útiles. El anuncio de 2026 no revela una configuración de prueba equivalente para la configuración ampliada.
Por tanto, los clientes evaluarán PowerSiP mediante muestras de ingeniería, diseños de referencia y validación relevante para las cargas de trabajo. Los porcentajes de los comunicados de prensa no resolverán la decisión arquitectónica.
Este panorama competitivo también limita cualquier afirmación de que ASE es propietaria de la transición. La ampliación concede a ASE una posición creíble en encapsulado, pero varios proveedores ya apuntan a la entrega de energía bajo procesadores de IA.
Su ventaja podría proceder de la escala de fabricación y la amplitud de su oferta de encapsulado. Su reto consiste en demostrar que esas capacidades se traducen en módulos cualificados con beneficios de sistema repetibles.
La afirmación del 50% deja preguntas críticas sin responder
La afirmación de ASE sobre la reducción de pérdidas es técnicamente plausible, pero la empresa no ha divulgado suficiente evidencia para tratarla como una ganancia de eficiencia medida en centros de datos.
La expresión «50% o más» aparece de forma destacada en el anuncio y el material de producto de ASE. Se refiere a reducir las pérdidas de encaminamiento parasitarias acortando la trayectoria de transmisión de alta corriente.
Esta afirmación coincide con principios eléctricos básicos. Una trayectoria más corta y de menor resistencia debería desperdiciar menos energía al transportar la misma corriente.
Sin embargo, las decisiones de ingeniería dependen de valores absolutos además de porcentajes. Reducir una pérdida de encaminamiento de dos vatios a uno tiene consecuencias distintas que reducirla de 200 vatios a 100 vatios.
ASE no ha publicado la pérdida inicial, el perfil de corriente, la geometría de la placa, las condiciones ambientales ni el método de medición de la plataforma ampliada. Tampoco ha proporcionado validación independiente de laboratorio.
El anuncio público no incluye una curva de eficiencia del módulo. Esa curva mostraría con qué eficiencia funciona el regulador en distintas cargas y condiciones de entrada.
Tampoco hay un gráfico de respuesta transitoria. Los compradores necesitan esa información para evaluar la caída de voltaje cuando un acelerador cambia rápidamente entre estados de carga de trabajo.
La evidencia térmica es otra carencia. Colocar componentes de potencia bajo un procesador concentra calor cerca de una de las zonas más calientes del servidor.
La trayectoria eléctrica más corta puede reducir el calor de encaminamiento, pero el regulador sigue generando calor durante la conversión de voltaje. Los ingenieros deben evacuar ese calor a través de una placa y un conjunto de refrigeración congestionados.
Las limitaciones mecánicas merecen la misma atención. Los módulos traseros pueden competir con los sistemas de montaje del procesador, los refuerzos de la placa, el acceso para mantenimiento y las estructuras de placas frías.
El rendimiento de fabricación puede influir en el resultado económico. Integrar más componentes en un conjunto compacto solo crea valor cuando los proveedores pueden probarlo, repararlo y producirlo de forma consistente.
Las pruebas de fiabilidad deberán abarcar ciclos de temperatura, estrés de alta corriente, fatiga de soldadura o interconexiones y largos periodos de funcionamiento. La infraestructura de IA suele operar con utilización sostenida que expone rápidamente los puntos débiles.
ASE describe sus tecnologías de ensamblaje como cualificadas, lo que respalda la preparación para la fabricación. No demuestra que cada módulo PowerSiP específico de un cliente haya completado la cualificación del sistema.
Otra incertidumbre se refiere a quién posee el diseño completo. ASE proporciona una caja de herramientas, mientras que los clientes y los socios de componentes de potencia deben elegir la topología final y los parámetros operativos.
Ese modelo ofrece flexibilidad, pero hace que las afirmaciones publicadas sobre la plataforma sean menos predictivas. Dos implementaciones de PowerSiP pueden ofrecer resultados distintos en eficiencia, comportamiento térmico y fiabilidad.
Un artículo académico de junio de 2026 sobre entrega vertical de energía estimó que los enfoques existentes permanecían por debajo del 70% de eficiencia integral en algunas configuraciones de sistema. Su arquitectura propuesta alcanzó valores modelados superiores bajo supuestos específicos.
Esos resultados no constituyen una prueba de PowerSiP y no deben presentarse como tal. Muestran por qué los investigadores evalúan toda la cadena de entrega en lugar de un único segmento de encaminamiento.
Los operadores de centros de datos deberían aplicar la misma disciplina. Necesitan mediciones a nivel de pared bajo cargas de trabajo reales, no solo una reducción a nivel de encapsulado expresada como porcentaje.
Eso no vuelve irrelevante la afirmación de ASE. La pérdida de encaminamiento es una limitación real, y acortar la trayectoria es una respuesta racional.
Significa que la afirmación pertenece al inicio de la evaluación del cliente, no al final. La evidencia ausente determinará si PowerSiP se convierte en una plataforma amplia o en una opción especializada de encapsulado.
Tres señales mostrarán si PowerSiP importa
La adopción por clientes, las mediciones reproducibles y los diseños de referencia de la competencia determinarán si la ampliación de ASE PowerSiP transforma la infraestructura de IA.
La primera señal será un cliente o programa de procesadores identificado. ASE ha señalado las GPU, TPU, ASIC personalizados y sistemas de computación de alto rendimiento como aplicaciones objetivo.
Un diseño de acelerador divulgado mostraría que PowerSiP ha ido más allá de un catálogo de opciones de encapsulado. También revelaría el rango de potencia, las limitaciones de la placa y el calendario de producción de una implementación.
Un despliegue por parte de un hyperscaler reforzaría el caso de ASE, ya que estos operadores miden el consumo eléctrico y el comportamiento térmico a escala de flota. Una evaluación o prototipo sin identificar aportaría evidencia más débil.
La segunda señal es un conjunto completo de datos técnicos. ASE debería publicar la resistencia de encaminamiento, la eficiencia de conversión, la respuesta transitoria, las condiciones térmicas, el grosor del módulo y los resultados de fiabilidad.
La comparación más sólida utilizaría el mismo procesador y carga de trabajo con entrega lateral y vertical de energía. Separaría las pérdidas del regulador, las pérdidas de encaminamiento, el consumo del procesador y los efectos de refrigeración.
Los ahorros medidos en el sistema aclararían la afirmación del 50%. Mostrarían si una menor pérdida parasitaria modifica la potencia de entrada del servidor, la frecuencia sostenida, la temperatura del refrigerante o la densidad del rack.
La tercera señal es cómo responden los proveedores competidores. Los nuevos módulos de Infineon, Delta, MPS, Vicor, Empower y rivales del encapsulado establecerán referencias prácticas.
Un conjunto común de diseños de referencia ayudaría a los compradores a comparar arquitecturas. También revelaría si los clientes valoran una caja de herramientas de componentes abierta o un módulo propietario estrechamente integrado.
La adopción por competidores reforzaría la tesis subyacente de ASE de que la entrega lateral ha alcanzado sus límites. Productos competidores superiores aún podrían debilitar la posición individual de PowerSiP en el mercado.
También conviene observar la interacción con las hojas de ruta de los procesadores. Una mayor potencia de aceleradores y transiciones de corriente más rápidas favorecen trayectorias más cortas, mientras que las mejoras en eficiencia arquitectónica pueden reducir la presión.
Los cambios en la alimentación a nivel de instalación no eliminarán el problema de la etapa final. Voltajes de rack más altos reducen la corriente en la distribución ascendente, pero los procesadores siguen necesitando suministros inferiores a un voltio cerca de sus núcleos de cómputo.
La IEA informó de que la demanda mundial de electricidad de los centros de datos aumentó un 17% durante 2025. También indicó que el gasto de cinco grandes empresas tecnológicas superó los 400.000 millones de dólares ese año.
Esa inversión crea un fuerte incentivo para recuperar capacidad de cómputo útil de cada vatio. Sin embargo, no garantiza la adopción de ninguna plataforma de encapsulado en particular.
Para los compradores de infraestructura, la acción inmediata es sencilla. Pidan a los proveedores que definan el límite de cada porcentaje de eficiencia y proporcionen la referencia original.
Exijan vatios absolutos junto con las reducciones relativas. Soliciten resultados en cargas típicas y máximas, no solo en el punto operativo que produce la mejor cifra.
Los equipos de ingeniería también deberían evaluar pronto la mantenibilidad y la refrigeración. Las ganancias eléctricas pueden desaparecer si un módulo complica el diseño térmico, la reparación o el rendimiento de producción.
La ampliación de ASE PowerSiP identifica un cuello de botella real en la etapa final de la entrega de energía para IA. También muestra que el encapsulado avanzado se está convirtiendo en parte de la propia arquitectura de potencia.
La siguiente pregunta no es si las trayectorias más cortas reducen la resistencia. La pregunta es si ASE puede convertir ese principio en ahorros repetibles dentro de sistemas comerciales.
Los compradores deberían observar un despliegue identificado, mediciones comparables de sistema y volúmenes de producción cualificados. Hasta que aparezcan esas señales, PowerSiP es una arquitectura creíble con una ventaja a nivel de sistema aún no verificada.
