ASML está construyendo una herramienta de hybrid bonding, según su historial de patentes
ASML está construyendo una herramienta de hybrid bonding, según un conjunto de al menos 27 familias de patentes, un informe del sector y su hoja de ruta de encapsulado. La empresa no ha anunciado la máquina ni confirmado que vaya a realizarse un lanzamiento comercial. Sin embargo, las evidencias apuntan a un sistema die-to-wafer diseñado en torno a las fortalezas de ASML en alineación, metrología, control de movimiento y gestión de contaminación.
Esta posibilidad importa porque el hybrid bonding se está volviendo fundamental para el diseño avanzado de chips. Une superficies semiconductoras preparadas y sus conexiones de cobre sin los bumps de soldadura convencionales. La técnica puede crear enlaces más densos entre dies apilados, reduciendo la distancia que deben recorrer los datos. También impone exigentes requisitos de alineación y limpieza de superficies.
La presión inmediata recae sobre BE Semiconductor Industries, más conocida como Besi. El fabricante neerlandés de equipos suministra bonders die-to-wafer de hybrid bonding utilizados en producción a volumen. ASML entraría con décadas de relaciones con clientes, una amplia organización de servicio y tecnología de litografía basada en posicionamiento a escala nanométrica. La pregunta no es si un dibujo de patente se parece a una máquina. Es si ASML puede convertir ese diseño en un sistema de fabricación productivo, limpio y económicamente competitivo.
Por qué ASML está construyendo una herramienta de hybrid bonding
La evidencia más sólida no es una sola patente, sino un patrón conectado de solicitudes, movimientos de producto y lenguaje público en su hoja de ruta.
Un análisis basado en patentes publicado por SemiAnalysis identificó 27 familias de patentes de bonding de ASML presentadas entre diciembre de 2022 y noviembre de 2024. Según el informe, la mayoría se relaciona con bonding die-to-wafer. Las solicitudes de patente presentadas después de ese período pueden seguir sin publicarse, ya que normalmente se hacen visibles tras un retraso.
La solicitud clave, WO2025201788A1, describe sistemas y métodos de unión de semiconductores. Su fecha de prioridad es el 27 de marzo de 2024 y designa a ASML Netherlands como solicitante. La patente de sistema de bonding publicada presenta una arquitectura que desplaza dies semiconductores individuales entre estaciones de procesamiento.
Ese diseño difiere de la imagen básica de un die bonder convencional. Una máquina tradicional suele usar un cabezal de bonding para recoger un die, alinearlo y colocarlo sobre otro wafer. La solicitud de ASML describe soportes individuales para dies que avanzan por una pista a través de múltiples etapas de preparación y medición.
La secuencia propuesta incluye inspección, limpieza, activación de superficie, medición de topografía, nivelación y alineación. Finalmente, el die llega a una estación de bonding, donde el wafer receptor se desplaza hacia él. Los soportes independientes permitirían que distintos dies ocupen diferentes estaciones al mismo tiempo.
Esta arquitectura ofrece una ventaja teórica de utilización. Una estación de limpieza puede procesar un die mientras otro se somete a metrología y un tercero alcanza la posición de bonding. El diseño podría reducir la duplicación de equipos al tiempo que admite distintos tamaños de die o flujos de proceso.
Otras solicitudes publicadas refuerzan esta dirección. Las presentaciones de ASML describen acondicionamiento de soportes, unión de sustratos, gestión de fuerza y componentes de aparatos de bonding. Ninguna patente individual demuestra que exista una herramienta de producción. Sin embargo, en conjunto documentan un trabajo de ingeniería sostenido en varias partes del proceso de bonding.
La actividad de solicitudes también encaja con la dirección pública de ASML. La empresa ha situado el bonding wafer-to-wafer y die-to-wafer dentro de su discusión sobre integración 3D de front-end. Este enfoque trata el encapsulado avanzado menos como ensamblaje final y más como procesamiento de semiconductores de precisión.
ASML dio un paso concreto hacia este mercado durante 2025. Envió el TWINSCAN XT:260, un escáner de litografía i-line diseñado para integración 3D y encapsulado avanzado. El producto puede procesar wafers unidos, gruesos y deformados que plantean desafíos de manipulación poco habituales.
Las especificaciones del XT:260 publicadas indican un rendimiento de 270 wafers por hora con la dosis especificada. ASML afirma que el sistema maneja wafers de hasta 1,7 milímetros de grosor. También incorpora alineación a través del silicio para estructuras como las vías a través del silicio.
El XT:260 no es una herramienta de bonding. Imprime patrones sobre estructuras de encapsulado después de que otros pasos de fabricación preparen el wafer. Su existencia sigue siendo relevante porque ASML ya ha cruzado la frontera organizativa entre la litografía de front-end y el encapsulado avanzado.
El informe anual de ASML de 2025 describió el escáner como su primer producto de encapsulado avanzado. El informe también indicó que la empresa había encargado a un equipo impulsar la integración 3D. Un bonder ampliaría ese esfuerzo desde el patronado de estructuras unidas hasta la creación de la propia pila unida.
ASML declinó comentar el informe sobre bonding cuando fue consultada por los medios. En cambio, un portavoz remitió al lanzamiento del XT:260. Esa respuesta ni confirma ni desmiente un bonder comercial de hybrid bonding, dejando las patentes como evidencia de desarrollo, no de disponibilidad de producto.
Esta distinción es esencial. Las empresas patentan ideas que nunca se convierten en productos, y los equipos de producción a menudo cambian considerablemente después de sus primeras solicitudes. Aun así, la hoja de ruta de encapsulado de ASML otorga a estas patentes más peso estratégico del que tendría una solicitud de investigación aislada.
El hybrid bonding convierte la alineación en la competencia principal
La oportunidad de ASML surge de trasladar a encapsulado avanzado un problema de litografía: una alineación precisa bajo un estricto control de contaminación.
El hybrid bonding une dos superficies altamente preparadas que contienen tanto material aislante como contactos metálicos expuestos. El contacto inicial une las superficies dieléctricas. Un procesamiento térmico posterior refuerza la conexión y ayuda a que las interfaces de cobre formen enlaces eléctricos.
El proceso elimina los bumps de soldadura utilizados en muchos flujos de encapsulado establecidos. Este cambio permite pasos de conexión más pequeños y una comunicación más directa entre dies. Puede mejorar la densidad de ancho de banda al tiempo que reduce la energía y la latencia asociadas al movimiento de datos entre chips separados.
El mismo cambio hace que la fabricación sea menos tolerante. Cada die debe aterrizar en la posición correcta para que sus pads de cobre se alineen con los pads correspondientes debajo. A medida que se reduce la separación entre pads, también se reduce el error de colocación admisible.
La contaminación crea otro riesgo para el rendimiento. Una partícula atrapada entre superficies preparadas puede impedir un contacto completo en un área mucho mayor que la propia partícula. Por ello, la limpieza, la activación de superficie, el transporte y el bonding deben funcionar como una secuencia estrechamente controlada.
El bonding die-to-wafer añade complicaciones que el bonding wafer-to-wafer puede evitar. Una herramienta wafer-to-wafer alinea y une dos wafers completos en una operación principal. Los equipos die-to-wafer deben manipular, medir, alinear y colocar dies individuales de forma repetida.
Ese ciclo repetido afecta tanto a la velocidad como al rendimiento. Un pequeño retraso se vuelve costoso cuando ocurre con cada die. Un error de colocación puede desperdiciar un die ya validado o dañar el valor ya incorporado en el wafer receptor.
El procesamiento die-to-wafer sigue ofreciendo una ventaja importante. Los fabricantes pueden probar los dies antes de apilarlos y evitar unir componentes defectuosos. También pueden combinar chips fabricados con diferentes tecnologías de proceso, incluidos lógica, caché, memoria y aceleradores especializados.
AMD ofrece un ejemplo consolidado con sus productos 3D V-Cache. Estos procesadores apilan caché adicional sobre dies de computación seleccionados. System on Integrated Chips, o SoIC, de TSMC proporciona una plataforma de fabricación para enfoques similares de apilamiento directo.
SemiAnalysis informa de que el proceso SoIC actual de TSMC realiza bonding con un paso de aproximadamente 6 micrómetros y apunta a unos 4,5 micrómetros hacia 2029. Estas cifras describen la distancia entre elementos de conexión repetidos. Un paso menor aumenta la densidad de conexiones, pero endurece el requisito de alineación.
ASML cuenta con capacidades relevantes porque un escáner de litografía debe posicionar repetidamente los wafers con respecto a patrones impresos previamente. El overlay mide la precisión con la que una capa con patrón se alinea con otra. La producción moderna de chips depende de controlar esa relación a escalas extremadamente pequeñas.
ASML también fabrica sistemas de metrología que miden la posición de los patrones y la variación del proceso. Sus sensores de alineación deben leer marcas alteradas por pulido, deposición y grabado. Las marcas de bonding afrontan problemas relacionados porque la preparación de la superficie puede cambiar su forma o respuesta óptica.
Un futuro bonder de ASML podría utilizar rejillas ópticas en cada die e inferir la posición a partir de la luz dispersada. El diseño reportado se parece a principios utilizados en la tecnología de alineación existente de ASML. Sin embargo, emplear un método de medición relacionado no convierte automáticamente en sencillo el problema completo del bonding.
Un escáner alinea un wafer para su exposición en un entorno de proceso altamente diseñado. Un bonder debe manipular dies singulados con bordes cortados, residuos de dicing y superficies activadas. Después debe establecer contacto físico sin introducir fuerza dañina, inclinación ni partículas.
El sistema de pista es la respuesta propuesta por ASML a parte de ese desafío. Los portadores de dies independientes podrían preservar una relación controlada entre cada die y las estaciones de procesamiento. La máquina podría medir un die, conservar la información de sus coordenadas y utilizar esos datos durante la colocación final.
Estos datos también podrían extenderse más allá del bonder. Una solicitud de ASML describe la transferencia de información sobre la posición del die desde el equipo de bonding a una etapa de litografía posterior. Un escáner podría utilizar el mapa de colocación en lugar de redescubrir cada posición de die desde el principio.
Este enfoque feed-forward conecta dos productos mediante datos de proceso. Podría acortar el trabajo de alineación durante la exposición y compensar la variación de colocación en un wafer unido. También profundizaría la dependencia del cliente respecto al entorno combinado de hardware, software y metrología de ASML.
Esa integración es el mecanismo estratégico detrás de esta historia. ASML no necesitaría competir únicamente en el acto mecánico de colocar un die. Podría vender un proceso conectado que abarque preparación para bonding, datos de colocación, medición y litografía posterior al bonding.
Besi se enfrenta a un competidor con ventajas diferentes
Besi lidera gracias a su experiencia en bonding, mientras que ASML competiría mediante tecnología de alineación y control del flujo de fabricación circundante.
Besi ha dedicado años al desarrollo de equipos de ensamblaje y encapsulado avanzado. Su posición en hybrid bonding surgió de su experiencia en manipulación de dies, colocación, procesos térmicos y producción de alto volumen. No son competencias secundarias que una empresa de litografía obtenga automáticamente.
SemiAnalysis describe a Besi como el único proveedor con herramientas de hybrid bonding die-to-wafer en producción a volumen. Esta posición le aporta conocimiento de proceso obtenido de equipos operativos, no de conceptos de laboratorio. También proporciona a los clientes una plataforma cualificada durante un período en el que otros proveedores aún desarrollan las suyas.
El mercado reaccionó rápidamente al informe sobre ASML. Las acciones de Besi cayeron mientras los inversores valoraban la perspectiva de que una empresa neerlandesa de equipos mucho mayor entrara en su categoría. Un informe sobre la reacción del mercado también señaló que ASML no había confirmado el producto rumoreado.
La amenaza competitiva es más fuerte en la lógica avanzada. Es allí donde la unión híbrida de chip a oblea ya respalda productos comerciales. También es donde los requisitos de alineación, el valor de los chips y el gasto de los clientes pueden justificar equipos de proceso costosos.
TSMC e Intel son especialmente importantes en esta competencia. Ambas operan procesos de fabricación de vanguardia y llevan décadas trabajando con ASML. Esa relación da a ASML acceso a las conversaciones técnicas que están dando forma a los futuros requisitos de litografía e integración 3D.
ASML también ocupa una posición inusual dentro de las fábricas de sus clientes. Sus escáneres ya se encuentran cerca del centro económico de la producción de lógica avanzada. Sus equipos de servicio acumulan experiencia operativa en una amplia base instalada, aunque la confidencialidad de los clientes limita cómo pueden compartirse los datos entre cuentas.
Una máquina de unión híbrida permitiría a ASML conectar más etapas en torno a una estructura apilada. La empresa podría coordinar referencias de alineación, métodos de medición, software de corrección y ajustes de exposición. Los clientes podrían valorar esa conexión al diagnosticar pérdidas de rendimiento entre máquinas independientes.
El contraargumento de Besi parte de la especialización. Una máquina que manipula chips individuales debe controlar la contaminación de los bordes, el contacto con los portadores, la deformación de los chips, el momento de activación de la superficie y la fuerza de unión. Estos problemas difieren de exponer una oblea completa dentro de un escáner.
Besi también mantiene una importante asociación con Applied Materials. Las empresas establecieron un Centro de Excelencia de Unión Híbrida en Singapur en 2020. En octubre de 2026, anunciaron una asociación ampliada de unión vinculada al EPIC Center de Applied.
Esta alianza combina los sistemas de colocación de Besi con la experiencia de Applied Materials en preparación de superficies, ingeniería de materiales, deposición e integración de procesos. Crea su propia versión de una oferta integrada, aunque las máquinas procedan de empresas independientes.
La asociación importa porque el rendimiento de unión depende de algo más que de la precisión de colocación. La planitud de la superficie, el rebaje del cobre, la preparación del dieléctrico, la limpieza, la activación y el recocido influyen en el resultado. Applied Materials puede abordar varias de esas etapas circundantes.
ASMPT es otro competidor relevante. La empresa ha hablado de la unión híbrida de chip a oblea y ha entregado sistemas de desarrollo orientados a una mayor precisión de colocación y rendimiento. Otros fabricantes de equipos, incluidos EV Group y Tokyo Electron, también cuentan con tecnologías relacionadas con la unión directa o la integración a nivel de oblea.
Estos rivales impiden que la historia se convierta en un simple duelo entre ASML y Besi en todos los segmentos de empaquetado. La competencia más acotada resulta más útil: la posición consolidada de Besi en chip a oblea frente al aparente intento de ASML de integrar la unión con una alineación de calidad litográfica.
ASML podría presionar a Besi sin desplazarla. Un cliente puede homologar distintas herramientas para lógica, memoria, investigación y aplicaciones de menor volumen. Las líneas de empaquetado también incluyen muchas etapas de proceso, lo que deja espacio para ofertas conjuntas y sistemas especializados.
El momento del mercado decidirá cuán inmediata será la presión. Una cartera de patentes puede preceder la evaluación de los clientes por años. La instalación de herramientas, el desarrollo de procesos, las pruebas de fiabilidad y la homologación para alto volumen añaden más demoras.
Por ello, Besi conserva la ventaja de su historial de producción. ASML cuenta con la ventaja de los recursos, el acceso a clientes y el control de tecnología de alineación adyacente. Ninguna de estas ventajas, por sí sola, garantiza el mejor rendimiento de unión a una productividad aceptable.
La Huella de Patentes No Demuestra una Herramienta de Producción
ASML aún debe demostrar que su concepto basado en pistas puede unir chips reales con rapidez, limpieza y repetibilidad dentro del proceso de un cliente.
La mayor brecha de verificación es sencilla. ASML no ha anunciado una máquina de unión híbrida, proporcionado especificaciones, nombrado a un cliente ni mostrado dispositivos unidos mediante el sistema propuesto. La evidencia pública respalda un esfuerzo de desarrollo, no una preparación comercial.
El lenguaje de las patentes cubre deliberadamente un territorio técnico amplio. Los dibujos explican posibles realizaciones, pero no demuestran si todos los subsistemas se han construido conjuntamente. También revelan poco sobre coste, tiempo de actividad, mantenimiento o rendimiento sostenido.
La productividad plantea un reto importante para la unión de chip a oblea. Cada chip puede requerir inspección, transporte, medición, corrección y contacto controlado. Estas operaciones deben producirse sin permitir que las superficies recién preparadas se degraden antes de la unión.
Una pista con portadores independientes podría ejecutar varios pasos en paralelo. También podría introducir trabajo de calibración entre múltiples soportes y estaciones. Cada portador debe preservar la posición y limpieza del chip mientras se desplaza por el sistema.
La metrología feed-forward crea otro requisito exigente. Las mediciones recogidas antes de la unión deben seguir siendo válidas después del transporte, la activación y los efectos térmicos. El sistema debe saber qué errores pueden corregirse mecánicamente y cuáles requieren una compensación litográfica posterior.
El evento de contacto puede ser la parte más difícil de inferir a partir de las patentes. Las superficies deben aproximarse con orientación y fuerza controladas. Una inclinación excesiva puede crear un contacto incompleto, mientras que material atrapado puede formar vacíos o circuitos eléctricos abiertos.
La experiencia de ASML en movimiento y medición ayuda, pero la unión implica comportamientos de materiales que la litografía no incluye. La expansión del cobre, las propiedades dieléctricas, la química de superficies y el recocido afectan a la interfaz final. Los clientes evalúan la estructura unida completa, no solo la precisión de colocación.
El control de partículas también cambia cuando las obleas se convierten en chips. El corte expone bordes y crea fuentes de residuos. Los portadores y pinzas entran en contacto con componentes pequeños, mientras que la activación por plasma deja las superficies listas para unirse y vulnerables a la contaminación.
El entorno limpio de un escáner es relevante, pero no idéntico. ASML necesitaría módulos de proceso o socios que gestionen estos contaminantes específicos de la unión. SemiAnalysis identificó la limpieza, el contacto, la metrología feed-forward y los módulos de procesamiento de chips como áreas sin resolver.
Las cuestiones comerciales siguen siendo igual de importantes. Los clientes que ya están homologando Besi u otro proveedor no cambiarán porque ASML informe de una mejor especificación de plataforma. Compararán rendimiento, productividad, espacio ocupado, respuesta de servicio, esfuerzo de integración y coste total del proceso.
La propia homologación puede convertirse en una defensa para el proveedor establecido. Una vez que un fabricante establece un proceso estable, reemplazar una herramienta crítica puede requerir nuevas recetas y trabajo de fiabilidad. Esa carga aumenta cuando cada pila unida contiene costosos chips conocidos como buenos.
ASML podría, en cambio, entrar mediante un programa de desarrollo conjunto. Durante mucho tiempo ha utilizado una estrecha colaboración con clientes para madurar nuevas plataformas de litografía. Un fabricante líder de lógica podría aportar obleas de producto, análisis de defectos y retroalimentación de proceso antes de un lanzamiento amplio.
Un programa así seguiría conllevando riesgo de ejecución. El cliente podría utilizar la máquina solo para experimentos o para un proceso limitado. Una evaluación técnica exitosa no establecería automáticamente volumen competitivo ni ingresos rentables de servicio.
La adopción en memoria es otra incertidumbre. La memoria de alto ancho de banda representa un mercado potencialmente grande para el apilamiento de paso fino, pero la industria cuenta con varios enfoques de interconexión en competencia. La unión por termocompresión sigue mejorando y ya respalda importantes flujos de producción de HBM.
La unión híbrida debe aportar suficiente densidad, eficiencia eléctrica o valor de fabricación para justificar un cambio de proceso. Sus ventajas se vuelven más convincentes a medida que se reducen los pasos de conexión. Sus exigencias de rendimiento también se vuelven más severas a los volúmenes previstos para la memoria.
Eso hace que el momento de adopción de HBM sea especialmente incierto. SemiAnalysis espera que la unión híbrida de chip a oblea en HBM no llegue antes de 2029, si los fabricantes la adoptan siquiera. Los proveedores no pueden tratar una rampa proyectada de memoria como demanda asegurada.
La conclusión responsable sigue siendo acotada. ASML parece estar desarrollando una importante propiedad intelectual de unión híbrida, con los equipos de chip a oblea como la dirección más clara. La evidencia pública no establece una fecha de lanzamiento, una arquitectura final ni un rendimiento de producción.
Qué Observar Después de las Patentes de Unión Híbrida de ASML
Tres señales mostrarán si el trabajo de unión de ASML se está convirtiendo en un producto, un proceso de cliente o simplemente una amplia cartera de investigación.
La primera señal es evidencia explícita de producto. Podría incluir un nombre de sistema, una hoja de especificaciones, un anuncio de evaluación por parte de un cliente o una demostración de unión. La productividad, la precisión de colocación, los tamaños de chip compatibles y el rendimiento de partículas transformarían el debate de la inferencia a una competencia medible.
La versión más sólida sería una instalación identificada en un cliente. Una unidad de desarrollo no identificada seguiría siendo importante, pero revelaría poco sobre el progreso de la homologación. Una afirmación de producción en volumen debería incluir suficiente contexto para distinguir la experimentación de la fabricación sostenida.
Si ASML anuncia una plataforma de chip a oblea, la tesis basada en patentes se volvería mucho más sólida. Si transcurren varios ciclos de informes sin un sistema o referencia de cliente, el calendario comercial merece mayor escepticismo. El silencio no eliminaría el trabajo de ingeniería, pero debilitaría las afirmaciones de un lanzamiento inminente.
La segunda señal es la coordinación entre unión y litografía. La oportunidad más distintiva de ASML no es una máquina de colocación independiente. Es un flujo que comparte datos de posición y corrección entre la máquina de unión, los sistemas de metrología y un escáner de empaquetado avanzado.
Los clientes deberían estar atentos a referencias a marcas de alineación comunes, mapas de coordenadas o correcciones feed-forward. Estas características respaldarían el argumento de que ASML desea gestionar el proceso más amplio de integración 3D. También explicarían por qué los clientes podrían elegir su sistema frente a una máquina de unión consolidada.
El XT:260 ofrece un punto de destino existente para esa estrategia. ASML afirma que el escáner admite obleas unidas gruesas y deformadas, al tiempo que ofrece corrección de imagen y superposición. Un producto de unión conectado a él haría que la expansión en empaquetado pareciera coordinada en lugar de oportunista.
La tercera señal es la respuesta competitiva de Besi y sus socios. Las actualizaciones de productos pueden revelar si los proveedores establecidos consideran a ASML una amenaza técnica a corto plazo. Preste atención a una mayor productividad, una precisión de colocación más ajustada, un mejor control de partículas o una integración más profunda con equipos de preparación de superficies.
El lenguaje sobre homologación de clientes importará más que las previsiones generales del mercado. Besi puede defender su posición mostrando pedidos repetidos, clientes adicionales de producción y resultados sostenidos en aplicaciones de lógica exigentes. Su colaboración con Applied Materials también puede generar un paquete de proceso más integrado.
ASML Está Construyendo una Herramienta de Unión Híbrida sigue siendo una inferencia bien respaldada, no un anuncio confirmado de producto. La evidencia ha avanzado más allá de una patente especulativa, pero se detiene antes de la verificación comercial.
Esa brecha hace que la siguiente etapa sea inusualmente importante. Esté atento a una máquina identificada, una evaluación de cliente y datos compartidos entre unión y litografía. Estos tres avances mostrarían que ASML está extendiendo su plataforma de precisión a la construcción física de chips apilados.
Hasta entonces, la huella de patentes cambia el mapa competitivo sin decidir al ganador. Besi cuenta con experiencia operativa y una posición consolidada en unión. ASML dispone de la tecnología de alineación, las relaciones con clientes y el escáner de empaquetado adyacente necesarios para plantear un desafío serio.
Para los equipos de semiconductores, la cuestión práctica ahora está clara: ¿el próximo proceso de unión híbrida comienza con la mejor máquina de unión independiente o con un flujo de alineación integrado que abarque varias herramientas? El primer despliegue verificado en un cliente debería proporcionar la respuesta.
