La entrega de energía para IA de Intel se traslada al interior del chip mientras la potencia de los racks alcanza sus límites
Intel Foundry ha descrito una estrategia energética multicapa ante la entrada de los modernos encapsulados de aceleradores de IA en el rango de varios kiloamperios. La compañía sostiene que el cableado convencional, los condensadores y los reguladores de la placa base ya no pueden sostener una mayor densidad de cómputo únicamente mediante cambios incrementales.
El nuevo documento sobre entrega de energía conecta varias tecnologías que normalmente reciben atención por separado. Entre ellas se incluyen la entrega de energía por la cara posterior PowerVia, condensadores integrados, puentes avanzados para chiplets y reguladores de voltaje integrados.
Esta combinación importa porque el problema energético ahora se extiende desde la distribución del centro de datos hasta los transistores individuales. NVIDIA, Google y Microsoft promueven la distribución de corriente continua de 800 voltios a nivel de instalación. Intel se centra en las etapas finales, donde miles de amperios deben llegar a lógica densamente empaquetada sin pérdidas ni variaciones de voltaje inaceptables.
El conflicto ya no es simplemente rendimiento frente a consumo eléctrico. Los diseñadores de chips deben decidir dónde ocurre la conversión de voltaje, cómo llega la energía a cada die y cómo responde la carga almacenada ante cargas de trabajo repentinas.
Intel no afirma que una sola arquitectura resuelva todos los casos. Su postura es más trascendental: la entrega de energía en los centros de datos de IA se ha convertido en un problema de diseño de toda la pila, donde cada capa afecta a la siguiente.
La entrega de energía para IA de Intel es ahora un problema de toda la pila
El argumento central de Intel es que la entrega de energía se ha convertido en un límite directo para el rendimiento utilizable de los aceleradores.
Un acelerador de IA opera con un bajo voltaje de núcleo mientras consume una potencia considerable. Dado que la potencia eléctrica equivale al voltaje multiplicado por la corriente, un voltaje menor requiere una corriente mayor para la misma potencia suministrada.
Intel afirma que los encapsulados de aceleradores actuales ya requieren varios kiloamperios. Esa corriente debe atravesar un área restringida ocupada por dies de cómputo, memoria de alto ancho de banda, interconexiones, componentes de refrigeración y conexiones del encapsulado.
El reto se vuelve más difícil durante cambios rápidos en las cargas de trabajo. Grandes áreas de un acelerador pueden pasar de actividad limitada a computación intensiva en pocos ciclos de reloj. Esa transición crea un transitorio de corriente, lo que significa que la carga demanda mucha más corriente casi de inmediato.
Una red de entrega de energía no puede responder sin resistencia ni retraso. La caída de voltaje resultante reduce el voltaje disponible para los transistores precisamente cuando aumenta la actividad. Los diseñadores lo compensan con márgenes de seguridad, que aportan voltaje adicional para garantizar la fiabilidad, pero consumen energía extra.
Intel ilustra esta presión con un modelo que compara procesadores de 1 kilovatio y 5 kilovatios. En su ejemplo de 1 kilovatio, el sistema requiere 1.252 vatios en la entrada del regulador de la placa base.
En el ejemplo de 5 kilovatios, la entrada requerida aumenta a 8.301 vatios. Intel atribuye la creciente diferencia a las pérdidas de los reguladores, las pérdidas resistivas y la energía reservada para contrarrestar la caída de voltaje.
Estas cifras representan el análisis modelado de Intel, no mediciones de un acelerador comercial divulgado. Sin embargo, muestran por qué la eficiencia puede deteriorarse a medida que aumenta la corriente. Las pérdidas causadas por la resistencia aumentan con el cuadrado de la corriente, por lo que escalar la corriente genera una penalización desproporcionada.
La complejidad del encapsulado añade otra limitación. Un acelerador moderno puede combinar tiles de cómputo, dies de entrada y salida, memoria de alto ancho de banda y puentes de silicio. Cada componente puede tener requisitos de voltaje y comportamiento transitorio diferentes.
La energía debe llegar a esos componentes a través de sustratos, bumps, puentes y vías a través del silicio. Una vía a través del silicio, o TSV, es una conexión eléctrica vertical que atraviesa el silicio.
Los diseños tradicionales por la cara frontal también obligan a los cables de señal y los rieles de alimentación a competir por espacio de enrutamiento. Las capas adicionales de cableado pueden aliviar la congestión, pero pueden alargar el recorrido entre la fuente de energía y los circuitos activos.
Ese recorrido más largo añade resistencia. También aumenta el voltaje que se pierde antes de que la electricidad llegue a los transistores.
El problema se extiende más allá del encapsulado. Intel estima que los racks tradicionales solían soportar entre 10 y 20 kilovatios y dependían principalmente de la refrigeración por aire. Los racks modernos de IA ya superan los 100 kilovatios y suelen requerir refrigeración líquida.
Las hojas de ruta del sector apuntan ahora a un consumo por rack cercano a un megavatio más adelante esta década. Un rack de ese nivel no puede depender simplemente de añadir más cables, reguladores y equipos de refrigeración convencionales.
Una mayor potencia por rack reduce el espacio disponible para esos sistemas de apoyo. También encarece las pequeñas pérdidas de eficiencia porque cada vatio desperdiciado se convierte en calor que debe eliminarse.
El resultado es una cadena de dependencias. El voltaje de la instalación afecta a la distribución del rack. La distribución del rack afecta al diseño de la placa. El voltaje de la placa afecta a la ubicación de los reguladores, mientras que la ubicación de los reguladores afecta al enrutamiento y la refrigeración del encapsulado.
Por tanto, la entrega de energía para IA de Intel no puede evaluarse como una característica de un único componente. Su valor depende de que esas capas funcionen como una red coordinada.
PowerVia separa los cables de alimentación del tráfico de señales
PowerVia cambia la ruta física hacia la capa de transistores al trasladar el cableado principal de alimentación detrás del silicio.
Los chips convencionales transportan tanto señales como energía a través de capas metálicas situadas sobre sus transistores. A medida que los diseños se vuelven más densos, ambas redes compiten por un espacio de enrutamiento cada vez más limitado.
PowerVia, la arquitectura de entrega de energía por la cara posterior de Intel, ofrece a la alimentación una ruta separada. Coloca el cableado y las conexiones de alimentación de mayor tamaño en la parte trasera del die, al tiempo que preserva las capas frontales para las señales.
La arquitectura hace más que despejar la congestión de cableado. Acorta el recorrido resistivo entre las conexiones externas de alimentación y los circuitos activos. Esto puede reducir la caída IR, que es el voltaje perdido cuando la corriente atraviesa una resistencia.
Intel introdujo PowerVia con su proceso de fabricación Intel 18A. La compañía afirma que la tecnología mejora el enrutamiento de señales, la utilización de celdas estándar y la estabilidad de voltaje bajo cargas exigentes.
Un resumen de Intel 18A afirma que PowerVia puede proporcionar hasta un 10 por ciento más de utilización de celdas. También afirma una mejora de rendimiento de hasta un 4 por ciento con potencia constante.
Estas cifras dependen del diseño y la configuración. No deben interpretarse como mejoras automáticas para todos los procesadores fabricados con Intel 18A.
La alimentación por la cara posterior también modifica los requisitos térmicos, de pruebas y de fabricación. La parte trasera del die ya no es únicamente una superficie estructural ni una ruta sencilla hacia el sistema de refrigeración.
Las conexiones de alimentación deben coexistir con la eliminación de calor y las estructuras de encapsulado avanzado. Los ingenieros también necesitan métodos diferentes para inspeccionar y depurar circuitos cuando la energía entra desde abajo.
Intel abordó algunos de estos problemas mediante chips de prueba antes de incorporar PowerVia a su hoja de ruta de producción. Sin embargo, los productos de clientes siguen siendo la prueba más importante, porque los diseños comerciales introducen sistemas más grandes y cargas de trabajo variadas.
La próxima iteración de Intel eleva la apuesta. Intel 18A-P añade Power Boost, una arquitectura de doble contacto que conecta contactos frontales y posteriores. Intel informa de más de un 10 por ciento de frecuencia adicional con capacitancia equivalente para este enfoque.
Está previsto que Intel 14A introduzca PowerDirect, la segunda generación de su tecnología de cara posterior. Intel afirma que PowerDirect buscará nuevas mejoras de área y entrega de energía.
Estos avances sitúan a Intel dentro de una competencia de fabricación más amplia. TSMC y Samsung también están desarrollando tecnologías de alimentación por la cara posterior, aunque sus implementaciones y calendarios de producción difieren.
La competencia relevante no consiste solo en qué fundición introduce primero el cableado posterior. Los clientes compararán rendimiento de fabricación, complejidad de diseño, comportamiento térmico, herramientas disponibles y beneficios en productos completos.
Esto genera presión sobre los proveedores de automatización de diseño electrónico. Su software debe comprender la conectividad posterior, las restricciones de colocación, el enrutamiento de reloj, las interacciones térmicas y el comportamiento de las nuevas redes de alimentación.
También cambia la planificación del diseño. La entrega de energía ya no puede esperar hasta que se complete la mayoría de las decisiones lógicas y físicas. Los arquitectos deben considerar las rutas de alimentación junto con los chiplets, la memoria, la refrigeración y las interfaces de señal.
Para las compañías de aceleradores de IA, el atractivo es claro. Liberar recursos de la cara frontal puede admitir más ancho de banda de señal al tiempo que acorta la ruta utilizada por corrientes elevadas.
Sin embargo, PowerVia solo aborda la ruta estable que transporta electricidad. No proporciona la carga almacenada localmente necesaria cuando un acelerador cambia de actividad de forma repentina.
Ese requisito sitúa a los condensadores en el centro de la estrategia de Intel.
Los condensadores integrados pasan a formar parte de la arquitectura del encapsulado
Intel está distribuyendo condensadores por el die y el encapsulado porque ninguna capa de almacenamiento única puede cubrir todas las escalas temporales de los transitorios.
Un condensador de desacoplamiento almacena una pequeña cantidad de carga eléctrica cerca de un circuito. Libera esa carga cuando la demanda aumenta más rápido de lo que puede responder la red de alimentación más amplia.
Los sistemas tradicionales colocan condensadores en la placa base y el encapsulado. Los encapsulados modernos de aceleradores dejan menos espacio para estos componentes porque los dies de cómputo y la memoria ocupan gran parte de la superficie superior.
La parte inferior también está abarrotada. Las conexiones de matriz de bolas deben transportar corriente y señales de entrada y salida entre el encapsulado y su placa.
La distancia importa durante un transitorio rápido. Un condensador situado más lejos de la carga debe suministrar energía a través de una ruta más larga, más resistiva y más inductiva.
La primera respuesta de Intel es Omni MIM, un condensador metal-aislante-metal integrado en el die. A diferencia de los diseños planos más antiguos, Omni MIM extiende las estructuras de los condensadores verticalmente a través de trincheras.
Esa estructura tridimensional aumenta la densidad de capacitancia sin consumir la misma cantidad de área horizontal de silicio. Situarla cerca de los circuitos activos ayuda a responder a cambios de energía de alta frecuencia.
Sin embargo, la capacitancia integrada en el die sigue siendo limitada. Su carga almacenada debe reponerse finalmente desde un condensador más grande situado en otro nivel.
Por ello, Intel está desarrollando eMIM-T, que coloca múltiples capas de condensadores MIM dentro de las capas de acumulación del encapsulado. El enfoque mantiene capacitancia adicional cerca de la carga sin ocupar área activa del die.
Otra tecnología, denominada condensador integrado de trinchera profunda, se sitúa dentro del núcleo del encapsulado. Intel la describe como una etapa complementaria para el desacoplamiento de frecuencias bajas y medias.
Estas capas forman una jerarquía de respuesta. Los condensadores integrados en el die abordan los cambios más rápidos. Los condensadores del encapsulado aportan más energía almacenada, mientras que los sistemas de placa y rack respaldan eventos más prolongados.
Intel también ha informado por separado de avances en nuevos materiales para condensadores. Sus investigadores demostraron una densidad de capacitancia intrínseca que alcanza los 98 femtofaradios por micrómetro cuadrado en materiales seleccionados.
La compañía comparó esa cifra con 37 femtofaradios por micrómetro cuadrado de un material empleado en la tecnología de aquel momento. Intel también informó de un comportamiento estable durante más de 400.000 segundos en pruebas a temperatura elevada.
Estos experimentos no garantizan una adopción inmediata en fabricación. La uniformidad de deposición, la integración multicapa, las fugas, la fiabilidad y el coste de producción seguirán determinando si un material llega a los productos de los clientes.
Los puentes de chiplets crean otro problema de alimentación. Embedded Multi-die Interconnect Bridge de Intel, o EMIB, conecta dies vecinos mediante un pequeño puente de silicio.
Las implementaciones tradicionales enrutan la alimentación alrededor de ese puente. A medida que aumenta la densidad de corriente, el desvío puede añadir resistencia y concentrar la corriente en las conexiones de los bordes.
El diseño EMIB-T más reciente de Intel añade TSV a través del puente, proporcionando a la alimentación una ruta vertical más directa. También integra condensadores MIM locales para reducir el ruido en los rieles de entrada y salida de alta velocidad.
Intel informa que EMIB-T puede duplicar el ancho de banda y reducir el ruido de alimentación en un 50 por ciento frente a su arquitectura anterior. Estas afirmaciones proceden de trabajo técnico respaldado por Intel y requieren validación en sistemas de producción.
El objetivo es especialmente relevante para HBM4 y las interfaces de memoria posteriores. La memoria de alto ancho de banda combina enlaces de datos amplios con tolerancias de voltaje estrictas, lo que la hace sensible al ruido de alimentación.
Aquí es donde la entrega de energía y el movimiento de datos se vuelven inseparables. Añadir más ancho de banda de memoria puede aumentar la demanda de corriente y consumir el espacio de enrutamiento que necesita la red de alimentación.
Por tanto, un puente mejorado debe entregar señales y corriente simultáneamente. Optimizar únicamente la ruta de datos puede crear una limitación de alimentación que impida que la interfaz alcance el rendimiento previsto.
Los condensadores integrados también implican compromisos. Añaden pasos de fabricación y ocupan volumen en el encapsulado. Los fallos pueden afectar a un ensamblaje costoso que contiene varios dies de alto valor.
Los diseñadores deben modelar las interacciones entre el comportamiento eléctrico, el estrés mecánico, el calor y la cobertura de pruebas. Un condensador que funciona bien de forma aislada también debe sobrevivir al ensamblaje del encapsulado y a ciclos operativos prolongados.
El enfoque de cartera de Intel reconoce esas limitaciones. Ofrece varias ubicaciones para condensadores en lugar de tratar una sola tecnología como una respuesta universal.
La cuestión pendiente es cómo reducir, desde el principio, la corriente que circula por el encapsulado. La respuesta de Intel es acercar mucho más la conversión de voltaje a la carga de cómputo.
La tecnología IVR de Intel acerca la conversión a la carga
La regulación de voltaje integrada intercambia una integración compleja del encapsulado por rutas de alimentación más cortas y una respuesta más rápida.
Un regulador de voltaje convencional de placa base convierte un voltaje de distribución, a menudo de alrededor de 12 voltios, en el voltaje mucho menor que requiere un procesador. La corriente resultante viaja después por la placa y el encapsulado.
Ese modelo se vuelve ineficiente cuando la corriente de los aceleradores entra en el rango de varios kiloamperios. Las rutas largas de bajo voltaje sufren pérdidas resistivas, mientras que su inductancia ralentiza la respuesta ante una demanda repentina.
Un regulador de voltaje integrado, o IVR, sitúa la conversión en el procesador, dentro del encapsulado o directamente bajo la carga. Transporta energía a un voltaje más alto antes de convertirla localmente.
Un voltaje más alto permite transportar la misma potencia con menor corriente. La conversión local crea entonces el bajo voltaje que requieren los transistores únicamente cerca de su punto de uso.
Intel ha trabajado en IVR durante más de una década. Su regulador de voltaje totalmente integrado original combinaba interruptores, lógica de control y condensadores de salida en el die del procesador.
Ese diseño utilizaba inductores de núcleo de aire en el encapsulado para almacenar energía. A medida que aumentaba la densidad de corriente, esos inductores necesitaban huellas más pequeñas, lo que podía reducir su calidad y eficiencia de conversión.
Más tarde, Intel introdujo CoaxMIL, un inductor magnético compacto implementado por primera vez con los procesadores Xeon Scalable de cuarta generación. Las familias Xeon posteriores han utilizado versiones más recientes.
La empresa afirma que el diseño magnético mejora la densidad de corriente y la eficiencia de conversión. Las configuraciones acopladas también pueden mejorar la respuesta transitoria mientras utilizan menos área del encapsulado.
Su opción más ambiciosa elimina los inductores del convertidor local. Intel denomina a este diseño C2VR, abreviatura de regulador continuo de voltaje capacitivo.
C2VR utiliza condensadores MIM de alta densidad para convertir una entrada de hasta 2,4 voltios en voltajes típicos del núcleo del procesador. Intel afirma que el diseño puede superar el 90 por ciento de eficiencia y entregar 10 amperios por milímetro cuadrado.
La investigación citada detrás de C2VR informó de una eficiencia máxima del 92 por ciento y 12,7 vatios por milímetro cuadrado. Como ocurre con cualquier resultado de convertidor, la carga de trabajo, la relación de voltajes, las condiciones térmicas y la implementación afectan al rendimiento real.
Un regulador capacitivo puede cambiar rápidamente la corriente de salida porque no depende de un gran componente magnético de almacenamiento de energía. Esta característica ayuda a limitar la caída de voltaje durante cambios bruscos de corriente.
Intel afirma que C2VR puede escalar a cargas de varios kiloamperios. Puede ubicarse en el lado del die, en la parte inferior del encapsulado, dentro de capas del encapsulado o en un die base.
El paso más sencillo coloca un IVR en el lado de contactos del encapsulado. Esa ubicación acorta la ruta frente a un regulador de placa base y evita algunas dificultades de la integración en el die.
Sin embargo, crea otro conflicto. El regulador y sus requisitos de refrigeración consumen área inferior que, de otro modo, podría alojar conexiones del encapsulado.
Disponer de menos conexiones puede aumentar la resistencia a lo largo de la ruta de entrada del convertidor. Esa pérdida puede compensar parte de la ventaja obtenida al situar la conversión cerca de la carga.
El concepto más integrado de Intel sitúa C2VR directamente bajo el die de cómputo. La energía entra a través de TSV en la parte trasera, alcanza el regulador y después viaja verticalmente hacia el procesador.
Intel afirma que el regulador capacitivo puede reducirse a menos de 100 micrómetros de grosor sin dejar de funcionar. Su perfil lo hace adecuado para integrarlo en capas del encapsulado o en dies base apilados.
Esta es la expresión más clara de la estrategia de entrega de energía para IA de Intel. El cableado trasero lleva la alimentación a través del silicio, los condensadores integrados la estabilizan y un regulador local la convierte cerca de la carga.
El mecanismo promete rutas eléctricas más cortas y una mejor respuesta transitoria. También crea calor concentrado y un problema de fabricación estrechamente acoplado bajo un procesador que ya está caliente.
Un regulador defectuoso podría afectar a todo el encapsulado en lugar de a un componente reemplazable de la placa base. Por ello, las pruebas, la reparación, la gestión térmica y el rendimiento de fabricación se convierten en partes esenciales del cálculo económico.
Intel presenta C2VR como una arquitectura escalable, pero el documento no identifica un acelerador comercial de IA que lo utilice a plena escala de varios kiloamperios. Esta distinción es importante al evaluar su grado de madurez.
La industria está rediseñando ambos extremos de la cadena de alimentación
El trabajo de Intel a nivel de encapsulado complementa la transición hacia un mayor voltaje en las instalaciones, pero ambas transformaciones deben encontrarse en interfaces compatibles.
Google, Microsoft y NVIDIA trabajan a través del Open Compute Project para establecer requisitos comunes para la distribución de corriente continua de 800 voltios. El esfuerzo se dirige al transporte de energía entre los equipos de las instalaciones y los racks de cómputo de alta densidad.
Un voltaje más alto reduce la corriente necesaria para suministrar una determinada cantidad de potencia. Eso puede reducir el tamaño de los conductores, el uso de cobre, las pérdidas de distribución y la carga física del cableado.
El marco de OCP describe dos rutas de implementación. Las instalaciones existentes pueden utilizar racks de alimentación laterales que convierten corriente alterna de 480 voltios en corriente continua cerca de los racks de cómputo.
Las instalaciones futuras podrían convertir corriente alterna de media tensión directamente en corriente continua de 800 voltios. Ese diseño elimina etapas intermedias de conversión y puede integrar baterías o microrredes de corriente continua de forma más directa.
La organización afirma que más de 80 socios están desarrollando infraestructura compatible. Entre los participantes figuran proveedores de convertidores, barras colectoras, conectores, sistemas de protección y equipos a nivel de rack.
Este trabajo no elimina la conversión a voltajes más bajos dentro del rack. El núcleo de un acelerador sigue funcionando muy por debajo de los 800 voltios, por lo que permanecen varias etapas de conversión entre la distribución de la instalación y los transistores.
Intel se centra principalmente en la parte final de esa cadena. PowerVia, los condensadores de encapsulado, EMIB-T y los IVR abordan la distancia entre las entradas del encapsulado y la lógica activa.
Por tanto, la arquitectura de instalaciones de NVIDIA y la estrategia de encapsulado de Intel no son alternativas directas. Resuelven secciones diferentes del mismo problema integral.
La tensión competitiva aparece en quién controla las interfaces. Los proveedores de aceleradores pueden especificar la arquitectura del rack, mientras que las fundiciones y los proveedores de encapsulado definen las opciones dentro del encapsulado.
Los proveedores de semiconductores de potencia, como Texas Instruments, Infineon y STMicroelectronics, abordan las etapas de conversión entre esas capas. Las empresas de equipos aportan interruptores, rectificadores, canalizaciones eléctricas y sistemas de refrigeración.
Un análisis de Texas Instruments estima que un rack de un megavatio que utilice distribución de 48 voltios requeriría casi 450 libras de cobre para contener las pérdidas de distribución.
TI también afirma que los procesadores actuales pueden requerir más de 1.000 amperios. La compañía trabaja con NVIDIA en la distribución de 800 voltios y en la alimentación multifásica de procesadores de próxima generación.
Las estimaciones de consultoría muestran por qué la industria se está moviendo ahora. Una evaluación de centros de datos sitúa los requisitos emergentes de los racks de IA entre 200 y 600 kilovatios.
El mismo análisis prevé que algunos requisitos de rack se aproximen a un megavatio más adelante esta década. Los sistemas tradicionales de bajo voltaje no fueron diseñados para esa combinación de densidad y demanda continua.
Las normas siguen siendo una limitación importante. La corriente continua de alto voltaje requiere dispositivos de protección, aislamiento de fallos, conectores, monitorización y procedimientos operativos adecuados para el comportamiento de la corriente continua.
A diferencia de la corriente alterna, la corriente continua no cruza por cero en cada ciclo. Por tanto, interrumpir un fallo de corriente continua puede requerir equipos especializados para detener un arco eléctrico sostenido.
Los participantes de OCP están adaptando prácticas procedentes de los vehículos eléctricos y los sistemas industriales. Sin embargo, los centros de datos tienen requisitos de disponibilidad, modelos de servicio y configuraciones físicas distintos.
La implementación también variará entre instalaciones. Un nuevo campus de IA puede diseñarse en torno a la distribución de corriente continua, mientras que un sitio existente puede carecer de capacidad eléctrica o espacio entre filas para cambios amplios.
Esa diversidad respalda la negativa de Intel a prescribir una única arquitectura de alimentación. Diferentes aceleradores e instalaciones combinarán de formas distintas niveles de voltaje, reguladores, condensadores y métodos de refrigeración.
El riesgo es la fragmentación. Las interfaces personalizadas pueden ralentizar a los proveedores, complicar la certificación e impedir que los equipos atiendan a múltiples clientes.
La oportunidad es la coordinación. Las interfaces comunes de rack pueden proporcionar a los fabricantes de componentes un objetivo estable, mientras que las tecnologías de fundición pueden optimizar la ruta final hacia cada chip.
Lo que debe demostrarse a continuación
La evidencia decisiva procederá de sistemas completos, no de afirmaciones aisladas de eficiencia o demostraciones de proceso.
La primera señal es el uso comercial de la cartera de Intel a nivel de encapsulado. Los clientes necesitan productos divulgados que combinen alimentación trasera, condensadores avanzados, puentes de chiplets y regulación cerca de la carga bajo cargas de trabajo de IA sostenidas.
PowerVia ya entró en producción mediante Intel 18A, pero la adopción por parte de los clientes y el comportamiento del sistema importan más que la disponibilidad del proceso por sí sola. El rendimiento de fabricación, la frecuencia, la estabilidad de voltaje y el rendimiento térmico deben mantenerse en volúmenes de producción.
La segunda señal es la integración del regulador. Intel ha publicado mediciones convincentes de C2VR, incluida una eficiencia superior al 90 por ciento y una alta densidad de corriente.
La prueba más difícil es un encapsulado a escala de acelerador. Los ingenieros necesitan evidencia que cubra operación de varios kiloamperios, transitorios de carga de trabajo, calor, envejecimiento, variación de fabricación e interacciones con la entrega de energía trasera.
El comportamiento ante fallos también merece atención. Un regulador estrechamente integrado debe proteger los costosos chips de cómputo y memoria sin convertir una falla local en la pérdida de todo el paquete.
La tercera señal es el avance en la interoperabilidad de 800 voltios. Las especificaciones de OCP necesitan productos compatibles de múltiples proveedores, seguidos de implementaciones que funcionen de forma segura fuera de las demostraciones.
Esas implementaciones deberían revelar si las prometidas reducciones en pérdidas de conversión y cobre se traducen en una mejor economía de las instalaciones. También expondrán los requisitos de mantenimiento y capacitación.
El propio documento de Intel incluye una advertencia importante. Afirma que no existe una solución universal y señala limitaciones eléctricas, térmicas y mecánicas para los IVR del lado de contactos.
El documento también indica que las hojas de ruta y las proyecciones de rendimiento siguen siendo inciertas. La mayoría de los beneficios reportados varían según la carga de trabajo, la configuración y la implementación.
Esa cautela es apropiada. Incorporar más funciones de energía al silicio y a los paquetes avanzados puede mejorar el comportamiento eléctrico, al tiempo que eleva el costo de integración y concentra el riesgo.
Los equipos de arquitectura deberán evaluar todo el recorrido, desde la conexión a la red eléctrica hasta el transistor. Optimizar una etapa de conversión puede simplemente trasladar el calor, la resistencia o la complejidad a otro lugar.
También deben tener en cuenta el comportamiento de las cargas de trabajo. El entrenamiento, la inferencia, las redes y las tareas intensivas en memoria generan patrones de corriente distintos, incluso cuando su consumo medio parece similar.
Para los desarrolladores y compradores empresariales, las consecuencias llegan de forma indirecta. Una mejor entrega de energía puede aumentar la utilización sostenida de los aceleradores y reducir la infraestructura necesaria para cada unidad de computación útil.
También puede influir en la disponibilidad del hardware. Los sistemas que requieren instalaciones especializadas, interfaces propietarias o refrigeración compleja pueden llegar a menos clientes de lo que sugieren sus resultados de referencia.
Por ello, los equipos que comparan infraestructura de IA deberían preguntar por el rendimiento sostenido, no solo por el rendimiento máximo. Deben examinar los requisitos del rack, la refrigeración, la arquitectura de voltaje y las limitaciones de implementación.
Las organizaciones técnicas pueden conservar estas evaluaciones en una base de conocimientos de ingeniería consultable. Las especificaciones de energía ahora abarcan documentos de procesadores, diseños de racks, planes de instalaciones y trabajo de estandarización.
El cambio mayor ya es visible. El rendimiento de la IA ya no depende únicamente de los transistores, el ancho de banda de memoria o la velocidad de interconexión.
La entrega de energía determina cuánto de ese silicio puede operar de manera fiable al mismo tiempo. La propuesta de Intel acerca el enrutamiento de energía, la carga almacenada y la conversión de voltaje al cómputo que sustentan.
Los próximos uno a tres meses deberían aclarar tres puntos: adopción por clientes identificados, validación de C2VR integrado en el paquete y hardware interoperable de 800 voltios. El progreso en los tres reforzaría el argumento de Intel para toda la pila.
La falta de evidencia en cualquiera de las capas dejaría al descubierto el riesgo central. Un componente eficiente no crea un centro de datos de IA eficiente a menos que toda la cadena funcione de forma conjunta.
A medida que la entrega de energía para IA de Intel se adentra más en el paquete, los compradores deberían plantearse una pregunta práctica: ¿puede el sistema completo sostener la capacidad de cómputo anunciada sin trasladar las pérdidas a otro lugar?
