El desmontaje de Intel Panther Lake demuestra que 18A es real, pero aún no lidera en densidad
Intel ha lanzado su primer procesador comercial con alimentación trasera, pero el desmontaje de Intel Panther Lake no muestra un simple regreso al liderazgo de procesos.
El análisis, publicado el 26 de septiembre por SemiAnalysis, examina los transistores, el cableado, los planos de planta y el empaquetado Foveros-S de Intel 18A. Su conclusión central va más allá tanto de la celebración como del escepticismo. Intel ha convertido dos complejas tecnologías de fabricación en silicio de consumo funcional, pero 18A no lidera todos los nodos avanzados en densidad.
Esta distinción importa porque Panther Lake tiene más peso que un procesador portátil convencional. Es una prueba de que Intel puede fabricar transistores gate-all-around y distribución de energía trasera a escala comercial. También pone a prueba si Intel puede recuperar una hoja de ruta dañada por años de retrasos.
El desmontaje detecta un verdadero avance de ingeniería bajo el producto. Sin embargo, Panther Lake sigue combinando fabricación de Intel y TSMC, en lugar de demostrar que Intel puede suministrar por sí sola todos los componentes líderes.
TSMC sigue siendo la referencia que Intel debe superar. El tile gráfico de gama alta de Panther Lake utiliza TSMC N3E, mientras que su tile de E/S emplea el proceso más antiguo TSMC N6. Por tanto, el paquete muestra tanto el regreso de Intel a la fabricación como su dependencia continua de una fundición externa.
Lo que realmente encontró el desmontaje de Intel Panther Lake
El desmontaje confirma que Intel 18A se está enviando dentro de un procesador comercial, al tiempo que establece límites claros sobre lo que ese hito demuestra.
Panther Lake, comercializado como Intel Core Ultra Series 3, utiliza un diseño desagregado compuesto por varias piezas especializadas. Un tile de computación, un tile de GPU y un tile de E/S se asientan sobre una base de silicio pasiva. Intel denomina al sistema de empaquetado Foveros-S.
Ambas variantes del tile de computación utilizan Intel 18A. El tile gráfico Xe3 más pequeño, de cuatro núcleos, utiliza Intel 3, mientras que el tile gráfico más grande, de 12 núcleos, utiliza TSMC N3E. Ambos tiles de E/S disponibles utilizan TSMC N6.
Esta división permite a Intel reservar su proceso más reciente para las funciones que más se benefician de él. Los núcleos de CPU, las cachés, la unidad de procesamiento neuronal y varias funciones que antes pertenecían al sistema en chip comparten el tile de computación 18A.
La disposición también limita el riesgo de fabricación de Intel. Los procesos maduros se encargan de las interfaces analógicas y otras funciones que obtienen menos valor del escalado de transistores de vanguardia.
SemiAnalysis examinó el tile de computación PTL-U, ambos tiles gráficos y el tile de E/S más pequeño. Su desmontaje de Panther Lake utiliza imágenes transversales y análisis de materiales para inspeccionar estructuras ocultas bajo la superficie del chip.
La evidencia resultante respalda varias conclusiones.
En primer lugar, 18A utiliza transistores RibbonFET de cuatro láminas. RibbonFET es el nombre de Intel para un transistor gate-all-around, en el que la puerta rodea canales de silicio apilados para un control eléctrico más preciso.
En segundo lugar, PowerVia desplaza la red principal de distribución de energía detrás de la capa de transistores. Seis niveles metálicos traseros medidos suministran contactos locales de los dispositivos mediante conexiones verticales a escala nanométrica.
En tercer lugar, la biblioteca de alto rendimiento comercializada por Intel utiliza un pitch M0 de 36 nanómetros. M0 es la primera capa metálica local situada sobre los transistores. El kit de diseño de procesos de Intel también admite una opción más ajustada de 32 nanómetros.
En cuarto lugar, la lógica 18A representativa medida por SemiAnalysis tiene una densidad similar a la lógica TSMC N3E dentro de la GPU más grande de Panther Lake. También fue un 18,6 por ciento más densa que el ejemplo de GPU Intel 3 según el modelo de análisis.
Estos resultados no convierten a Intel 18A en el líder universal de densidad. SemiAnalysis concluye que su densidad máxima queda por detrás de TSMC N3P, TSMC N2 y Samsung SF2.
La comparación también tiene límites. La densidad de celdas representativas no equivale a la densidad de transistores de todo el die. Los diseños reales combinan lógica, memoria, circuitos analógicos, espacio de enrutamiento vacío y bloques especializados.
Aun así, el desmontaje cambia el debate. Intel 18A ya no es solo una promesa de hoja de ruta, un vehículo de prueba o una ponencia de conferencia. Es una tecnología de producción que puede abrirse, medirse y compararse.
PowerVia cambia el cableado antes de cambiar el titular
El mecanismo más importante de 18A no es un número menor asociado al nodo. Es la separación del cableado de energía y de señal.
Los procesadores tradicionales enrutan ambos mediante capas metálicas situadas sobre los transistores. Los rieles de energía ocupan un espacio valioso cerca de los dispositivos, mientras que las conexiones verticales transportan corriente hacia abajo desde capas superiores más anchas.
PowerVia desplaza la red de energía primaria a la cara trasera de la oblea. Las vías pasantes de silicio a escala nanométrica conectan después esa red con los contactos de fuente y drenaje cercanos a cada transistor.
El desmontaje de Intel Panther Lake identifica capas de señal frontales desde M0 hasta M14. También identifica una pila de energía trasera independiente desde BM0 hasta BM5. Las capas más cercanas a los transistores son M0 y BM0.
Esta separación física ofrece una ventaja práctica. Los cables de señal ya no compiten con los principales rieles de energía por las mismas pistas de enrutamiento local.
Por tanto, Intel puede utilizar una estructura compacta de celda lógica de cinco pistas mientras mantiene cables locales comparativamente robustos. SemiAnalysis midió mucha más área transversal de M0 en la lógica de núcleos de rendimiento de 18A que en el motor vectorial gráfico N3E.
Un conductor más ancho suele reducir la resistencia y la densidad de corriente. Sin embargo, cables más altos y anchos también añaden capacitancia. El resultado final del circuito depende del equilibrio entre esos efectos.
Intel afirma que PowerVia puede reducir hasta diez veces la caída dinámica de voltaje en el peor caso. La caída de voltaje es una reducción temporal del suministro cuando la demanda de corriente de un circuito cambia rápidamente. La compañía también afirma lograr hasta un 11 por ciento de compactación de área a nivel de bloque en diseños enrutados.
Estas cifras proceden de los propios datos de proceso 18A de Intel, por lo que no deben tratarse como resultados universales de Panther Lake. Diferentes diseños, cargas de trabajo, bibliotecas y disposiciones físicas pueden producir resultados distintos.
El desmontaje aporta pruebas más concretas sobre la implementación. Encuentra una red trasera de cobre que alimenta los dispositivos mediante nano-TSV. También muestra cómo Intel utiliza conexiones de tungsteno revestidas de molibdeno y cableado local de cobre en la cara frontal.
PowerVia conlleva costes. Intel debe procesar ambos lados de la oblea y mantener la alineación durante pasos de fabricación adicionales. La pila trasera también introduce capacitancia, resistencia térmica y complejidad de integración.
El comportamiento térmico merece atención porque Intel reemplaza parte del silicio bajo la lógica densa por material dieléctrico. Ese aislamiento suprime la conducción no deseada bajo las cintas, pero debilita una ruta directa de calor a través del silicio.
El calor debe viajar de forma más eficaz a través de contactos, cableado y el paquete. Esto convierte el comportamiento de refrigeración bajo cargas de trabajo sostenidas en una prueba importante a nivel de sistema.
RibbonFET añade otra capa de compromisos de ingeniería. El diseño de Intel utiliza cuatro nanosheets apilados, mientras que el ejemplo Samsung SF2 estudiado por SemiAnalysis utiliza tres láminas más anchas.
Más láminas aumentan el ancho de canal disponible, pero la fabricación se vuelve más difícil. Las láminas más estrechas mejoran el control de la puerta, aunque el confinamiento y la dispersión pueden afectar al movimiento de portadores.
Estos compromisos explican por qué Intel 18A no puede evaluarse solo por la densidad. La distribución de energía, la resistencia, las fugas, el comportamiento de voltaje, la capacidad de fabricación y el calor contribuyen al rendimiento útil.
La tecnología es significativa porque Intel combinó su primer transistor gate-all-around con su primera red comercial de energía trasera. Las fundiciones suelen preferir introducir por separado los grandes cambios de proceso.
Intel aceptó ambos riesgos a la vez. Panther Lake demuestra que la estructura combinada puede comercializarse, pero el rendimiento de producción y el coste a largo plazo siguen fuera de la visión directa del desmontaje.
Panther Lake frente a Lunar Lake revela núcleos incrementales y consolidación agresiva
Las mayores ganancias de área de Panther Lake proceden de la integración y el rediseño de bloques, no de una reinvención radical de sus núcleos de CPU.
Lunar Lake ofrece la referencia arquitectónica más clara. Ambas plataformas combinan cuatro núcleos de rendimiento con cuatro núcleos de eficiencia de bajo consumo en sus configuraciones de menor potencia. También sitúan los gráficos, los medios, la pantalla y el procesamiento neuronal cerca del complejo de CPU.
La comparación entre Panther Lake y Lunar Lake muestra que la superficie del núcleo de rendimiento permanece casi sin cambios. Sin embargo, el núcleo Cougar Cove de Panther Lake aumenta la caché L2 privada de 2,5 MiB a 3 MiB.
Eso significa que Intel incorporó un 20 por ciento más de capacidad L2 en aproximadamente la misma área de núcleo. Una mayor caché privada puede mantener los datos de trabajo más cerca de las unidades de ejecución y reducir los accesos a la caché compartida o a la memoria principal.
La caché L3 compartida de los núcleos de rendimiento se redujo un 14,8 por ciento. Ese cambio refuerza la idea de que Panther Lake redistribuye los recursos de memoria en lugar de limitarse a ampliar cada capa.
Su clúster de eficiencia de bajo consumo Darkmont es un 5 por ciento más pequeño que el clúster Skymont de Lunar Lake. La mayor parte de esa reducción procede de regiones L2 reorganizadas y de sus estructuras de soporte.
Son mejoras significativas, pero no constituyen un rediseño integral de la CPU. SemiAnalysis caracteriza los cambios en los núcleos como incrementales, un contrapunto útil a la atención que rodea a 18A.
El cambio estructural más grande es la consolidación. Meteor Lake y Arrow Lake utilizaban un tile independiente de sistema en chip para varias funciones de plataforma. Panther Lake elimina ese tile activo.
El procesador neuronal, los núcleos de bajo consumo, los controladores de memoria, los motores multimedia, los motores de pantalla y las interfaces físicas comparten ahora el tile de computación 18A. Las solicitudes de memoria de la CPU ya no necesitan cruzar un enlace de die a die antes de llegar al controlador de memoria.
Eliminar ese recorrido puede reducir la latencia y la energía de interfaz. También elimina una pieza activa de silicio del paquete.
La contrapartida es que los circuitos analógicos y de interfaz deben ocupar costosa área de 18A. Estos bloques no se reducen como la lógica digital densa porque los requisitos externos de voltaje e integridad de señal restringen su geometría.
El procesador neuronal de Panther Lake muestra la reducción medida más drástica. SemiAnalysis informa de que NPU 5 ocupa un 36,9 por ciento menos de área que NPU 4 de Lunar Lake.
Intel mantuvo el recuento total de operaciones de multiplicación-acumulación INT8 mientras reducía los motores de computación neuronal de seis a tres. Cada nuevo motor tiene una matriz de cálculo mayor, pero el diseño reduce a la mitad sus scratchpads y procesadores SHAVE programables.
Esa consolidación reduce las estructuras duplicadas de control y almacenamiento. También genera un punto de presión para cargas de trabajo cuyos datos intermedios no pueden permanecer en el grupo más pequeño de memoria local.
NPU 5 añade compatibilidad nativa con FP8. FP8 utiliza la mitad del ancho de operando de FP16, lo que reduce las necesidades de almacenamiento y transferencia cuando un modelo tolera la menor precisión.
Ambas generaciones cumplen el umbral de 40 TOPS de procesador neuronal de Microsoft para los PC Copilot+. Panther Lake alcanza esa categoría con un área de NPU medida sustancialmente menor.
Los benchmarks de productos sugieren que estas decisiones arquitectónicas producen sistemas útiles, no solo imágenes atractivas al microscopio. Una reseña independiente de Panther Lake encontró una gran eficiencia y rendimiento de gráficos integrados.
La reseña también reveló límites. Un juego exigente promedió 24 fotogramas por segundo a 1080p con su configuración más alta. Elevar los ajustes de rendimiento de Windows incrementó ese resultado a 35 fotogramas por segundo.
Esa brecha importa porque la historia de los gráficos de gama alta de Panther Lake depende de un tile fabricado por TSMC. La victoria de rendimiento para consumidores más visible de Intel no es exclusivamente un logro de Intel 18A.
El paquete de nodos mixtos es a la vez una fortaleza y una admisión
Foveros-S permite a Intel crear un producto competitivo antes de que todos los componentes estén listos para 18A, pero impide que Panther Lake sea una victoria pura de la fundición.
Panther Lake separa las funciones de cómputo, gráficos y E/S en tiles. Esos tiles activos se sitúan uno junto a otro sobre una base pasiva de silicio, en lugar de apilar lógica activa verticalmente.
Los microbumps conectan cada tile con el cableado fino dentro de esa base. Las vías a través del silicio transportan señales a través de la base hacia el sustrato del encapsulado y la placa base.
Intel documenta un paso nominal de conexión de 36 micrómetros para Foveros-S. SemiAnalysis midió microbumps locales adyacentes de aproximadamente 25,24 micrómetros en una sección transversal de Panther Lake.
La menor separación local permite una comunicación densa entre tiles. Sin embargo, cada conexión del encapsulado sigue consumiendo energía e introduciendo latencia frente a la comunicación dentro de un único dado.
Intel evita un cruce importante al situar la CPU y el controlador de memoria en el mismo tile de cómputo. El tile gráfico independiente aún debe atravesar un enlace del encapsulado para acceder a la memoria principal.
Las cachés gráficas más grandes pueden reducir ese tráfico. No pueden eliminar el enlace ni su coste eléctrico.
El encapsulado ofrece ventajas de fabricación convincentes. Es menos probable que los dados pequeños contengan un defecto aleatorio fatal que un dado grande. Intel también puede probar los componentes antes de combinarlos.
La reutilización de tiles distribuye los costes de diseño y validación entre más productos. Las distintas opciones de GPU y E/S permiten a Intel atender varias categorías de portátiles sin fabricar un diseño sobredimensionado para cada modelo.
Lo más importante es que esta disposición limita el proceso más reciente al tile de cómputo. Intel no necesita trasladar de inmediato cada bloque de interfaz ni la GPU de gama alta a 18A.
La GPU Xe3 más pequeña utiliza Intel 3, mientras que la versión más grande de 12 núcleos utiliza TSMC N3E. Los tiles de E/S permanecen en TSMC N6, donde pueden reutilizarse interfaces físicas consolidadas.
Es una ingeniería de producto racional. También revela la diferencia entre construir un procesador competitivo y demostrar liderazgo integral en fundición.
Intel fabricaba anteriormente internamente casi todas las partes principales de sus procesadores para clientes. Panther Lake, en cambio, depende de la especialización de procesos, obleas externas y encapsulado avanzado.
La presencia de TSMC es especialmente notable porque la lógica de cómputo 18A y la lógica gráfica N3E midieron una densidad representativa similar. Intel aun así eligió N3E para la implementación de GPU más grande.
Son plausibles varias explicaciones, entre ellas el calendario de diseño, la preparación de las bibliotecas, la capacidad, el coste y el riesgo. El desmontaje no establece qué factor predominó, por lo que afirmaciones más contundentes irían más allá de la evidencia.
El encapsulado añade gastos. Intel paga por la base pasiva de silicio, los circuitos entre dados, el ensamblaje de microbumps, las pruebas y las posibles pérdidas durante la unión.
Un tile más pequeño puede mejorar el rendimiento de las obleas, pero un producto completo sigue requiriendo varias piezas funcionales y un proceso de ensamblaje exitoso. La medida económica relevante es el coste de un encapsulado funcional.
Esta tensión convierte a Foveros-S en un elemento central de la recuperación de Intel. Le da flexibilidad mientras reconstruye su sistema de fabricación. También dificulta que los observadores externos evalúen la economía de producción.
El anuncio oficial de Intel sobre la arquitectura Panther Lake prometía eficiencia al nivel de Lunar Lake con rendimiento de la clase Arrow Lake. También proyectaba mejoras de más del 50 por ciento en rendimiento de CPU y gráficos frente a comparaciones con la generación anterior.
Estas afirmaciones dependen de las pruebas y configuraciones elegidas por Intel. Los sistemas comercializados y los benchmarks independientes ofrecen mejor evidencia sobre si el encapsulado completo satisface las expectativas de los compradores.
El desmontaje puede explicar dónde se desplazó el área y cómo se conectan los dados. No puede revelar el coste del encapsulado, el rendimiento de producción, el volumen de suministro ni el comportamiento energético de todas las cargas de trabajo reales.
Intel 18A es un hito de fabricación, no un regreso terminado
Panther Lake demuestra que Intel puede ejecutar un proceso avanzado, pero el liderazgo exige una economía repetible y productos competitivos a lo largo de varias generaciones.
Los problemas de fabricación de Intel no fueron pequeños retrasos de calendario. Los nodos de proceso retrasados alteraron las hojas de ruta de clientes y servidores, debilitaron la cadencia de productos y ayudaron a los competidores a ganar terreno.
Por ello, Panther Lake tiene valor simbólico. Llega como silicio real después de que Intel pasara de Intel 4 en Meteor Lake a Intel 3 en productos de servidor más recientes.
Intel afirma que 18A mejora la densidad de chips en un 30 por ciento respecto a Intel 3. Sus materiales actuales también sostienen hasta un 18 por ciento más de rendimiento con la misma potencia, o un 38 por ciento menos de potencia con el mismo rendimiento.
Siguen siendo cifras de la empresa, no garantías neutrales. La implementación comercializada de Panther Lake ofrece a los analistas una muestra física, pero no revela todas las condiciones operativas detrás de las comparaciones de Intel.
El desmontaje proporciona una valoración más acotada y defendible. La lógica de cómputo representativa de Intel 18A iguala a la lógica gráfica TSMC N3E en densidad y supera el ejemplo medido de Intel 3.
Al mismo tiempo, 18A no se queda con la corona de máxima densidad frente a todos los nodos contemporáneos. TSMC N3P y N2, junto con Samsung SF2, siguen por delante en la comparación.
Samsung también alcanzó la producción con gate-all-around antes que Intel. Sus nodos anteriores no incluían entrega comercial de energía por la cara posterior, lo que otorga a las tecnologías diferentes fortalezas y perfiles de madurez.
N2 de TSMC añade otro punto de referencia competitivo. Intel debe demostrar que 18A y sus sucesores siguen siendo atractivos después de que los nodos rivales alcancen una producción amplia.
El Intel Panther Lake Teardown también identifica costes térmicos y de capacitancia que complican las narrativas de marketing simplistas. La alimentación por la cara posterior mejora la libertad de enrutamiento, pero las estructuras adicionales no son gratuitas.
El rendimiento de producción sigue siendo la mayor incógnita. Un proceso técnicamente impresionante aún puede tener dificultades si de cada oblea salen muy pocos dados funcionales o si requieren una selección costosa.
Intel no ha divulgado suficiente información específica del producto para que observadores externos calculen el rendimiento de 18A de Panther Lake. Un desmontaje no puede recuperar esos datos de fábrica a partir de un único dispositivo funcional.
La adopción de la fundición plantea otra prueba. Intel diseñó Panther Lake internamente, lo que permitió a sus equipos de producto y fabricación coordinarse estrechamente.
Los clientes externos necesitan herramientas de diseño maduras, propiedad intelectual reutilizable, reglas previsibles y calendarios fiables. El éxito con un procesador interno no demuestra automáticamente ese modelo de fundición más amplio.
El análisis independiente de procesos añade peso a la evidencia física. Un examen de 18A de abril de 2026 también identificó estructuras RibbonFET de front-end y los materiales utilizados en toda la pila de interconexión de Intel.
Múltiples análisis físicos reducen el argumento de que 18A existe principalmente en presentaciones. Aun así, dejan sin resolver las cuestiones comerciales.
La afirmación más sólida de Intel ahora es la ejecución, no el liderazgo absoluto. Introdujo a la vez dispositivos gate-all-around y alimentación por la cara posterior, los fabricó en volumen y los integró en equipos de consumo.
Su afirmación más débil es que una implementación exitosa restaura la posición que Intel ocupaba antes de sus retrasos de 10 nanómetros. El liderazgo de proceso también requiere rendimiento, densidad, producción, coste, capacidad y entregas consistentes.
Panther Lake supera la primera prueba de credibilidad. No resuelve toda la competencia.
Tres señales mostrarán si Intel puede repetir el resultado
La siguiente etapa depende de la consistencia de fabricación, la adopción externa y de si los productos sucesores de Intel reducen su dependencia de fundiciones rivales.
La primera señal es la disponibilidad sostenida de Panther Lake en muchos diseños de portátiles. Una oferta amplia sugeriría que Intel puede producir suficientes tiles de cómputo 18A funcionales mientras ensambla encapsulados de nodos mixtos a un volumen útil.
La disponibilidad debe considerarse junto con las mediciones independientes de potencia y rendimiento. Un producto puede comercializarse ampliamente sin liderar, mientras que un producto rápido puede seguir limitado comercialmente por el suministro o el coste.
La duración de la batería, el rendimiento sostenido de CPU, las temperaturas y el comportamiento gráfico importan más que los breves benchmarks de máximo rendimiento. Esas mediciones ponen a prueba los efectos de sistema que las imágenes de transistores no pueden captar.
Si Panther Lake se mantiene ampliamente disponible y competitivo a lo largo de varios ciclos de producto, la afirmación de fabricación de Intel se fortalece. Las configuraciones limitadas o un suministro inconsistente la debilitarían.
La segunda señal es el uso de Intel 18A por parte de clientes externos. Panther Lake se beneficia de una organización interna de diseño que puede adaptarse directamente a las restricciones de proceso de Intel.
Un negocio de fundición creíble debe respaldar a empresas que no comparten la hoja de ruta de productos ni el conocimiento institucional de Intel. Esos clientes necesitan habilitación de diseño repetible y confianza en la entrega.
Intel ya ha descrito 18A como preparado para proyectos de clientes y en producción de alto volumen. Los compromisos públicos de producto de diseñadores externos de chips proporcionarían una validación más exigente.
La tercera señal es cómo Intel asigna los futuros tiles de cómputo y gráficos. La GPU más grande de Panther Lake permanece en TSMC N3E, mientras que sus E/S siguen en TSMC N6.
Esta estrategia tiene sentido hoy. Los productos futuros mostrarán si Intel puede trasladar silicio más valioso a sus propios procesos sin sacrificar calendario, rendimiento ni economía.
Una mayor proporción de tiles competitivos fabricados por Intel reforzaría la idea de que 18A estableció una base reutilizable. La dependencia continuada de TSMC mostraría que el encapsulado avanzado sigue siendo el puente de Intel, no su destino.
Por tanto, la conclusión más útil es más limitada que el triunfo o el fracaso. Intel ha superado un difícil umbral de fabricación con Panther Lake.
El chip combina transistores RibbonFET funcionales, entrega comercial de energía por la cara posterior y un paquete flexible de múltiples tiles. Su arquitectura también produce ahorros de área medibles en bloques de caché, núcleos de eficiencia y NPU.
Sin embargo, el Intel Panther Lake Teardown encuentra un producto construido mediante compromisos selectivos. Intel 18A es competitivo con N3E en la lógica estudiada, no dominante en todas las comparaciones de densidad. El tile gráfico premium sigue procediendo de TSMC.
Observe los sistemas reales, los clientes externos de 18A y las próximas asignaciones de tiles de Intel. Esas tres señales revelarán si Panther Lake inició una recuperación repetible o marcó un éxito cuidadosamente gestionado.
