Majestic Labs desafía los límites de memoria de las GPU mientras Blocks Files destaca Prometheus

Majestic Labs está cuestionando el statu quo de las GPU con Prometheus, un servidor diseñado en torno a 128 TB de memoria compartida en lugar de la escasa capacidad HBM. El informe de Blocks Files pone el foco en ese conflicto. Majestic cree que la infraestructura de IA contiene ahora demasiado cómputo costoso y muy poca memoria accesible.

La startup no promete una GPU ligeramente más rápida. Quiere separar la capacidad de memoria del cómputo y escalar cada recurso de forma independiente. Este enfoque apunta a cargas de trabajo de inferencia en las que los procesadores esperan con frecuencia por los pesos del modelo, los tokens almacenados en caché u otros datos.

Nvidia y AMD abordan la misma presión mediante sistemas HBM de mayor tamaño, interconexiones más rápidas y racks estrechamente integrados. Majestic adopta la ruta opuesta. Utiliza un gran conjunto de memoria convencional, chiplets de interfaz personalizados y procesadores de IA programables dentro de un solo servidor.

Esa distinción convierte a Prometheus en algo más que otro anuncio de aceleradores. Es una prueba directa de si los futuros sistemas de IA necesitan más capacidad aritmética o una relación diferente entre los procesadores y la memoria.

Majestic ha divulgado ambiciosas afirmaciones sobre capacidad, rendimiento y energía. Sin embargo, sus procesadores aún no han llegado a clientes y siguen sin estar disponibles resultados de benchmarks independientes. La idea es lo bastante creíble como para atraer atención, pero la ventaja prometida todavía depende de la ejecución en hardware, software y fabricación.

El informe de Blocks Files revela un desafío distinto para las GPU

Majestic Labs sostiene que la industria ha estado comprando GPU adicionales, en parte para adquirir memoria, incluso cuando las cargas de trabajo no pueden aprovechar por completo el cómputo extra.

La cobertura del 23 de julio sobre el servidor centrado en memoria describe el rechazo de la empresa al emparejamiento estándar de GPU y memoria de alto ancho de banda. La HBM sitúa memoria rápida apilada verticalmente cerca de un acelerador. Su proximidad proporciona un gran ancho de banda, pero limita la capacidad total.

Según Majestic, los bordes físicos que rodean un procesador grande limitan cuántas pilas HBM pueden conectarse de forma eficiente. Aumentar la altura de las pilas también crea complicaciones técnicas y de fabricación. Por ello, los sistemas modernos combinan múltiples aceleradores cuando un dispositivo no cuenta con suficiente memoria.

Esa solución proporciona más memoria, pero introduce sobrecarga de comunicación. Los datos deben desplazarse a través de enlaces entre GPU, conmutadores o niveles de memoria del host. Los desarrolladores deben decidir dónde deben residir los pesos del modelo, las activaciones y las cachés clave-valor.

Una caché clave-valor almacena información de tokens procesados previamente para que un modelo no recalcule toda la conversación. Puede consumir una cantidad considerable de memoria durante la inferencia con contextos largos. Un mayor número de usuarios aumenta esa presión porque cada solicitud activa mantiene su propio estado.

Majestic afirma que los sistemas convencionales también emparejan cada nuevo bloque de memoria con otro procesador costoso. Algunas cargas de trabajo reciben más cómputo del que pueden utilizar simplemente porque el despliegue necesita capacidad adicional.

Prometheus intenta romper ese acoplamiento. El servidor previsto conecta hasta 12 procesadores de IA personalizados a un único conjunto plano de memoria. Según la empresa, cada procesador debería ver el mismo espacio de direcciones con características de acceso coherentes.

Los chiplets de agregación de memoria, o MAC, se sitúan cerca de los componentes de memoria montados en la placa. Recopilan tráfico de muchos chips de memoria y los conectan al sistema de cómputo mediante cables cortos de cobre. Blocks Files informa que esas conexiones pueden extenderse hasta aproximadamente un metro.

Esa distancia importa porque la HBM debe permanecer extremadamente cerca del encapsulado del procesador. El enfoque de Majestic ofrece a los diseñadores de sistemas más espacio físico para la memoria sin exigir que cada componente rodee el dado central de cómputo.

La empresa llama Ignite a su procesador y lo describe como una AIU, o unidad de inteligencia artificial. El chip combina núcleos programables con aceleración matricial para los cálculos utilizados por las redes neuronales.

Prometheus es el servidor completo construido en torno a Ignite, los chiplets de interfaz, los módulos de memoria y el software de soporte. Las especificaciones públicas de Prometheus de Majestic afirman ofrecer hasta 128 TB de memoria compartida de alto ancho de banda en un solo sistema.

Como comparación, los servidores de aceleradores actuales miden su memoria conectada directamente en terabytes repartidos por un rack completo, no en decenas de terabytes dentro de un solo servidor. Esa brecha de capacidad constituye la promesa central de Prometheus.

Por tanto, la historia de Blocks Files destaca un desacuerdo arquitectónico. El modelo de Nvidia parte de GPU de alto rendimiento y escala hacia fuera. Majestic comienza con el conjunto de trabajo que una aplicación de IA debe mantener y, después, asigna suficiente cómputo para procesarlo.

La inferencia de IA está aumentando la presión sobre la memoria

El problema de la memoria se está agravando porque la inferencia combina modelos grandes, contextos más extensos y muchos usuarios simultáneos.

El entrenamiento recibe gran parte de la atención en torno a la infraestructura de IA. Sin embargo, la inferencia, el proceso de ejecutar un modelo entrenado para los usuarios, crea un equilibrio diferente entre memoria y cómputo.

Los parámetros de un modelo deben permanecer disponibles mientras genera resultados. Cada paso de generación lee los pesos del modelo y procesa el estado actual. Cuando las unidades aritméticas terminan más rápido de lo que la memoria puede suministrar datos, añadir más cómputo ofrece un beneficio limitado.

Esta condición suele denominarse rendimiento limitado por memoria. El procesador dispone de capacidad de cálculo, pero el movimiento de datos controla la tasa real de finalización.

Las ventanas de contexto más largas profundizan el desequilibrio. Un modelo que atiende prompts breves mantiene menos estado conversacional. Un modelo que maneja documentos extensos, repositorios de software, colecciones de investigación o sesiones prolongadas de agentes debe conservar mucha más información.

Los sistemas agentic añaden otra exigencia. Un agente puede llamar herramientas, inspeccionar resultados, revisar su plan y repetir el proceso. Cada paso prolonga la sesión y puede aumentar su huella de memoria activa.

Los modelos de mezcla de expertos plantean un desafío relacionado. Estos sistemas contienen múltiples grupos de parámetros especializados y activan grupos seleccionados para cada token. Reducen el trabajo aritmético, pero la colección más amplia de parámetros sigue necesitando almacenamiento accesible.

El cofundador de Majestic, Sha Rabii, dijo a EE Times que la capacidad de cómputo estaba creciendo más rápido que el ancho de banda de memoria. Afirmó que la mayor parte de la inferencia de modelos grandes ya estaba limitada por el movimiento de memoria. El detallado diseño de agrupación de memoria apunta a más de 100 TB de DRAM estándar de bajo consumo por entorno de aceleradores.

La memoria de doble velocidad de datos de bajo consumo, o LPDDR, ofrece una capacidad muy superior a la HBM, con características diferentes de ancho de banda y latencia. El desafío técnico de Majestic consiste en lograr que esa capacidad se comporte como un sistema rápido de memoria para aceleradores.

La empresa no puede tener éxito limitándose a conectar memoria convencional mediante un bus de servidor convencional. Eso proporcionaría capacidad sin el rendimiento necesario para alimentar varios procesadores de IA.

En su lugar, Majestic está desarrollando conjuntamente la interfaz física, el protocolo de comunicación, el control de flujo, los mecanismos de fiabilidad y el software. Sus chiplets deben distribuir solicitudes entre muchos dispositivos de memoria manteniendo un ancho de banda elevado y retrasos predecibles.

La empresa también planea distribuir los datos en franjas por todo el conjunto. El striping divide la información entre múltiples dispositivos de memoria, lo que permite que muchos componentes atiendan solicitudes en paralelo.

Si ese sistema funciona como se describe, los operadores podrían mantener modelos y cachés más grandes dentro de un único dominio coherente. Necesitarían menos transferencias entre la memoria local del acelerador, aceleradores remotos y la memoria del host.

Esto importa para las empresas que ejecutan recuperación de información, análisis de documentos, agentes de programación o conversaciones largas. A esas aplicaciones les suele importar más la cantidad de tokens completados por unidad de energía que el pico aritmético teórico de un procesador.

Majestic afirma que su diseño puede admitir muchos más usuarios simultáneos por servidor. Esa afirmación no ha recibido validación independiente. Aun así, identifica la métrica económica que los compradores observan cada vez más.

Un centro de datos tiene capacidad finita de electricidad, refrigeración, espacio en planta y red. Añadir otra GPU solo ayuda cuando la carga de trabajo puede mantener activa esa GPU. Las unidades aritméticas inactivas siguen consumiendo recursos sin generar una producción proporcional.

El encuadre de Blocks Files resulta útil porque desplaza la atención de las operaciones pico por segundo. La verdadera competencia se refiere a cuánto trabajo útil completa un sistema entero dentro de sus límites de energía y memoria.

Prometheus sustituye el rack de GPU por un conjunto de memoria compartida

Prometheus trata la memoria como el centro de la máquina, mientras sus procesadores se convierten en consumidores de un recurso de datos común.

Majestic fue fundada en 2023 por Ofer Shacham, Sha Rabii y Masumi Reynders. Los tres habían trabajado anteriormente en organizaciones de silicio personalizado en Google y Meta.

Sus trayectorias abarcan procesadores, sistemas y hardware de consumo comercializado. Majestic afirma que su equipo ampliado posee más de 120 patentes y ha contribuido a cientos de millones de chips personalizados.

La empresa salió públicamente del modo sigiloso con más de 100 millones de dólares en financiación. Bow Wave Capital lideró su Serie A, mientras que Lux Capital lideró una ronda semilla anterior. Entre otros participantes figuraron SBI, Upfront, Grove Ventures, Hetz Ventures, QP Ventures, Aidenlair Global y TAL Ventures.

Ese anuncio de financiación presentó un sistema que afirmaba contar con 1.000 veces más memoria por procesador que una GPU líder. También afirmaba que un servidor podría consolidar la capacidad y el ancho de banda de memoria asociados a múltiples racks avanzados.

Se trata de proyecciones de la empresa, no de resultados independientes publicados. Dependen del hardware que constituya la comparación, de la carga de trabajo ejecutada y de cómo el benchmark mida la producción útil.

Sin embargo, el mecanismo divulgado es concreto. Prometheus contiene dos elementos principales de silicio personalizado. Uno es el procesador Ignite, mientras que el otro es el chiplet de interfaz de memoria que conecta el cómputo con la LPDDR agrupada.

Hasta 12 dispositivos Ignite pueden acceder a un espacio de memoria contiguo. Majestic describe ese espacio como plano, lo que significa que el software no debería necesitar gestionar varios niveles de memoria visiblemente distintos.

Ese modelo de programación ataca una debilidad importante de los despliegues multi-GPU. Actualmente, un desarrollador debe sortear la HBM local, la memoria conectada a otras GPU, la memoria de la CPU y el almacenamiento. Cada nivel tiene distinta capacidad, ancho de banda y latencia.

Los frameworks dividen los modelos entre dispositivos para ajustarse a esas limitaciones. También coordinan la comunicación entre aceleradores. El rendimiento puede caer cuando la partición elegida produce transferencias excesivas o trabajo desequilibrado.

Prometheus pretende eliminar algunas de esas decisiones. Según la empresa, cada procesador Ignite podría alcanzar cada ubicación del conjunto compartido con una latencia y un ancho de banda comparables.

El diseño utiliza coherencia flexible en lugar de reproducir cada comportamiento de una CPU convencional de memoria compartida. La coherencia define cómo los procesadores mantienen una visión consistente cuando leen o modifican datos comunes.

Majestic no ha publicado suficientes detalles de implementación para que terceros puedan evaluar cada concesión de diseño. Sus mecanismos propietarios de control de flujo y operaciones atómicas determinarán qué tan bien gestiona el sistema la contención y la sincronización.

La arquitectura del procesador también importa. Según los informes, Majestic combina propiedad intelectual de Arm, elementos de RISC-V y su propio diseño. Los motores matriciales aceleran los cálculos densos habituales en los modelos de IA.

La empresa planea compatibilidad con PyTorch, el marco de aprendizaje automático ampliamente utilizado, y Triton, un lenguaje de programación para kernels de aceleradores optimizados. La compatibilidad de software es esencial porque la ventaja de Nvidia va mucho más allá del silicio.

CUDA ofrece a los clientes de Nvidia bibliotecas maduras, compiladores, herramientas de depuración, guías de rendimiento y desarrolladores experimentados. El hardware nuevo puede ofrecer especificaciones atractivas y aun así tener dificultades si las aplicaciones requieren una reescritura extensa.

Rabii reconoció que el éxito de un servidor depende en gran medida de la rapidez con la que los desarrolladores puedan usarlo y de la fiabilidad de sus herramientas. Esa admisión revela la segunda mitad de la tarea de Majestic.

El hardware debe mover datos de manera eficiente. El software también debe hacer que ese movimiento sea lo suficientemente invisible para que las aplicaciones existentes se beneficien.

Nvidia y AMD están ampliando HBM, no abandonándolo

Majestic apuesta contra un modelo de escalado centrado en HBM, mientras los mayores proveedores de aceleradores continúan invirtiendo fuertemente en ese modelo.

Los sistemas a escala de rack de Nvidia conectan muchas GPU mediante NVLink y tecnología de red relacionada. Este enfoque crea un dominio de cómputo mayor, al tiempo que conserva memoria extremadamente rápida cerca de cada acelerador.

AMD sigue una dirección comparable con sus aceleradores Instinct y el diseño de rack Helios. Su MI455X, detallado recientemente, utiliza HBM4 y ofrece 432GB de memoria con 23.3TB por segundo de ancho de banda por GPU.

En 72 aceleradores, la arquitectura MI455X proporciona 31.1TB de HBM dentro de un rack. AMD afirma que Helios integra esa memoria en un dominio coherente.

Estos sistemas reconocen el mismo problema que identifica Majestic. Nvidia y AMD están aumentando la capacidad de memoria, la velocidad de memoria, el ancho de banda de caché, el rendimiento de interconexión y la coordinación a nivel de rack.

El desacuerdo gira en torno a hasta qué punto esa estrategia puede escalar de forma económica. Majestic sostiene que incorporar HBM premium a cada dispositivo de cómputo de gama alta mantiene una relación desfavorable entre capacidad y recursos aritméticos.

Los proveedores establecidos pueden responder a esa preocupación de varias formas. Pueden aumentar la densidad de HBM, mejorar el empaquetado, comprimir los datos de los modelos, perfeccionar el almacenamiento en caché o dividir las cargas de trabajo de manera más eficiente.

También pueden utilizar redes más rápidas para reducir el coste de la memoria remota. Las mejoras de software, como la cuantización, reducen el número de bits necesarios para cada parámetro. La decodificación especulativa puede aumentar la salida al permitir que los modelos verifiquen juntos varios tokens propuestos.

Esos métodos reducen la presión sin sustituir la arquitectura de GPU. También funcionan dentro de entornos maduros que los clientes ya operan.

La mayor oportunidad de Majestic reside en cargas de trabajo donde la capacidad predomina. Los modelos dispersos muy grandes, las redes neuronales de grafos, los agentes de larga ejecución y las ventanas de contexto extremas pueden requerir más memoria que capacidad aritmética.

Su posición más débil corresponde a tareas que aprovechan plenamente el cómputo matricial denso y caben cómodamente en HBM local. Las GPU convencionales siguen siendo adecuadas para esas cargas de trabajo.

El entrenamiento también plantea una competencia más difícil. El entrenamiento realiza repetidamente grandes operaciones matriciales y sincroniza actualizaciones entre muchos dispositivos. Puede utilizar enormes cantidades de memoria, pero también se beneficia del mayor rendimiento de cómputo e interconexión disponible.

Majestic afirma que Prometheus puede admitir entrenamiento. Sin embargo, su énfasis inicial sigue estando en la inferencia y las cargas de trabajo de agentes. Ese enfoque da a la empresa un objetivo más acotado y comprobable.

Qualcomm persigue otra vía centrada en la memoria. Su enfoque near-memory sitúa la lógica del acelerador bajo las pilas de DRAM en lugar de depender del empaquetado HBM convencional.

Qualcomm afirma ofrecer seis veces más ancho de banda por vatio que HBM y más de 200 veces la capacidad de SRAM integrada en chip. No ha revelado el ancho de banda absoluto de la arquitectura, lo que deja sin resolver comparaciones importantes.

La existencia de múltiples enfoques refuerza el diagnóstico de Majestic, pero no necesariamente sus afirmaciones sobre el producto. Los principales diseñadores de chips ven claramente el movimiento de datos como una limitación central.

Por tanto, el mercado no está eligiendo entre empresas que reconocen el muro de la memoria y empresas que lo ignoran. Está eligiendo entre distintas formas de superar ese muro.

El artículo de blocks files recoge la postura más agresiva de Majestic: la combinación GPU-HBM ha llegado a un callejón sin salida. Nvidia, AMD y sus proveedores de memoria están invirtiendo fuertemente para demostrar lo contrario.

Las afirmaciones no verificadas son tan importantes como la arquitectura

Prometheus sigue siendo un sistema en fase de desarrollo, por lo que su capacidad anunciada aún no puede establecer el rendimiento de las aplicaciones, la eficiencia ni la fiabilidad comercial.

Se espera que los procesadores de Majestic y los chiplets de interfaz de memoria alcancen el tape-out durante 2026. El tape-out marca la finalización del diseño de un chip antes de que comience la fabricación. No significa que el silicio de producción funcional esté disponible de inmediato.

La empresa espera que los servidores comiencen a llegar a clientes iniciales en 2027. Otro informe sitúa la introducción más amplia hacia mediados de ese año.

Ese calendario deja varias etapas entre la arquitectura actual y un producto desplegable. La fabricación, el empaquetado, la validación de placas, el firmware, el desarrollo de compiladores, las pruebas térmicas y la integración del sistema pueden revelar problemas.

La interfaz de memoria plantea la mayor incógnita técnica. LPDDR ofrece alta capacidad y características de consumo favorables, pero los dispositivos individuales no igualan el ancho de banda de HBM.

Majestic debe combinar muchos canales de memoria sin crear congestión. Los chiplets MAC, los enlaces de cobre, los protocolos y el sistema de striping deben proporcionar tanto rendimiento como tiempos de acceso predecibles.

Los grandes grupos de memoria también generan desafíos de gestión de fallos. Más componentes implican más posibles averías. Un sistema de producción debe detectar errores, aislar fallos y seguir funcionando sin corromper el estado del modelo.

Prometheus debe lograrlo mientras presenta un modelo de memoria sencillo al software. La comodidad no puede ocultar un comportamiento que produzca pausas impredecibles o un colapso del rendimiento bajo contención.

Las definiciones de los benchmarks generan otra preocupación. Majestic ha afirmado ofrecer más de 50 veces mayor rendimiento en algunos escenarios y entre 10 y 50 veces más tokens por megavatio.

Esas cifras requieren una interpretación cuidadosa. La arquitectura del modelo, la precisión, el tamaño de lote, la longitud del contexto, la longitud de salida, el objetivo de latencia y el número de usuarios simultáneos pueden cambiar drásticamente los resultados de inferencia.

Un sistema optimizado para lotes grandes puede producir muchos tokens y, aun así, responder demasiado lentamente para un servicio interactivo. Un sistema con una capacidad excepcional podría seguir rindiendo peor con modelos más pequeños e intensivos en cómputo.

Las comparaciones también dependen de la referencia de Nvidia o AMD elegida. Una sola GPU, un rack antiguo y un sistema actual a escala de rack producen proporciones muy diferentes.

Ningún laboratorio independiente ha publicado benchmarks de aplicaciones obtenidos con hardware Prometheus de producción. Majestic no ha divulgado resultados completos de latencia, ancho de banda, consumo ni compatibilidad de software.

Los pedidos de clientes comunicados no resuelven esa brecha de verificación. Los compromisos iniciales pueden indicar una fuerte demanda, pero los clientes suelen vincular hitos técnicos y condiciones de entrega a las compras de hardware emergente.

La adopción de software presenta otro riesgo. La compatibilidad con PyTorch y Triton es un comienzo necesario. No reproduce automáticamente la amplitud ni la madurez de las bibliotecas CUDA.

Los operadores necesitan kernels optimizados, herramientas de ejecución distribuida, observabilidad, controles de seguridad, automatización de despliegues y actualizaciones estables. También necesitan un comportamiento predecible con modelos reales, no demostraciones seleccionadas.

Majestic cuenta con unos 40 empleados repartidos entre California e Israel, según el perfil de EE Times de mayo. Es un equipo compacto para trabajar simultáneamente en chips, servidores, memoria, compiladores y producción.

Sus fundadores cuentan con experiencia relevante, y su financiación da margen al proyecto para desarrollarse. Nvidia y AMD aún poseen organizaciones de ingeniería, relaciones con proveedores y bases de clientes instaladas mucho mayores.

La conclusión escéptica es sencilla. Majestic ha identificado una limitación real y propuesto un mecanismo coherente. Aún no ha demostrado que Prometheus pueda alcanzar las proporciones que afirma fuera de proyecciones internas.

Esa distinción debe determinar cómo los compradores interpretan la cobertura de blocks files. La arquitectura merece atención, pero la atención no es validación.

Tres señales mostrarán si Majestic puede cumplir

La siguiente fase depende de silicio funcional, benchmarks de aplicaciones reproducibles y pruebas de que el software de IA existente puede trasladarse sin una reconstrucción extensa.

La primera señal es una validación de silicio satisfactoria. Majestic ha dicho que tanto Ignite como su chiplet de interfaz de memoria alcanzarán el tape-out en 2026.

Un tape-out completado mantendría vivo el calendario. Las muestras funcionales que alcancen los objetivos esperados de frecuencia, consumo y enlace aportarían pruebas mucho más sólidas.

Cualquier retraso debilitaría la perspectiva de envíos a clientes durante 2027. Los problemas de interfaz serían especialmente significativos porque la estructura de memoria representa la diferenciación central de la empresa.

La segunda señal es un benchmark que exponga la configuración completa de la carga de trabajo. Los resultados útiles deberían indicar el modelo, la precisión numérica, el tamaño de lote, la longitud de entrada, la longitud de salida, el objetivo de latencia y el consumo del sistema.

Las pruebas deberían comparar Prometheus con racks actuales de Nvidia y AMD, no con un único acelerador ni una plataforma obsoleta. También deberían separar el tiempo hasta el primer token de la generación de tokens posterior.

La inferencia de contexto largo proporcionaría una prueba especialmente reveladora. Prometheus debería obtener una ventaja cuando un modelo y su caché excedan la capacidad práctica de la memoria de GPU convencional.

Los modelos más pequeños e intensivos en cómputo ofrecen la prueba contraria. Si Prometheus mantiene resultados competitivos en ellos, su mercado podría extenderse más allá de los despliegues especializados e intensivos en memoria.

La tercera señal es la migración de software. Majestic necesita demostrar que un modelo real de PyTorch puede trasladarse a Prometheus con cambios de código limitados.

Una demostración debería incluir compilación, kernels optimizados, monitorización y recuperación ante fallos. También debería revelar qué componentes dependientes de CUDA requieren sustitución.

Los despliegues de clientes iniciales importarán más que las declaraciones genéricas de compatibilidad. Un cliente creíble debería describir la carga de trabajo, el objetivo operativo y el motivo por el que eligió un sistema centrado en la memoria.

Estas señales reforzarán o debilitarán el juicio central de Majestic. Silicio exitoso, benchmarks transparentes y una migración manejable demostrarían que la agrupación de memoria puede desafiar a los racks de GPU.

Un ancho de banda débil, condiciones de benchmark limitadas o grandes reescrituras de software respaldarían la estrategia de los proveedores establecidos. Los compradores seguirían aceptando una capacidad HBM limitada a cambio de herramientas maduras y rendimiento comprobado.

La pregunta más importante no es si la IA necesita más memoria. Todas las principales hojas de ruta de aceleradores ya responden a esa pregunta con sistemas de memoria más grandes.

La cuestión es si la memoria debe seguir vinculada a cada procesador premium o convertirse en un recurso de sistema escalable de forma independiente. Majestic ha basado toda su arquitectura en la segunda opción.

Para los desarrolladores y compradores de infraestructura, el siguiente paso práctico es analizar las trazas de carga de trabajo antes de aceptar los argumentos de cualquiera de las dos partes. Mida la utilización de los aceleradores, el crecimiento de la caché, las transferencias de datos, la latencia y el consumo energético bajo demanda real. Después, observe si la próxima actualización de los bloques de archivos aporta mediciones de producción en lugar de otra afirmación sobre capacidad.