La cartera de centros de datos de Microchip se amplía, pero la integración es la verdadera contienda
Microchip Technology amplió su cartera de centros de datos el 12 de octubre con tres actualizaciones coordinadas que abarcan conectividad PCIe 6.0, almacenamiento NVMe y aceleración SmartRAID. El anuncio incluye un conmutador compacto con 64 carriles PCIe Gen 6, un controlador SSD actualizado y protección ampliada para matrices NVMe. El conflicto es claro: los componentes más rápidos importan, pero los compradores de infraestructura valoran cada vez más a los proveedores por lo bien que esos componentes funcionan en conjunto.
La cartera de centros de datos de Microchip ahora abarca varias capas que mueven, almacenan y protegen información dentro de servidores de IA. Esa amplitud sitúa a la compañía en una contienda a nivel de sistema con proveedores como Broadcom, que también promueve una pila integrada de conectividad PCIe Gen 6. Los productos no son intercambiables, pero ambas estrategias abordan el mismo problema de diseño.
Microchip afirma que una cartera más amplia puede simplificar el desarrollo y acortar el despliegue. Sin embargo, el lanzamiento de octubre ofrece especificaciones y descripciones de funciones, no resultados independientes de cargas de trabajo. Los compradores aún necesitan pruebas que cubran interoperabilidad, consumo energético, recuperación ante fallos y gestión a escala de producción.
La cartera de centros de datos de Microchip ahora cubre tres cuellos de botella
Microchip conecta la conectividad, el control de los medios de almacenamiento y la protección de datos en una única propuesta de infraestructura.
El producto principal es un nuevo conmutador Switchtec PCIe 6.0 de bajo número de carriles. Proporciona hasta 64 carriles y 32 puertos, con opciones de bifurcación x2, x4, x8 y x16. La bifurcación divide una conexión PCIe física en enlaces más pequeños, lo que permite que un conmutador dé servicio a dispositivos con distintos requisitos de carriles.
El conmutador está dirigido a plataformas que no pueden alojar los dispositivos de mayor densidad de Microchip. Un menor número de carriles puede resultar adecuado para sistemas de almacenamiento, servidores compactos y equipos de edge inteligente que necesitan PCIe 6.0 sin un conmutador muy grande.
Microchip también incorporó acceso directo a memoria en el dispositivo. DMA permite que el hardware conectado mueva información sin enrutar cada transacción a través del software del procesador anfitrión. La compañía afirma que este diseño reduce la intervención de la CPU en las transferencias punto a punto.
El conmutador admite PCIe Multicast, que puede distribuir los mismos datos a varios puntos finales. La partición también puede separar los recursos conectados en grupos gestionados de forma independiente. Estas funciones importan en sistemas que contienen varios aceleradores, dispositivos de almacenamiento o hosts.
Las funciones de seguridad incluyen una raíz de confianza de hardware y arranque seguro. Una raíz de confianza de hardware ancla las comprobaciones de identidad e integridad en circuitería protegida. El arranque seguro verifica después el software aprobado antes de permitir que un dispositivo funcione.
La segunda actualización abarca el controlador Flashtec NVMe 5016 de Microchip. NVMe es un protocolo de almacenamiento diseñado para unidades de estado sólido conectadas mediante PCI Express. El controlador sigue siendo un producto PCIe Gen 5, pero Microchip ha añadido capacidades de seguridad y disponibilidad.
El controlador mejorado admite CNSA 2.0, la Commercial National Security Algorithm Suite destinada a orientar la protección poscuántica para sistemas de seguridad nacional. También incorpora funcionamiento de doble puerto, que permite que dos rutas de datos alcancen el mismo dispositivo de almacenamiento.
La conectividad de doble puerto sirve a sistemas que no pueden tolerar que un enlace se convierta en un punto único de fallo. También puede distribuir el trabajo entre rutas redundantes. Microchip combina esa capacidad con virtualización, controles de calidad de servicio y comportamiento programable.
La tercera actualización amplía la familia Adaptec SmartRAID 4300. RAID combina varias unidades para obtener rendimiento, disponibilidad o ambos, según la configuración elegida. SmartRAID utiliza aceleración dedicada para gestionar esas operaciones de almacenamiento fuera de la CPU anfitriona.
Las nuevas funciones incluyen compatibilidad con unidades de autocifrado y gestión de claves local o remota. Microchip también ha añadido configuraciones RAID 6 y RAID 60, que utilizan paridad distribuida para tolerar fallos de unidades.
La compatibilidad con sistemas operativos ahora abarca entornos Linux, Debian, Ubuntu y Windows 11. Otras incorporaciones incluyen configuración dinámica de NVMe, registros persistentes de eventos y reconstrucciones punto a punto. La compatibilidad con StorageCore API permite a los clientes conectar funciones de gestión con software de terceros o controladores de gestión de placa base.
Se trata de actualizaciones relacionadas, no de una plataforma monolítica. El conmutador gestiona conexiones PCIe, Flashtec se integra en diseños de SSD y SmartRAID protege grupos de unidades. Su valor combinado depende de la integración a través de esos límites.
El anuncio de la cartera de Microchip indica que la disponibilidad varía según el dispositivo. Dirige a los clientes interesados a representantes de la compañía o distribuidores autorizados, en lugar de proporcionar un calendario de lanzamiento común.
Esa distinción es importante. El evento amplía la presencia de Microchip en sistemas abordables, pero no significa que todos los componentes se estén enviando juntos dentro de una configuración de servidor validada.
PCIe 6.0 convierte la calidad de señal en un problema de sistema
PCIe 6.0 duplica la velocidad de enlace, pero sus exigencias eléctricas dificultan más el diseño de placas y la coordinación de componentes.
El nuevo dispositivo Switchtec funciona a 64 gigatransferencias por segundo en cada carril. Según la especificación PCIe 6.0, una conexión x16 puede proporcionar hasta 256 GB por segundo de ancho de banda bidireccional.
PCIe 6.0 alcanza esa velocidad mediante modulación de amplitud de pulso de cuatro niveles, o PAM4. Las generaciones anteriores de PCIe utilizaban dos niveles de señal. PAM4 transporta dos bits durante un intervalo de señalización al representar cuatro estados posibles.
Esa eficiencia también reduce la distancia eléctrica entre niveles de señal válidos. El ruido, la pérdida y las interferencias se vuelven más difíciles de gestionar a medida que las trazas atraviesan una placa base, un conector, una tarjeta elevadora o un cable. Por ello, PCIe 6.0 añade corrección de errores hacia adelante y una unidad de control de flujo de tamaño fijo denominada flit.
El resultado es más que un zócalo más rápido. Los fabricantes de servidores deben coordinar conmutadores, retimers, sincronización, conectores, materiales de placa, firmware y software de diagnóstico. Un eslabón débil puede impedir que un sistema alcance la velocidad o fiabilidad previstas.
El diseño de bajo número de carriles de Microchip aborda una parte de ese desafío. Ofrece a los desarrolladores una opción Gen 6 para sistemas que no necesitan los conmutadores más grandes de 160 carriles de la compañía. Menos carriles también pueden reducir el área de placa y la energía asociada a capacidad no utilizada.
La bifurcación flexible hace que el conmutador sea relevante para sistemas con dispositivos mixtos. Una conexión x16 podría servir a un acelerador en un diseño, a cuatro dispositivos de almacenamiento x4 en otro, o a dos puntos finales x8 en otro caso.
El DMA integrado también refleja cómo está cambiando la infraestructura de IA. Mover información directamente entre almacenamiento, interfaces de red y aceleradores puede reducir trabajo innecesario de la CPU anfitriona. Ese enfoque puede preservar capacidad de procesamiento para tareas de aplicación.
Sin embargo, la transferencia punto a punto no es automáticamente más rápida en todas las cargas de trabajo. El rendimiento depende de la topología, el mapeo de memoria, la compatibilidad de software y la contención en otras partes del sistema. Una función incluida en una hoja de datos necesita validación a nivel de carga de trabajo.
Microchip ya estaba cubriendo carencias adyacentes antes de este anuncio. Sus retimers XpressConnect, dispositivos que restauran señales de alta velocidad degradadas, admiten PCIe 6.0 y CXL 3.1. La compañía informa de una latencia pin a pin inferior a 12 nanosegundos para esos productos.
El diseño de retimer también se conecta con el software de diagnóstico ChipLink. Esa herramienta expone telemetría de enlaces y capturas de ojo, que ayudan a los ingenieros a inspeccionar la calidad de señal.
La combinación de conmutadores, retimers y diagnósticos ofrece a Microchip una narrativa de conectividad más completa. Puede ofrecer componentes a ambos lados de un enlace complejo y proporcionar un entorno compartido de resolución de problemas.
Eso no elimina el trabajo de interoperabilidad. Los servidores siguen combinando procesadores, aceleradores, SSD y adaptadores de red de muchos proveedores. Un conjunto prevalidado de componentes de Microchip sigue siendo solo una parte de la máquina terminada.
Broadcom sigue una dirección similar a nivel de sistema. Su cartera Gen 6 incluye un conmutador de 144 carriles, retimers, gestión de fabric y capacidades de diagnóstico. Broadcom indica una latencia de retimer de 6 nanosegundos y compatibilidad con CXL 2.0 y 3.1.
Esas cifras publicadas no deben convertirse en una clasificación simplista de proveedores. Los productos tienen configuraciones, números de carriles y ubicaciones previstas diferentes. El comportamiento de extremo a extremo importa más que comparar una especificación sin una plataforma de prueba común.
La presión real recae en los proveedores de conmutadores que ofrecen silicio aislado sin una historia creíble de validación y gestión. A velocidades de PCIe 6.0, los clientes necesitan herramientas para detectar enlaces marginales antes de que provoquen fallos intermitentes en producción.
Para Microchip, el conmutador más pequeño amplía el número de sistemas que pueden entrar en su entorno de conectividad. La cuestión estratégica es si los fabricantes de servidores valoran más un único proveedor para conmutador, retimer y diagnósticos que la flexibilidad a nivel de componentes.
La seguridad NVMe entra en la decisión de compra
El controlador Flashtec actualizado trata la preparación criptográfica y la conmutación por error como arquitectura de almacenamiento básica, no como trabajo opcional de software.
El NVMe 5016 mejorado de Microchip sigue siendo un controlador SSD PCIe Gen 5 de 16 canales. Un controlador coordina la memoria flash NAND, las solicitudes del host, la corrección de errores y la gestión de almacenamiento dentro de un SSD. Su comportamiento afecta al rendimiento, la resistencia, la seguridad y la capacidad de recuperación.
La familia 5016 original se posicionó para cargas de trabajo empresariales y de centros de datos. La actualización de octubre añade compatibilidad con CNSA 2.0, capacidad de doble puerto y controles empresariales relacionados, en lugar de trasladar el controlador a PCIe 6.0.
Esa división tiene sentido. Un servidor puede utilizar conmutación PCIe 6.0 mientras conecta dispositivos de generaciones anteriores de PCIe. La compatibilidad hacia atrás permite a los arquitectos de plataformas aumentar la capacidad del fabric antes de que todos los SSD conectados adopten la interfaz más reciente.
La compatibilidad con CNSA 2.0 responde a otro calendario. Las organizaciones que manejan información sensible y de larga duración deben prepararse para algoritmos criptográficos capaces de resistir futuros ataques cuánticos. El hardware de almacenamiento suele permanecer desplegado el tiempo suficiente como para coincidir con esa transición.
NIST finalizó tres estándares poscuánticos principales en 2024. Esos estándares cubren establecimiento de claves y firmas digitales. La guía de migración de NIST insta a las organizaciones a comenzar a adoptar criptografía resistente a la computación cuántica, en lugar de esperar a un ordenador cuántico criptográficamente relevante.
Microchip afirma que la actualización de su controlador ayuda a los clientes a prepararse para requisitos poscuánticos emergentes. Esa formulación merece precisión. La compatibilidad del controlador no convierte en segura frente a la computación cuántica a todo un servicio de almacenamiento.
El almacenamiento seguro también depende de la firma de firmware, la identidad del dispositivo, la generación de claves, la custodia de claves, los sistemas operativos y el software de gestión. Los datos en tránsito y los datos en reposo pueden seguir rutas criptográficas diferentes.
La cualificación importará tanto como la disponibilidad de algoritmos. Los compradores gubernamentales y regulados suelen exigir implementaciones validadas, configuraciones aprobadas y procesos documentados de gestión de claves. Una capacidad compatible es un paso hacia el cumplimiento, no el cumplimiento en sí.
La funcionalidad de doble puerto aborda una preocupación operativa más inmediata. Si falla una ruta de host, otra puede mantener el acceso a la unidad. El software de alta disponibilidad también puede equilibrar el tráfico entre las rutas disponibles.
El beneficio depende del diseño completo del sistema. Los puertos redundantes del controlador brindan una protección limitada cuando ambas rutas comparten otro punto de fallo. Los cables, switches, dominios de alimentación, firmware y software de host determinan el nivel final de disponibilidad.
Los controles de calidad de servicio pueden separar las tareas sensibles a la latencia del trabajo en segundo plano. Esto importa cuando los puntos de control del entrenamiento, los índices de recuperación, las bases de datos y el almacenamiento general comparten recursos físicos.
El soporte de virtualización puede dividir de forma similar la capacidad del controlador entre hosts o inquilinos. Sin embargo, los compradores deben comprobar si el aislamiento sigue siendo predecible durante congestiones, errores de medios y eventos de recuperación.
La programabilidad flexible ofrece a los fabricantes de SSD margen para diferenciar el firmware y el comportamiento de la NAND. También genera trabajo de cualificación, ya que cada diseño personalizado introduce variables más allá del controlador base.
Por tanto, la estrategia de Microchip va más allá de vender un componente SSD más rápido. Busca que el controlador funcione como punto de política y fiabilidad dentro del almacenamiento empresarial.
El desafío es la visibilidad. Los hyperscalers suelen desarrollar su propio hardware, firmware y telemetría de almacenamiento. Otras empresas compran sistemas completos y quizá nunca elijan directamente un controlador SSD.
Microchip debe convencer a los fabricantes de unidades y a los proveedores de servidores antes de que muchos equipos de infraestructura conozcan la tecnología. Las victorias de diseño, las listas de cualificación y los sistemas enviados revelarán más que los anuncios de funciones.
SmartRAID 4300 Prioriza las Operaciones sobre la Velocidad Máxima
Las mejoras de SmartRAID se centran en la gestión de fallos, el cifrado y la administración, ámbitos en los que las interrupciones de almacenamiento resultan costosas.
SmartRAID 4300 se presentó como una familia de aceleradores RAID NVMe para cargas de trabajo de IA y centros de datos. Puede gestionar unidades NVMe conectadas directamente mientras descarga del procesador host las tareas de protección.
RAID 6 distribuye dos conjuntos de información de paridad entre un grupo de unidades. La disposición puede sobrevivir a dos fallos de unidad, aunque la capacidad utilizable y el rendimiento de escritura disminuyen frente a configuraciones menos protectoras.
RAID 60 combina varios grupos RAID 6 mediante striping. Puede admitir arreglos más grandes y, al mismo tiempo, limitar el dominio de recuperación de cada grupo de paridad. Su resiliencia exacta depende de qué unidades fallen y de dónde estén ubicadas.
Estos modos son relevantes porque las unidades de alta capacidad hacen que el comportamiento de reconstrucción tenga mayores consecuencias. Reconstruir la información faltante consume ancho de banda, somete a estrés a los dispositivos restantes y puede prolongar la exposición a otro fallo.
La función de reconstrucción peer-to-peer de Microchip pretende mover el trabajo de reconstrucción más directamente entre dispositivos de almacenamiento. Una mayor descarga de CPU puede preservar recursos del host, pero los compradores deberían medir el efecto sobre la latencia de las aplicaciones durante una reconstrucción real.
La configuración NVMe dinámica busca reducir las interrupciones de servicio durante cambios de administración. El registro persistente de eventos conserva registros operativos tras reinicios u otras interrupciones. Esos registros pueden ayudar a los equipos a diagnosticar un fallo que ya no aparece en la telemetría en tiempo real.
El soporte para unidades de autocifrado traslada el trabajo de cifrado a dispositivos de almacenamiento compatibles. La gestión local de claves puede adecuarse a instalaciones contenidas, mientras que la gestión remota puede centralizar el control en una flota más amplia.
La arquitectura introduce sus propios riesgos. Una clave perdida puede dejar inaccesibles unidades en buen estado, mientras que una rotación deficiente de claves o controles administrativos débiles pueden socavar un hardware por lo demás capaz.
El soporte de StorageCore API es una de las incorporaciones menos visibles, pero más importantes. Una API proporciona a operadores y proveedores de sistemas una vía programable hacia la administración de SmartRAID.
Microchip afirma que los clientes pueden utilizar aplicaciones de host in-band o marcos out-of-band personalizados. La administración in-band se ejecuta a través del sistema operativo utilizando el hardware de almacenamiento. La administración out-of-band utiliza un controlador independiente y sigue siendo accesible durante algunos fallos del host.
Esa flexibilidad puede ayudar a los fabricantes de servidores a integrar SmartRAID en plataformas de administración existentes. También puede reducir la necesidad de que los operadores alternen entre utilidades desconectadas.
Una lista más amplia de sistemas operativos lleva el producto a más laboratorios y entornos de despliegue. Linux, Debian y Ubuntu se solapan, pero el soporte explícito puede seguir siendo importante para la validación, los controladores empaquetados y los compromisos de servicio.
El soporte para Windows 11 apunta más allá de los servidores convencionales en rack. Puede llegar a estaciones de trabajo, sistemas de desarrollo e implementaciones perimetrales donde la protección NVMe local resulta útil.
El enfoque operativo diferencia la actualización de un simple lanzamiento orientado al rendimiento. Microchip aborda lo que sucede después del despliegue, incluida la custodia de claves, los cambios de configuración, la investigación de eventos y la recuperación de unidades fallidas.
Aun así, la aceleración RAID dedicada debe competir con el almacenamiento definido por software. Las CPU modernas, las unidades de procesamiento de datos y los sistemas distribuidos pueden realizar tareas de protección sin un adaptador tradicional.
Los enfoques de software pueden simplificar el abastecimiento de hardware y distribuir la protección entre nodos. La aceleración dedicada puede ofrecer descarga predecible y recuperación local. La elección correcta depende de los dominios de fallo, la escala de la carga de trabajo y las prácticas operativas.
Por tanto, Microchip debe demostrar más que el rendimiento bruto de RAID. Los compradores necesitan saber cómo se comporta SmartRAID durante operaciones degradadas, actualizaciones de firmware, interrupciones del servidor de claves y reemplazo del controlador.
La presentación anual de la compañía identifica los controladores de almacenamiento, controladores de memoria y switches como familias de productos importantes para centros de datos. Su cartera de infraestructura abarca aceleración NVMe, conectividad SAS y SATA, expansión de memoria, switching y acondicionamiento de señal.
Esa amplitud respalda el argumento de integración. También aumenta el número de productos que deben mantener procesos compatibles de software, firmware y seguridad a lo largo de extensos ciclos de vida de los servidores.
La Principal Competencia Enfrenta la Infraestructura Integrada con Componentes Best-of-Breed
Microchip apuesta a que los componentes coordinados pueden reducir el riesgo de ingeniería sin obligar a los clientes a entrar en un sistema cerrado.
Los constructores de centros de datos rara vez seleccionan un chip de forma aislada. Una plataforma de almacenamiento o aceleración debe alinear el diseño eléctrico, el firmware, el soporte del sistema operativo, la telemetría y el comportamiento de recuperación.
Un proveedor que cubre varias capas puede probar combinaciones antes de que los clientes las reciban. Las herramientas de diagnóstico compartidas también pueden acortar el aislamiento de fallos cuando un problema cruza los límites entre componentes.
El paquete de octubre de Microchip responde a esa demanda. Switchtec gestiona la estructura, Flashtec controla los SSD y SmartRAID administra grupos de unidades protegidos. Los retimers XpressConnect y el software ChipLink amplían el entorno.
Brian McCarson, responsable del negocio de soluciones para centros de datos de Microchip, afirmó que los clientes buscan socios capaces de abordar varios desafíos de infraestructura mientras simplifican el diseño. Esa declaración resume el posicionamiento de la empresa, pero los resultados de clientes aún no han validado de forma independiente la afirmación más amplia.
El principal rival no es un proveedor concreto. Es el modelo best-of-breed, en el que los constructores seleccionan cada componente de forma independiente y realizan ellos mismos la integración.
Ese modelo preserva la posibilidad de elegir proveedores. También puede permitir que un cliente seleccione el componente más sólido para cada requisito del sistema. Los grandes hyperscalers cuentan con el personal de ingeniería y la escala de compra para hacer atractivo ese enfoque.
El abastecimiento integrado puede reducir los costes de coordinación para fabricantes de sistemas más pequeños. Un proveedor puede ofrecer diseños de referencia, diagnósticos comunes y una vía de escalado más clara.
La contrapartida aparece cuando un componente de la cartera queda por detrás de una alternativa. Los clientes deben decidir si una integración más sencilla compensa una ventaja de especificaciones, coste o software en otro lugar.
Microchip afirma que sus retimers siguen directrices de huella comunes para reducir la dependencia de un único proveedor. PCIe sigue siendo un estándar industrial abierto. Estas decisiones pueden respaldar sistemas con proveedores mixtos.
Sin embargo, las herramientas de administración y los flujos de trabajo de firmware aún pueden generar costes prácticos de cambio. Un equipo formado en torno a un entorno de diagnóstico acumula scripts, paneles y conocimientos operativos vinculados a ese entorno.
La seguridad aumenta esa dependencia. Las implementaciones de raíz de confianza, los sistemas de firma y las integraciones de gestión de claves van mucho más allá de la compatibilidad de pines. Reemplazar un componente puede requerir una nueva validación en toda la cadena de confianza.
La amplitud de Microchip solo puede convertirse en una ventaja si la cartera se comporta como un único sistema operativo. Que los nombres de productos aparezcan juntos en un lanzamiento no demuestra ese resultado.
La compañía ha proporcionado capacidades específicas, pero siguen faltando varias mediciones. El lanzamiento no ofrece consumo energético del sistema, latencia de carga de trabajo, tiempo de recuperación ante fallos ni esfuerzo de integración de software.
Tampoco presenta comparaciones independientes frente a diseños con proveedores mixtos. Sin hardware y cargas de trabajo comunes, los compradores no pueden determinar cuánto reduce realmente la coordinación el tiempo de despliegue.
La disponibilidad es otra incertidumbre. La empresa afirma que el calendario varía según el dispositivo, lo que puede complicar la planificación de clientes que desean una cualificación coordinada de plataforma.
El enfoque best-of-breed enfrenta su propia incertidumbre. Cada proveedor adicional introduce otro calendario de firmware, proceso de soporte e interpretación del mismo estándar.
El cumplimiento de PCIe no garantiza una interoperabilidad impecable en todas las topologías. Las diferencias suelen surgir en torno al manejo de reinicios, la notificación de errores, los estados de energía y el comportamiento de administración.
La propuesta de Microchip es creíble porque se dirige a esos límites. Su éxito dependerá de la evidencia de sistemas completos, y no de especificaciones aisladas de componentes.
Tres Señales Mostrarán si la Estrategia Funciona
La próxima evidencia debería proceder de plataformas enviadas, pruebas de recuperación y mediciones de sistema repetibles.
La primera señal es la adopción por parte de fabricantes de servidores y almacenamiento. Plataformas identificadas que incorporen el nuevo dispositivo Switchtec, el controlador Flashtec mejorado o funciones actualizadas de SmartRAID demostrarían que los socios completaron una cualificación significativa.
Un anuncio de componente inicia un ciclo de diseño, en lugar de terminarlo. Los compradores deberían vigilar las listas de dispositivos compatibles, las plataformas de referencia y los sistemas de producción de fabricantes independientes.
La evidencia más sólida identificaría la configuración exacta y la pila de software. Las declaraciones vagas de asociación revelan menos que una máquina enviada con firmware documentado y soporte de sistema operativo.
La segunda señal es el comportamiento validado ante fallos. Las nuevas funciones de protección y administración de SmartRAID deberían medirse durante la pérdida de una unidad, el reinicio del controlador, la interrupción del servidor de claves y los cambios de configuración en servicio.
Los resultados útiles incluirían la duración de la reconstrucción, la latencia de las aplicaciones durante la recuperación y el consumo de CPU. También deberían explicar el número y la capacidad de las unidades, la disposición RAID y la carga de trabajo.
La capacidad de doble puerto de Flashtec necesita pruebas similares. Un resultado de conmutación por error debería informar de la rapidez con que se recuperó el acceso y de si las aplicaciones observaron tiempos de espera u operaciones dañadas.
La validación de seguridad pertenece a esta categoría. Los clientes deberían buscar detalles de implementación, estado de certificación y límites documentados de gestión de claves en torno al soporte de CNSA 2.0.
La tercera señal es el rendimiento PCIe 6.0 de extremo a extremo bajo topologías realistas y límites de potencia. Las tasas máximas de transferencia por sí solas no pueden mostrar si una estructura mantiene una latencia estable entre switches, retimers y endpoints de generaciones mixtas.
Una prueba creíble incluiría errores de enlace, condiciones térmicas y comportamiento bajo congestión sostenida. También identificaría el diseño de la placa, la ruta del cable y la combinación de endpoints.
Las comparaciones deberían distinguir el nuevo switch de 64 lanes de los dispositivos Gen 6 más grandes de Microchip. El número de lanes, la disposición de puertos y el tamaño objetivo del sistema afectan tanto al rendimiento como al consumo energético.
Broadcom y otros proveedores de conectividad aportarán otra señal del mercado. Contar con más alternativas validadas reforzaría la adopción de PCIe 6.0, al tiempo que haría más difícil diferenciar el argumento de integración de Microchip.
Si Microchip consigue plataformas de producción y publica evidencia reproducible de sistemas, su estrategia de cartera coordinada ganará peso. Si la adopción se limita a anuncios de componentes, la integración de mejores productos seguirá siendo la propuesta más sólida.
Los equipos de infraestructura no tienen que elegir un proveedor a partir de un único lanzamiento. Pueden convertir el anuncio en una lista de verificación para la cualificación que abarque topología, conmutación por error, criptografía, gestión y soporte de software.
La cartera de centros de datos de Microchip ahora cubre una mayor parte de esa lista de verificación desde un único proveedor. La siguiente pregunta es si esas piezas reducen el riesgo de ingeniería y operación en despliegues reales.
Pida a los proveedores configuraciones completas, no solo especificaciones de controladores. Solicite resultados en modo degradado junto con el rendimiento máximo. Después, compare la carga de integración con la flexibilidad a la que renunciaría su equipo.
