Las dudas sobre el reemplazo de HBM por CXL en OpenAI revelan la verdadera disyuntiva de la memoria para IA
OpenAI habría descartado la tesis de reemplazar HBM por CXL, pese a la creciente presión para reducir el coste y la escasez de la memoria de alto ancho de banda. Un investigador de OpenAI especializado en aceleradores afirmó que no había encontrado un caso de uso convincente para CXL en la ejecución de modelos de IA. Por separado, una ejecutiva de arquitectura de Intel sostuvo que CXL funciona mejor como complemento de almacenamiento que como sustituto de HBM.
Estos comentarios cuestionan una idea atractiva para los compradores de infraestructura de IA. Compute Express Link, o CXL, permite a los procesadores acceder a memoria adicional mediante una interconexión coherente. Promete mayor capacidad, grupos compartidos y una asignación de recursos más flexible. Sin embargo, la flexibilidad no elimina las exigencias de ancho de banda de la ejecución activa de modelos.
La historia de fondo no es que CXL haya fracasado. Es que CXL y HBM resuelven partes distintas del problema de la memoria. HBM mantiene los datos de acceso frecuente cerca de un acelerador con un ancho de banda muy elevado. CXL puede ampliar la capacidad y trasladar datos menos activos a un nivel menos costoso.
Esta distinción presiona a los proveedores de memoria, diseñadores de aceleradores y operadores de nube para construir jerarquías más inteligentes. Por tanto, la competencia central no es CXL frente a HBM como productos intercambiables. Es la economía del reemplazo frente a los requisitos físicos de mover datos con la suficiente rapidez para mantener trabajando a los costosos procesadores de IA.
Las afirmaciones sobre el reemplazo de HBM por CXL en OpenAI se enfrentan a una prueba de ancho de banda
Los comentarios atribuidos a OpenAI e Intel acotan el papel de CXL sin volver irrelevante la tecnología.
Las declaraciones se realizaron durante un panel de AI Infrastructure Summit celebrado el 16 de septiembre de 2026 en Santa Clara, California. Financial News informó que Daniel Morris, investigador de OpenAI dedicado al diseño de aceleradores, cuestionó la utilidad de CXL para la ejecución real de modelos.
“Desde el punto de vista de ejecutar realmente modelos de IA, no encuentro un uso para CXL”, habría dicho Morris. Identificó una posible función: albergar información inactiva a la que los grandes modelos rara vez acceden.
Vidhya Thyagarajan, responsable de arquitectura de system-on-chip de Intel, habría planteado una distinción similar. La agrupación de memoria mediante CXL puede resultar útil, afirmó, pero no sustituye a HBM. Caracterizó CXL como un complemento del almacenamiento secundario.
La parte más importante de la postura atribuida a Intel se refería al movimiento de datos. La información que viaja entre una GPU y memoria conectada mediante CXL “no es en absoluto tan rápida como HBM”, según la cobertura del panel.
Los comentarios merecen una atribución cautelosa. Fueron recogidos por publicaciones coreanas y resumidos por TrendForce, en lugar de publicarse como declaraciones formales de política de OpenAI o Intel. El artículo en inglés disponible de Financial News también se identifica como una traducción asistida por IA.
Ninguna de las dos empresas ha publicado un benchmark que acompañe estas declaraciones. OpenAI no ha difundido un documento técnico público que demuestre que CXL carece de cargas de trabajo útiles para la ejecución de modelos. Intel también sigue siendo un participante importante en el ecosistema más amplio de CXL.
Los comentarios siguen siendo relevantes porque proceden de especialistas responsables de la arquitectura de aceleradores y sistemas. Su distinción refleja una limitación básica. La capacidad y el ancho de banda están relacionados, pero no son sustitutos.
HBM sitúa DRAM apilada cerca de un procesador mediante una interfaz amplia. Este diseño permite el movimiento sostenido de datos que requieren los aceleradores altamente paralelos. CXL conecta memoria y dispositivos mediante enlaces basados en tecnología PCI Express, priorizando el acceso coherente y la componibilidad.
CXL puede hacer visible para los procesadores un grupo de memoria más grande. No puede hacer automáticamente que cada byte de ese grupo se comporte como HBM local. La distancia, el ancho del enlace, la conmutación, la sobrecarga de protocolo y la contención siguen determinando el rendimiento efectivo.
Esa es la tensión que generan las declaraciones atribuidas. La industria busca aliviar el coste de la HBM, pero las cargas de trabajo que generan esa demanda siguen siendo sensibles al rendimiento de la memoria.
Por tanto, el argumento del reemplazo de HBM por CXL falla cuando presupone un rendimiento igual entre ubicaciones de memoria desiguales. Un argumento más creíble empieza por decidir qué datos deben permanecer cerca y cuáles pueden alejarse.
Por qué los aceleradores de IA siguen dependiendo de HBM
HBM sigue siendo difícil de reemplazar porque los procesadores de IA necesitan acceso rápido y repetido a grandes conjuntos de datos de trabajo.
Los aceleradores modernos realizan muchas operaciones matemáticas en paralelo. Esas unidades de cómputo necesitan un suministro continuo de pesos de modelo, activaciones y otros datos intermedios. Si la memoria no puede entregar información con la rapidez suficiente, partes del procesador esperan en lugar de calcular.
Esta condición suele denominarse presión de ancho de banda de memoria. Añadir más unidades aritméticas no la resuelve. El sistema debe proporcionar suficiente ancho de banda utilizable para mantener ocupadas esas unidades.
El entrenamiento somete a la memoria a un tráfico especialmente exigente. Grandes grupos de aceleradores intercambian repetidamente parámetros y resultados intermedios. La proximidad física y la interfaz amplia de HBM la hacen adecuada para ese movimiento sostenido.
La inferencia presenta patrones distintos, pero no ha vuelto irrelevante el ancho de banda. Un modelo desplegado sigue necesitando acceso a los pesos. Generar cada token puede requerir leer cantidades considerables de datos del modelo, especialmente al atender lotes de solicitudes más pequeños.
Las cargas de trabajo de contexto largo y agentes crean otro problema de memoria. Acumulan cachés clave-valor, que conservan información de atención de tokens anteriores. Estas cachés pueden crecer lo suficiente como para tensionar la capacidad disponible junto a un acelerador.
CXL aborda esa presión de capacidad de forma más natural que el requisito de ancho de banda. Puede exponer memoria adicional y facilitar el uso compartido entre hosts o dispositivos. Sin embargo, mover una caché utilizada activamente a través de un enlace más estrecho puede introducir un nuevo cuello de botella.
La descripción general oficial de CXL describe tres protocolos relacionados. CXL.io gestiona el descubrimiento y la administración de dispositivos. CXL.cache admite acceso coherente a la memoria del procesador. CXL.mem permite a un host acceder a memoria conectada a un dispositivo CXL.
Estas capacidades admiten expansión, agrupación y compartición de memoria. Pueden reducir la capacidad desaprovechada, cuando un servidor carece de memoria mientras otro dispone de recursos sin utilizar. También pueden ayudar a los operadores a configurar infraestructura en torno a requisitos cambiantes de las cargas de trabajo.
Esta flexibilidad operativa es valiosa. Sin embargo, responde a una pregunta distinta de la que plantea HBM. CXL pregunta cómo puede hacerse accesible más memoria. HBM pregunta cómo pueden llegar suficientes datos a un procesador cada segundo.
CXL 4.0 mejora la respuesta. La especificación duplica la tasa de señalización de 64 a 128 gigatransferencias por segundo e introduce puertos agrupados. La agrupación puede combinar puertos de dispositivos para aumentar el ancho de banda de conexión.
El CXL Consortium también afirma que el estándar más reciente no añade latencia de protocolo mientras incrementa la tasa de señalización. Esta afirmación no significa que la memoria CXL remota tenga las mismas características de extremo a extremo que HBM junto a un acelerador.
El rendimiento real incluye el dispositivo de memoria, los controladores, los switches, la topología, la ubicación gestionada por software y el patrón de acceso de la carga de trabajo. Un estándar más rápido puede mejorar el enlace sin eliminar todas las diferencias del sistema.
Por tanto, la especificación CXL 4.0 debilita una crítica, pero no borra la distinción arquitectónica. El ancho de banda de CXL está mejorando, mientras HBM sigue ocupando el nivel de mayor rendimiento.
Esto explica por qué importa el escepticismo atribuido a OpenAI. OpenAI diseña infraestructura para cargas de trabajo en las que la utilización de aceleradores afecta directamente a la capacidad de servicio y la eficiencia operativa. El movimiento lento de datos se vuelve costoso cuando deja inactivos a procesadores avanzados.
La postura atribuida a Intel tiene otra relevancia. Intel ayudó a establecer CXL y continúa respaldando productos y demostraciones en torno al estándar. Por tanto, una evaluación acotada de una arquitecta de Intel no constituye un rechazo de CXL en sí mismo.
En cambio, sugiere que incluso un importante patrocinador de CXL reconoce los límites de la narrativa de reemplazo. Intel puede respaldar la memoria CXL y, al mismo tiempo, reconocer que la memoria local de alto ancho de banda cumple otra función.
La verdadera competencia es entre reemplazo y jerarquización
CXL resulta más convincente cuando se trata como otro nivel de memoria, no como HBM más lenta.
Una arquitectura jerarquizada coloca los datos según su frecuencia de acceso y sus requisitos de rendimiento. La información utilizada con frecuencia permanece en memoria rápida y escasa. La información menos activa se traslada a una capacidad mayor y menos costosa.
Los procesadores se han basado en este principio durante décadas. Los registros, las cachés, la memoria principal y el almacenamiento equilibran velocidad y capacidad. Los sistemas de IA están ampliando ahora esa jerarquía entre aceleradores, memoria del host, memoria compartida y almacenamiento flash.
La narrativa de reemplazo comprime estas capas en una comparación engañosa. Pregunta si CXL puede eliminar HBM de un servidor de IA. La pregunta más útil es qué datos deben permanecer en HBM en cada etapa de una carga de trabajo.
La postura atribuida a OpenAI deja espacio para el almacenamiento de datos menos activos. La información que un modelo rara vez necesita no siempre justifica ocupar la escasa HBM. CXL podría mantener accesible esa información sin situarla en almacenamiento de estado sólido.
El reto es la predicción. Un sistema debe saber qué información se volverá activa antes de que un acelerador la solicite. Una transferencia tardía puede detener la generación y eliminar el beneficio económico de usar un nivel más barato.
Aquí es donde el software consciente de la carga de trabajo se vuelve central. La colocación de datos, la prelectura, la expulsión de caché y la programación determinan si CXL amplía la capacidad útil o simplemente añade latencia.
Investigadores de SK hynix presentaron un intento concreto en junio de 2026. Su arquitectura Inference Tiered Memory Expansion sitúa memoria híbrida CXL entre la memoria del host y el almacenamiento flash.
El diseño se dirige a infraestructura de contexto compartido para inferencia de contexto largo. Utiliza módulos de memoria CXL de producción, unidades de estado sólido PCIe Gen5 y un prototipo FPGA. Los investigadores se centraron en pesos de modelo y cachés de prefijos con patrones de acceso predecibles.
Su investigación ITME informó de una mejora de rendimiento de hasta el 35,7 % frente a la descarga convencional a CPU. El sistema utilizó memoria CXL como una capa intermedia direccionable por bytes y trasladó proactivamente información desde el almacenamiento.
Ese resultado no contradice las dudas atribuidas a OpenAI sobre el reemplazo de HBM por CXL. ITME no presenta CXL como un reemplazo directo de la HBM local. Asigna a CXL una función diferenciada entre memoria más rápida y almacenamiento más lento.
El experimento también apunta a capacidad más allá de los límites de memoria del host. Su valor procede de evitar el acceso más lento al almacenamiento y simplificar la expansión remota, no de igualar el ancho de banda de HBM durante cada operación del modelo.
Esta diferencia es importante para interpretar las afirmaciones de los proveedores. Un benchmark puede mostrar que CXL mejora un sistema respecto de una referencia basada en SSD. No demuestra necesariamente que CXL iguale una configuración basada únicamente en HBM.
CXL puede ofrecer mejoras medibles cuando la comparación refleja el nivel para el que fue concebida. Investigadores que utilizaron módulos CXL de Micron con procesadores Intel Xeon 6 informaron de otro ejemplo en 2024.
Su configuración combinó ocho dispositivos CXL con doce canales DDR5. El software intercaló páginas entre los dos tipos de memoria. Los investigadores informaron de un ancho de banda de solo lectura un 24 % mayor y de hasta un 39 % más de ancho de banda mixto de lectura y escritura.
En las cargas de trabajo de computación de alto rendimiento e IA evaluadas, la mejora media geométrica del rendimiento fue del 24 por ciento. De nuevo, el resultado midió CXL como una incorporación a un sistema de memoria de CPU, no como sustituto de HBM para GPU.
Estos estudios respaldan una propuesta de CXL más acotada, pero práctica. CXL puede ampliar la capacidad, mejorar el ancho de banda agregado de la memoria de CPU y reducir la dependencia de un almacenamiento más lento. También puede admitir capas de contexto compartidas cuando los patrones de acceso permiten la precarga.
Ninguno de esos beneficios exige que CXL supere a HBM. Exigen que los arquitectos de sistemas lo ubiquen donde la latencia y el ancho de banda sigan siendo aceptables.
Samsung y SK Hynix afrontan presión desde ambos frentes
Los proveedores de memoria deben proteger los márgenes de HBM y, al mismo tiempo, demostrar que los productos CXL aportan valor junto a su memoria insignia.
Samsung Electronics y SK hynix ocupan posiciones sólidas en la cadena de suministro de HBM. La demanda continua de aceleradores da a ambas compañías motivos para invertir en generaciones de HBM de mayor capacidad y velocidad.
Los comentarios atribuidos a OpenAI e Intel refuerzan ese mercado. Si CXL no puede asumir la memoria activa de los modelos, los proveedores de aceleradores seguirán dependiendo de HBM para los datos críticos para el rendimiento.
Sin embargo, un papel estable para HBM no implica un mercado estático. La inferencia de IA está generando demanda de sistemas de memoria más variados. La capacidad, la latencia, el consumo energético, el ancho de banda y el coste difieren entre entrenamiento, inferencia interactiva, procesamiento por lotes y almacenamiento de contexto.
Por tanto, Samsung y SK hynix tienen incentivos para vender productos en varios niveles. Pueden suministrar HBM cerca de los aceleradores mientras desarrollan módulos de memoria CXL para expansión y compartición.
Esta estrategia también las protege si cambia el gasto en infraestructura. Los clientes que buscan reducir costes podrían disminuir la cantidad de HBM por sistema sin eliminarla. Los proveedores de memoria aún pueden participar mediante DRAM conectada por CXL y otros niveles.
La investigación de ITME ilustra esa posibilidad. SK hynix no presentó la memoria híbrida CXL como sustituto directo de HBM. Su arquitectura añadió otra capa a una jerarquía de HBM, DDR, memoria CXL y SSD.
Ese enfoque convierte una competencia aparente en expansión de cartera. Más niveles generan más decisiones de ubicación, pero también crean productos adicionales y requisitos de software.
Los proveedores de nube afrontan una presión relacionada. Los aceleradores con abundante HBM solo son valiosos cuando los clientes los utilizan de forma eficiente. La capacidad reservada, la memoria inactiva y las configuraciones sobredimensionadas pueden elevar el coste efectivo de la inferencia.
La agrupación de memoria mediante CXL ofrece una posible forma de asignar cierta memoria con mayor flexibilidad. Un pool compartido puede reducir la capacidad desaprovechada cuando las cargas de trabajo tienen picos distintos. El beneficio depende de la topología, el aislamiento, el soporte de software y una calidad de servicio predecible.
Los diseñadores de aceleradores afrontan la disyuntiva más difícil. Deben decidir cuánta memoria local integrar con cada chip. Muy poca memoria limita los modelos y el contexto. Demasiada eleva la complejidad del encapsulado y asigna capacidad escasa incluso cuando las cargas de trabajo no la utilizan.
Un diseño escalonado creíble podría permitir a los fabricantes de aceleradores aprovisionar HBM para los datos activos y desplazar la información menos utilizada a otra parte. Sin embargo, el hardware necesita suficiente ancho de banda de enlace y el software debe mover los datos antes de que se vuelvan urgentes.
Nvidia, AMD, Google, Intel y los equipos de aceleradores personalizados están explorando diferentes equilibrios entre memoria local, redes y sistemas escalables. Sus arquitecturas no deberían compararse únicamente por capacidad.
Un servidor que ofrece más memoria total aún puede proporcionar peor rendimiento de aplicación. El rendimiento efectivo depende de la frecuencia con que los procesadores acceden a cada nivel y de si las transferencias se solapan con computación útil.
Por eso la adopción de CXL no producirá un único resultado universal. Las cargas de trabajo de bases de datos, analítica basada en CPU, servicio de modelos, entrenamiento y sistemas de recuperación tienen patrones de acceso distintos. La mejor jerarquía para una carga de trabajo puede perjudicar a otra.
Por tanto, el éxito más amplio de CXL podría producirse sin una cifra espectacular de desplazamiento de HBM. La adopción podría manifestarse mediante módulos de expansión de memoria, servidores componibles, almacenes de contexto e infraestructura con menos tráfico de almacenamiento.
Ese resultado decepcionaría a quien espere un competidor directo de HBM. Aun así, representaría un cambio importante en la forma en que los servidores de IA asignan memoria.
El veredicto atribuido tiene límites importantes
Dos comentarios de un panel no pueden resolver el futuro de CXL porque los estándares, los productos y las cargas de trabajo de IA siguen cambiando.
La primera limitación es probatoria. Las afirmaciones más contundentes proceden de informes de prensa sobre un panel de conferencia. No había disponible en la cobertura citada ninguna grabación, transcripción, paquete de benchmarks ni publicación correspondiente de OpenAI.
Los lectores no deberían interpretar los comentarios como prueba de que todas las cargas de trabajo de OpenAI rechazan CXL. Según se informó, Morris describió dificultades para encontrar un uso práctico en la ejecución de modelos, pero los límites de esa evaluación siguen sin estar claros.
La afirmación podría referirse a los diseños actuales de aceleradores, al software actual o a una clase concreta de modelos. Podría no abarcar almacenamiento de contexto, preprocesamiento, recuperación, puntos de control o futuros sistemas desagregados.
La posición de Intel también requiere contexto. La compañía respalda el desarrollo de CXL y demuestra modos de memoria para procesadores Xeon. Su crítica atribuida se refiere a la sustitución de HBM, no a la utilidad de la expansión de memoria coherente.
La segunda limitación es el progreso técnico. CXL 4.0 duplica la velocidad de señalización del estándar y admite puertos agrupados. Los productos que implementen esas capacidades aún necesitan validarse con cargas de trabajo reales.
El ancho de banda de la especificación no es el ancho de banda de la aplicación. Los ingenieros deben medir el rendimiento entregado, las distribuciones de latencia, la contención, el consumo energético y el rendimiento ante fallos.
La tercera limitación afecta al software. La jerarquización de memoria solo funciona bien cuando el sistema coloca los datos de forma inteligente. Una política deficiente puede mover datos activos a un nivel lento o desperdiciar ancho de banda transfiriendo información que no se utilizará.
La inferencia con contexto largo podría hacer este problema más manejable en algunos casos. Las cachés de prefijos y los pesos de modelos pueden tener patrones de acceso predecibles. Esa previsibilidad crea oportunidades para la precarga y la reutilización.
Otras cargas de trabajo siguen siendo menos tolerantes. El acceso irregular, las solicitudes que cambian rápidamente o los requisitos estrictos de latencia pueden dificultar el uso de memoria remota. El rendimiento medio también puede ocultar graves problemas de latencia de cola.
La cuarta limitación es la referencia elegida para cada afirmación. CXL suele competir con el acceso a DDR del host o SSD, en lugar de con HBM. Un resultado positivo frente al almacenamiento no establece equivalencia con la memoria local del acelerador.
También es posible cometer el error contrario. Demostrar que CXL no puede igualar a HBM no prueba que carezca de valor económico. Un nivel inferior solo debe superar a la alternativa disponible en ese nivel.
Por tanto, una evaluación útil debe definir los datos, la carga de trabajo y la referencia. Debe identificar qué información reside en HBM, cuál se mueve mediante CXL y con qué frecuencia las transferencias retrasan el cómputo.
El consumo energético merece un escrutinio similar. Mover datos a través de un sistema consume energía. Los pools de memoria más grandes pueden reducir operaciones de almacenamiento costosas, pero la conmutación y el transporte también imponen costes.
La fiabilidad y el aislamiento importan cuando la memoria pasa a ser compartida. Los operadores necesitan una gestión predecible de fallos, control de acceso, cifrado, observabilidad y garantías de servicio. Estos requisitos operativos pueden retrasar la adopción después de que el hardware esté disponible.
El CXL Consortium describe mejoras de fiabilidad, disponibilidad y mantenibilidad en la versión 4.0. Esas características refuerzan el argumento de infraestructura, pero la evidencia en producción sigue siendo más importante que el lenguaje de las especificaciones.
Por tanto, la conclusión correcta es más acotada que la afirmación del titular. La evidencia disponible respalda el escepticismo sobre la sustitución directa de HBM por CXL. No justifica declarar que CXL es irrelevante para la infraestructura de IA.
Tres señales mostrarán dónde encaja CXL a continuación
La próxima fase se decidirá por mediciones en producción, integración de aceleradores y evidencia de que la jerarquización reduce los costes totales de inferencia.
La primera señal es la evidencia de despliegues por parte de hyperscalers y desarrolladores de modelos. OpenAI, Microsoft, Google, Meta, Amazon y otros operadores pueden probar arquitecturas de memoria a una escala inaccesible para la mayoría de los investigadores.
Las divulgaciones importantes separarán las ganancias de capacidad del rendimiento de las aplicaciones. Los resultados útiles deberían informar del rendimiento de los modelos, la latencia, la utilización de aceleradores y la proporción de solicitudes que acceden a memoria CXL.
Un despliegue en producción para contexto compartido o pesos menos utilizados reforzaría la tesis de la jerarquización. No avanzar más allá de funciones similares al almacenamiento reforzaría la evaluación atribuida a OpenAI.
La segunda señal es el hardware que implemente el ancho de banda de CXL 4.0 y los puertos agrupados. El consorcio lanzó CXL 4.0 en noviembre de 2025, pero las especificaciones preceden a las plataformas ampliamente disponibles.
Los próximos sistemas deben demostrar cuánto ancho de banda de enlace llega a las aplicaciones. Los proveedores también deben mostrar que las configuraciones de conmutación y múltiples dispositivos preservan una latencia predecible bajo carga.
Los buenos resultados debilitarían la idea de que CXL está limitado al almacenamiento frío. No establecerían automáticamente que sustituye a HBM, ya que HBM avanzará durante el mismo periodo.
La tercera señal es la validación independiente de arquitecturas como ITME. La mejora de rendimiento del 35,7 por ciento comunicada es prometedora, pero procede de un prototipo y una referencia específicos.
Equipos independientes deberían probar distintos modelos, longitudes de contexto, patrones de solicitudes y configuraciones de almacenamiento. También deberían medir la latencia de cola, la energía, la sobrecarga de software y el comportamiento de recuperación.
Las ganancias replicadas demostrarían que CXL ocupa un nivel intermedio útil para la inferencia. Los malos resultados fuera de cargas de trabajo predecibles limitarían la arquitectura a despliegues especializados.
Estas señales también aclararán quién afronta mayor presión. Los proveedores de HBM afrontan menos riesgo inmediato de sustitución si el ancho de banda local sigue siendo esencial. Aun así, necesitan productos para cada capa que crea la inferencia.
Los proveedores de CXL deben dejar de comercializar la capacidad como si garantizara el rendimiento. Su argumento más sólido provendrá de sistemas completos que ubiquen los datos según patrones de acceso medibles.
Los compradores de infraestructura de IA deberían preguntar dónde residen los datos durante cada fase del modelo. También deberían preguntar qué ocurre cuando un objeto supuestamente frío se vuelve de repente activo.
En última instancia, el debate sobre la sustitución de HBM por CXL en OpenAI revela una corrección útil. La arquitectura de memoria no es una competición en la que un componente elimina a todos los demás. Es un problema de asignación determinado por la distancia, el ancho de banda, la capacidad y el software.
Los equipos que evalúen estas afirmaciones deberían conservar los detalles de los benchmarks, los supuestos de carga de trabajo y las decisiones de arquitectura en una base de conocimiento de ingeniería con capacidad de búsqueda. La próxima demostración de un proveedor debería compararse con esos supuestos, no con un eslogan simplificado de sustitución.
Siga los primeros despliegues independientes de CXL 4.0, los sistemas de memoria de contexto en producción y los datos de costes a nivel de carga de trabajo. Esos resultados revelarán si CXL se convierte en un nivel esencial de memoria para IA o sigue siendo una vía de expansión especializada.
