El chip de fotónica de silicio de la Universidad de Pekín alcanza 3,2 Tbps, pero el récord de laboratorio no es un producto comercial

Investigadores de la Universidad de Pekín llevaron un chip de fotónica de silicio a 3,2 terabits por segundo, cuestionando los supuestos sobre hasta dónde pueden escalar los moduladores de silicio puro. El experimento combinó ocho canales ópticos, cada uno con 400 gigabits por segundo, con procesamiento de señales mediante redes neuronales. Su importancia reside en esa combinación, no simplemente en la capacidad que anuncia el titular.

El resultado de fotónica de silicio de la Universidad de Pekín aborda un problema creciente dentro de los clústeres de computación de IA. Los aceleradores pueden procesar cargas de trabajo enormes, pero aún necesitan enlaces eficientes para mover parámetros de modelos, activaciones y otros datos. Las conexiones de cobre son más difíciles de extender a medida que aumenta el ancho de banda, mientras que los componentes ópticos afrontan sus propios límites de coste, consumo y fabricación.

Los investigadores utilizaron estructuras de luz lenta para aumentar la interacción entre la luz y el silicio. Después aplicaron redes neuronales artificiales para corregir las distorsiones de las señales recibidas. Este enfoque sitúa el trabajo frente a materiales alternativos para moduladores, incluido el niobato de litio de película fina, y frente a motores fotónicos comerciales de 3,2 Tbps que ya avanzan hacia la evaluación por parte de clientes.

La distinción importa. El equipo comunicó un experimento de transmisión de alta capacidad, no un transceptor completamente encapsulado y listo para su despliegue. El resultado establece una vía técnica que los proveedores pueden investigar, pero el rendimiento de fabricación, el consumo total del enlace, el encapsulado y el procesamiento en tiempo real siguen siendo cuestiones abiertas.

El resultado de fotónica de silicio de la Universidad de Pekín alcanza 3,2 Tbps

El resultado central es un chip modulador de silicio puro de ocho canales que transporta un total de 3,2 Tbps en condiciones de laboratorio.

El trabajo apareció en Nature Communications el 16 de julio de 2025. Sus autores procedían de la Universidad de Pekín, la Universidad de California en Santa Bárbara, la Universidad de Ciencia y Tecnología de la Información de Pekín, el Laboratorio Peng Cheng y otras organizaciones de investigación.

El artículo describe un chip de ocho canales multiplexado por división de longitud de onda. La multiplexación por división de longitud de onda, o WDM, envía flujos de datos separados en distintos colores de luz. Cada canal alcanzó 400 Gbps mediante modulación de amplitud de pulso de cuatro niveles, conocida habitualmente como PAM-4.

PAM-4 representa dos bits con cada símbolo transmitido mediante cuatro niveles de señal. Ya es un formato importante en las redes de centros de datos de alta velocidad. Su uso dota al experimento de mayor relevancia industrial que un resultado basado en un formato de modulación inusualmente especializado.

En conjunto, los ocho canales produjeron una capacidad total de datos de 3,2 Tbps. Los investigadores informaron de tasas de error de bits por debajo del umbral de corrección de errores sin decisión suave. Ese umbral indica si la corrección de errores convencional puede recuperar los datos transmitidos con la fiabilidad suficiente para un enlace de comunicaciones.

El área de modulación activa medía 4 milímetros por 0,5 milímetros. Esa superficie produjo una densidad de tasa de datos en chip comunicada de 1,6 terabits por segundo por milímetro cuadrado. La matriz se fabricó en una oblea de silicio sobre aislante de 200 milímetros mediante un proceso estándar de fotolitografía de 90 nanómetros.

Ese detalle de fabricación respalda una de las afirmaciones más importantes del artículo. Los moduladores de luz lenta utilizan silicio puro y dimensiones compatibles con una fundición comercial de fotónica de silicio. No requieren un nuevo material óptico adherido a la sección de modulación.

Los brazos de modulación individuales medían solo 249 micrómetros. El chip también mostró un ancho de banda electroóptico de 90 gigahercios, una eficiencia de modulación de 0,82 voltios-centímetro y una banda de paso óptica de 7 nanómetros alrededor de 1.550 nanómetros.

Estas métricas describen partes relacionadas del diseño. El ancho de banda indica con qué rapidez puede responder el modulador. La eficiencia de modulación refleja cuánto voltaje y longitud de dispositivo se necesitan para cambiar la señal óptica. La banda de paso muestra qué parte del espectro óptico puede utilizar eficazmente la estructura.

Los moduladores convencionales de silicio suelen obligar a los diseñadores a intercambiar eficiencia por ancho de banda. Un dispositivo más largo puede aumentar la interacción luz-materia, pero también ocupa más área y puede introducir limitaciones eléctricas. Un dispositivo más corto mejora la densidad, pero normalmente ofrece menos interacción para un voltaje de excitación determinado.

La estructura de luz lenta del equipo cambia ese equilibrio. Utiliza una guía de onda periódica que contiene elementos resonantes en cascada, lo que hace que la luz permanezca más tiempo efectivo de interacción dentro de una región compacta. Los investigadores diseñaron la estructura para mejorar la modulación de fase sin estrechar la banda óptica utilizable hasta un nivel poco práctico.

Las mediciones de apoyo y los datos de las gráficas del artículo están disponibles a través de su conjunto de datos de investigación público. Ese acceso hace que el registro experimental sea más verificable, aunque reproducir el enlace completo seguiría requiriendo equipos especializados de fabricación y prueba.

Por tanto, se trata de algo más que una lectura aislada de velocidad máxima. El experimento conecta un diseño compacto de modulador, operación de ocho canales, un formato de señalización estándar y mediciones de tasa de error. Esa combinación ofrece a los ingenieros una base más clara para evaluar la arquitectura.

Sin embargo, el resultado no debe confundirse con un módulo óptico completo de 3,2 Tbps. No establece el rendimiento de producción, la fiabilidad de los conectores, la vida útil en campo ni la energía consumida por cada componente de apoyo. Estas cuestiones de sistema determinan si el diseño de laboratorio se convierte en infraestructura útil.

El tráfico de datos de IA presiona los enlaces entre chips

Los aceleradores más rápidos aumentan el valor de las redes ópticas solo cuando el enlace circundante puede suministrar ancho de banda sin consumir un presupuesto excesivo de energía y refrigeración.

Los clústeres de IA distribuyen el cómputo entre muchos aceleradores. Entrenar un modelo grande exige que esos dispositivos intercambien datos con frecuencia, a veces mediante conexiones de escalado vertical dentro de un dominio de computación y otras mediante una red de escalado horizontal más amplia.

Una interconexión lenta o congestionada deja a costosos procesadores esperando. Una interconexión de alto consumo también compite con esos procesadores por electricidad y refrigeración. Esto convierte la eficiencia de red en una restricción de nivel de sistema, en lugar de una especificación secundaria de componentes.

Los enlaces eléctricos siguen siendo eficaces a distancias cortas, pero unas tasas de señalización más altas dificultan su diseño. La pérdida aumenta con la frecuencia, la integridad de la señal se vuelve más sensible al encapsulado y los retimers pueden añadir consumo. Grandes conjuntos de pistas de cobre también ocupan un espacio valioso alrededor de los densos encapsulados de aceleradores.

Los enlaces ópticos mueven datos por fibra y evitan algunas pérdidas eléctricas dependientes de la distancia. La fotónica de silicio resulta atractiva porque los diseñadores pueden crear componentes ópticos en obleas mediante procesos relacionados con la fabricación de semiconductores. Promete alta integración y una vía hacia mayores volúmenes de producción.

El trabajo de fotónica de silicio de la Universidad de Pekín se centra en el modulador, que convierte un flujo de datos eléctrico en cambios de luz. Elevar cada carril a 400 Gbps significa que un enlace puede alcanzar una capacidad total determinada con menos carriles, fibras, controladores e interfaces asociadas.

Esa reducción solo es valiosa si el carril más rápido sigue siendo manejable. Las tasas serie más altas pueden amplificar la distorsión no lineal, el ruido, los errores de temporización y las limitaciones de ancho de banda. Un modulador nominalmente rápido no garantiza que un receptor pueda separar con precisión los niveles PAM-4.

Los investigadores abordaron esas degradaciones con ecualización mediante redes neuronales. Un ecualizador estima cómo el canal de comunicación ha distorsionado una señal y luego compensa esa distorsión. El experimento utilizó una unidad recurrente con compuertas bidireccional, o bi-GRU, que analiza relaciones a través de una secuencia de muestras recibidas.

La red neuronal ayudó a recuperar señales PAM-4 de 400 Gbps de cada canal. Por ello, describir el trabajo simplemente como un chip para centros de datos de IA omite un detalle importante. La IA no se ejecutaba en el chip fotónico como aplicación. El aprendizaje automático formaba parte del método de procesamiento de señales utilizado para alcanzar la tasa de transmisión comunicada.

El experimento procesó señales muestreadas fuera de línea tras la recepción. Un osciloscopio de alta velocidad capturó las formas de onda antes de que la red neuronal las analizara. Esa configuración es adecuada para probar una idea, pero no establece el coste, la latencia ni la energía de un ecualizador de producción.

Un transceptor desplegado necesitaría procesamiento en tiempo real en electrónica especializada. Sus diseñadores tendrían que determinar si el ecualizador neuronal cabe dentro de un presupuesto de consumo aceptable y si una aproximación más sencilla puede preservar la mayor parte de su rendimiento.

Esto genera presión sobre varios grupos a la vez. Los fabricantes de componentes ópticos necesitan moduladores más rápidos. Los proveedores de procesadores digitales de señal necesitan ecualización eficiente. Las empresas de encapsulado deben situar la óptica más cerca de conmutadores y aceleradores sin crear problemas de fiabilidad o térmicos.

Los operadores de red afrontan una decisión diferente. Deben elegir cuándo adoptar generaciones ópticas más rápidas y si mantener módulos conectables en el borde de un sistema o acercar la óptica al silicio de computación.

La investigación no resuelve esas decisiones arquitectónicas. Refuerza la idea de que el silicio puro merece un lugar en ellas, incluso a 400 Gbps por longitud de onda óptica.

La luz lenta y la ecualización neuronal llevan más lejos al silicio puro

El mecanismo combina una interacción óptica más intensa dentro del silicio con corrección asistida por software después de la transmisión.

El silicio es un material excelente para fabricar circuitos ópticos densos, pero no es ideal para todas las funciones ópticas. Su respuesta electroóptica hace posible la modulación de alta velocidad, aunque los diseñadores deben gestionar cuidadosamente la eficiencia, el ancho de banda, la longitud del dispositivo y la distorsión.

Otras plataformas intentan mejorar esas características con materiales diferentes. El niobato de litio de película fina ofrece un fuerte comportamiento electroóptico y baja pérdida óptica. El fosfuro de indio puede integrar fuentes de luz y componentes activos rápidos. Los diseños híbridos combinan esos materiales con guías de onda de silicio.

En cambio, el equipo de la Universidad de Pekín se preguntó hasta dónde podía llegar una plataforma estándar de silicio puro. Su respuesta depende de luz lenta diseñada, no de almacenar físicamente un bit de datos durante un periodo prolongado.

La guía de onda periódica cambia la dispersión de la luz, aumentando la interacción entre el campo óptico y la región controlada eléctricamente. Eso permite que un desplazador de fase compacto produzca un efecto de modulación útil. El diseño utiliza un interferómetro Mach-Zehnder, que convierte diferencias de fase controladas en cambios de intensidad de salida.

El modulador compacto aborda la densidad y la eficiencia, pero los dispositivos de luz lenta pueden introducir sensibilidad y distorsión. El comportamiento resonante también puede hacer que algunos componentes fotónicos dependan de longitudes de onda y temperaturas estrictamente controladas.

Los investigadores afirman que su estructura proporciona una banda de paso óptica lo bastante amplia como para evitar el ajuste individual de longitudes de onda resonantes. También informan de que el enlace no requirió una plataforma adicional de refrigeración termoeléctrica. Estas propiedades simplificarían un sistema futuro si se mantienen entre dispositivos fabricados y en condiciones operativas.

El ecualizador neuronal aborda otra parte del problema. PAM-4 coloca cuatro niveles de amplitud más próximos entre sí que los dos niveles de una señal binaria. La distorsión puede difuminar sus límites, especialmente a medida que la tasa de símbolos se acerca a los límites de un modulador y un receptor.

Una red neuronal recurrente puede modelar efectos no lineales y dependientes del tiempo que un ecualizador lineal básico podría dejar sin corregir. En la prueba reportada, la bi-GRU procesó información en ambas direcciones a través de secuencias capturadas. Esto puede mejorar la reconstrucción porque la estimación de una muestra utiliza el contexto circundante.

Los investigadores también estudiaron enfoques de menor complejidad. Su objetivo más amplio no era simplemente aplicar el modelo más grande disponible. Una implementación comercial necesita un equilibrio práctico entre tasa de error, computación, latencia y potencia eléctrica.

El mecanismo produce un ciclo de retroalimentación inusual. Las cargas de trabajo de IA generan demanda de interconexiones más rápidas en los centros de datos. El procesamiento mediante redes neuronales ayuda entonces al enlace óptico a transportar más datos. A su vez, enlaces más rápidos pueden respaldar sistemas de IA distribuidos de mayor tamaño.

Ese ciclo resulta conceptualmente convincente, pero el cálculo debe incluir cada componente. Trasladar complejidad del dispositivo óptico al procesamiento electrónico no la hace desaparecer. Una comparación útil debe medir el transmisor, receptor, ecualizador, láser, controlador y sistema de refrigeración completos.

La configuración de prueba incluyó un generador de formas de onda arbitrarias de alta velocidad, amplificación eléctrica comercial, amplificación óptica y un osciloscopio de 256 gigamuestras por segundo. Estos instrumentos ayudan a aislar el rendimiento del dispositivo, pero no sustituyen a la electrónica de transceptores desplegables.

Por tanto, el artículo debe interpretarse como una demostración de componente y enlace. Muestra que la conocida compensación entre eficiencia y ancho de banda es menos rígida de lo que los diseñadores podrían suponer. No demuestra que la ecualización neuronal sea gratuita ni que los moduladores de luz lenta estén ya preparados para adquisiciones a escala hiperescalar.

El resultado sigue siendo importante porque amplía el espacio de diseño. Si los ingenieros pueden preservar el comportamiento óptico mientras simplifican la electrónica, el silicio puro podría competir a velocidades por canal antes asociadas con combinaciones de materiales más complejas.

Los chips comerciales de 3,2 Tbps elevan el listón práctico

El chip de investigación compite con otras rutas ópticas, pero su verdadero rival es la brecha entre la capacidad de laboratorio y un enlace fabricable.

Una capacidad anunciada de 3,2 Tbps ya no es única por sí sola. Varios proveedores y grupos de investigación apuntan a esa tasa agregada mediante distintos números de canales, longitudes de onda, materiales de modulación y estrategias de encapsulado.

OpenLight anunció la disponibilidad de muestras de un circuito integrado fotónico 3.2T DR8 en marzo de 2026. DR8 describe ocho canales ópticos paralelos. Su dispositivo utiliza láseres integrados de fosfuro de indio y moduladores de electroabsorción de 448 Gbps sobre una plataforma de fotónica de silicio.

OpenLight afirma que su circuito fotónico de 3.2T disipa menos de 2 vatios a pleno funcionamiento y 80 grados Celsius. La empresa traduce esa cifra a aproximadamente 0,63 picojulios por bit para el circuito.

Se trata de una afirmación de la empresa sobre su circuito integrado fotónico, no necesariamente sobre el consumo energético de un transceptor completo. Aun así, ilustra la referencia comercial a la que el diseño académico deberá enfrentarse finalmente. Los clientes evalúan potencia, temperatura, encapsulado, integración láser y calificación junto con el rendimiento.

NewPhotonics también ha descrito un transmisor DR8 de 3,2 Tbps que utiliza ocho canales de 448 Gbps. Su diseño combina láseres, moduladores y un procesador de señal óptica. La empresa afirma que la ecualización en el dominio óptico puede reducir algunas exigencias de acondicionamiento de señal eléctrica.

Estos competidores muestran por qué la ruta de silicio puro resulta interesante. Los dispositivos híbridos pueden añadir materiales con mejores propiedades ópticas activas, pero sus flujos de integración y fabricación pueden volverse más complejos. El silicio puro ofrece una vía de fundición potencialmente más sencilla, siempre que alcance el rendimiento necesario.

La comparación no es simplemente silicio puro frente a fosfuro de indio o niobato de litio. Cada arquitectura distribuye la complejidad de forma distinta. Una puede usar un material más capaz, otra puede requerir una ecualización digital más potente, y otra puede aceptar un control térmico más estricto.

Un proyecto de investigación independiente de 2026 de la Universidad de Zhejiang y Zhejiang Lab propuso una arquitectura de entrada-salida fotónica de silicio de 3,2 Tbps en banda O. Su diseño de 32 canales utiliza canales PAM-4 junto con multiplexores, moduladores de microring, demultiplexores y fotodetectores.

Esa arquitectura alcanza la misma cifra agregada con más canales a tasas individuales inferiores. El contraste demuestra por qué la capacidad total por sí sola ofrece una imagen incompleta. La velocidad por canal, el número de canales, la banda de longitud de onda, el área, la energía, el encapsulado y la sobrecarga de control conforman el resultado práctico.

Usar menos canales, pero más rápidos, puede reducir la complejidad óptica y de encapsulado. También exige mejor electrónica de alta frecuencia y una integridad de señal más estricta. Usar más canales relaja la velocidad por canal, pero añade componentes, enrutamiento y gestión de longitudes de onda.

El chip de fotónica de silicio de la Universidad de Pekín elige ocho canales rápidos. Su área de modulación compacta hace atractiva esta ruta para entrada-salida óptica de alta densidad. Sin embargo, el experimento publicado no integra todos los láseres, controladores, receptores y procesadores en un único motor encapsulado.

Los proveedores comerciales deben resolver esos problemas de integración antes de ofrecer productos de muestra. También deben caracterizar los dispositivos ante variaciones de fabricación y rangos de temperatura. La calificación lleva tiempo porque los operadores de centros de datos esperan que los componentes se mantengan estables bajo operación continua.

Por tanto, el resultado académico presiona a las rutas de materiales alternativos a nivel de dispositivo, pero los productos comerciales lo presionan a nivel de sistema. Un canal de silicio puro de 400 Gbps es científicamente destacable. Un módulo calificado que los clientes puedan desplegar es un logro distinto.

Lo que no establece la cifra de 3,2 Tbps

La mayor incertidumbre es si el rendimiento óptico medido resiste el procesamiento en tiempo real, el encapsulado, la variación térmica y la producción en volumen.

Las tasas de error del experimento cayeron por debajo de un umbral de corrección de errores hacia delante, pero dependieron de procesamiento fuera de línea. Ese método permite a los investigadores probar algoritmos sofisticados sin diseñar primero silicio personalizado para su ejecución en tiempo real.

También pospone una cuestión de ingeniería importante. Una bi-GRU puede requerir operaciones matriciales repetidas y acceso a muestras a lo largo de una secuencia. Implementarla a cientos de gigabits por segundo podría exigir un procesamiento paralelo sustancial.

El coste exacto dependería de la cuantización, el tamaño del modelo, el acceso a memoria, la arquitectura del circuito y la latencia admisible. El artículo incluye trabajo para reducir la complejidad de la ecualización, pero no presenta un procesador de transceptor terminado con consumo energético en tiempo real medido.

El experimento óptico también utilizó equipos externos de laboratorio. La amplificación óptica compensó las pérdidas, mientras que un osciloscopio de alta gama capturó la forma de onda recibida. Un enlace desplegable necesita receptores compactos y circuitos electrónicos que alcancen una sensibilidad adecuada sin instrumentación de laboratorio.

El encapsulado introduce pérdidas adicionales. Las fibras deben acoplarse eficientemente al chip, las señales eléctricas deben llegar al modulador sin degradación excesiva y el calor de la electrónica circundante debe mantenerse controlado. Las pequeñas mejoras medidas en un dado pueden desaparecer si el encapsulado añade demasiada pérdida o potencia.

La variación de fabricación plantea otra prueba. Las estructuras fotónicas de luz lenta y resonantes pueden ser sensibles a pequeños cambios en la geometría de las guías de onda. Un proceso de litografía de 90 nanómetros es comercialmente conocido, pero eso no garantiza automáticamente un alto rendimiento para cada estructura óptica.

Los investigadores informan de una banda de paso óptica de 7 nanómetros y de operación sin ajuste individual de longitud de onda en el chip demostrado. Las pruebas de producción tendrían que demostrar la consistencia de esas propiedades entre obleas, lotes de fabricación y temperaturas operativas.

La ausencia de un refrigerador termoeléctrico adicional en el experimento es alentadora. No establece que un producto encapsulado pueda operar sin control térmico junto a aceleradores o chips de conmutación calientes.

Otra limitación se refiere al alcance. El resultado destacado describe la capacidad a través del enlace experimental, no una distancia universal a la que cada centro de datos pueda transportar 3,2 Tbps. El rendimiento del enlace depende de la longitud de la fibra, la potencia óptica, la sensibilidad del receptor, los conectores y el margen de error requerido.

La palabra «récord» también necesita un encuadre cuidadoso. El artículo describe lo que sus autores creen que fue la mayor tasa por canal reportada en una plataforma fotónica estándar de silicio puro utilizando PAM-4. No afirma la mayor capacidad entre todas las tecnologías ópticas ni todas las arquitecturas multicanal.

Esa afirmación más acotada sigue siendo significativa. Los moduladores de silicio puro han afrontado históricamente dudas a velocidades extremas debido a sus límites de eficiencia y distorsión. El estudio proporciona un contraejemplo experimental más sólido frente a esas dudas.

Sin embargo, un único chip de investigación exitoso no elimina las ventajas de los materiales competidores. El niobato de litio puede ofrecer excelente linealidad y ancho de banda. El fosfuro de indio puede proporcionar láseres eficientes y modulación por electroabsorción. Los dispositivos plasmónicos persiguen huellas muy pequeñas y alta velocidad, con desafíos distintos de pérdidas y fabricación.

Por tanto, la conclusión adecuada es condicional. La luz lenta y la ecualización mediante IA amplían el rendimiento demostrado del silicio. Su valor a nivel de sistema sigue dependiendo de cuánta sobrecarga eléctrica y de encapsulado se requiera para obtener ese rendimiento fuera de un laboratorio.

Los lectores también deben distinguir entre la fecha de publicación y una cobertura renovada en las noticias. El artículo revisado por pares se publicó en julio de 2025, aunque el hallazgo aparezca en feeds de noticias tecnológicas posteriores. El evento es un resultado de investigación que ha resurgido, no un lanzamiento comercial recién anunciado en octubre de 2026.

Esa cronología no debilita la ciencia. Cambia lo que los lectores deben esperar a continuación. La pregunta relevante ya no es si el experimento ocurrió. Es si la ingeniería posterior ha llevado el diseño hacia una validación en tiempo real y encapsulada.

Tres señales mostrarán si el chip importa

La ecualización en tiempo real, las mediciones de enlaces encapsulados y una fabricación repetible determinarán si esta arquitectura avanza más allá de un hito de investigación.

La primera señal es una demostración en tiempo real de 400 Gbps por canal. Los investigadores o socios comerciales deben sustituir el procesamiento fuera de línea del osciloscopio por electrónica desplegable. La evidencia más sólida incluiría latencia medida, tasa de error y energía total del ecualizador bajo tráfico continuo.

Tal demostración reforzaría el argumento de que la ecualización neuronal es una parte práctica del enlace y no una técnica de reconstrucción de laboratorio. Una caída importante en la velocidad por canal o un elevado requisito de potencia electrónica debilitarían el argumento.

La segunda señal es un motor óptico encapsulado que contenga los componentes circundantes. Ese sistema debería incluir controladores, receptores, acoplamiento de fibra y una fuente de luz adecuada. Las mediciones deberían informar del rendimiento agregado, la pérdida de inserción, la potencia total, el rango de temperatura y el alcance.

Un resultado encapsulado revelaría si la pequeña área de modulación se traduce en una densidad significativa a nivel de sistema. También permitiría una comparación directa con los productos comerciales 3.2T DR8, que ya destacan los láseres integrados, las muestras de calificación y la simplicidad del encapsulado.

La tercera señal es la repetibilidad en fabricación. Una ruta de producción creíble exige mediciones en múltiples chips y obleas, no solo en el die de mejor rendimiento. El rendimiento, la uniformidad entre canales, la consistencia de la banda pasante y la deriva térmica deben mantenerse dentro de límites útiles.

El resumen institucional del estudio describe este trabajo como el primer sistema fotónico de silicio puro con una capacidad total de 3,2 Tbps que utiliza luz lenta acelerada por IA. El siguiente paso es demostrar que ese “sistema” puede incluir el hardware práctico que queda fuera de un experimento en banco óptico.

Las respuestas de la competencia aportarán contexto adicional. OpenLight esperaba muestras beta de 3,2T para la cualificación de módulos en el cuarto trimestre de 2026. NewPhotonics también señaló un programa de muestreo para el cuarto trimestre. Su progreso indicará con qué rapidez los diseños híbridos con canales de 400 Gbps avanzan hacia las pruebas con clientes.

Si esos productos progresan mientras el diseño de silicio puro sigue dependiendo del procesamiento fuera de línea, la ventaja comercial permanecerá en las plataformas híbridas integradas. Si la arquitectura académica incorpora electrónica eficiente en tiempo real y encapsulado fiable, su compatibilidad con fundiciones estándar adquirirá una relevancia mucho mayor.

Para los compradores de infraestructura de IA, la lección no es elegir una tecnología a partir de una única cifra de rendimiento. Deben comparar la energía del enlace completo, el comportamiento térmico, el alcance, la facilidad de mantenimiento, la cualificación y la madurez de la cadena de suministro.

Para los ingenieros de chips y redes, el resultado de fotónica de silicio de la Universidad de Pekín merece atención porque debilita una limitación asumida. Demuestra que la luz lenta diseñada y la ecualización mediante aprendizaje pueden transportar PAM-4 de 400 Gbps por cada canal de silicio puro.

La siguiente evidencia debe proceder de sistemas más próximos al despliegue. Habrá que observar un ecualizador en tiempo real, un motor encapsulado de 3,2 Tbps y datos de rendimiento en múltiples obleas. Esos tres resultados mostrarán si este diseño se convierte en un enlace para centros de datos de IA o sigue siendo un impresionante récord de laboratorio.