Los chips PIM de Samsung y SK hynix no fueron una nueva revelación de 2026, pero la carrera ha seguido avanzando
Samsung y SK hynix no anunciaron un lanzamiento conjunto de un chip de computación en memoria de próxima generación para octubre de 2026, pese a un titular aparecido recientemente que sugería lo contrario. El hecho verificable tras esa formulación se remonta a febrero de 2022, cuando SK hynix se preparaba para presentar tecnología de procesamiento en memoria en ISSCC.
La distinción importa porque los chips PIM de Samsung y SK hynix forman ahora parte de una competencia mucho más amplia por la infraestructura de IA. Ambas empresas han pasado de anuncios de investigación aislados a sistemas de memoria diseñados en torno a la inferencia, el movimiento de datos, la capacidad y el uso de energía.
La historia original trataba sobre el procesamiento en memoria, o PIM, que sitúa determinados cálculos dentro de la memoria en lugar de enviar cada operación a un procesador independiente. La competencia actual es más amplia. Samsung y SK hynix avanzan ahora con distintas combinaciones de PIM, memoria de alto ancho de banda, flash, empaquetado y software.
No se trata simplemente de Samsung frente a SK hynix por un único chip experimental. La competencia principal enfrenta a los sistemas convencionales centrados en GPU con arquitecturas que acercan el almacenamiento o la computación a los datos.
La revelación reportada se remonta a ISSCC 2022
La evidencia disponible apunta a un anuncio antiguo de una conferencia, no a una nueva presentación programada para octubre de 2026.
SK hynix anunció GDDR6-AiM el 16 de febrero de 2022. La empresa lo describió como un producto de procesamiento en memoria que añadía funciones computacionales a la memoria GDDR6.
SK hynix dijo que mostraría el desarrollo en la International Solid-State Circuits Conference de 2022. ISSCC se celebró de forma virtual del 20 al 24 de febrero de ese año, no durante octubre de 2026.
El anuncio de la empresa ofrece varias pistas que coinciden con el titular resurgido. Se refería a un chip de memoria de próxima generación, computación dentro de la memoria y una aparición en una importante conferencia mundial de semiconductores.
El lenguaje temporal también coincide con una historia escrita poco antes de esa conferencia. Sin embargo, SK hynix dijo que la presentación tendría lugar “a finales de este mes”, no durante el mes siguiente.
Según el anuncio de GDDR6-AiM, la muestra combinaba funciones de computación con GDDR6 operando a 16 gigabits por segundo. La empresa la posicionó para aprendizaje automático, computación de alto rendimiento y procesamiento de datos a gran escala.
SK hynix afirmó que sustituir la DRAM convencional por GDDR6-AiM podría acelerar determinados cálculos 16 veces. También afirmó una reducción del 80 por ciento en el consumo energético al limitar el movimiento entre la memoria y los procesadores.
Eran resultados reportados por la empresa y vinculados a cargas de trabajo seleccionadas. No establecían mejoras comparables en todos los modelos de IA, servidores o entornos de producción.
El mismo período incluyó presentaciones separadas en ISSCC de ambos fabricantes coreanos de memoria. El kit de prensa oficial de ISSCC enumeró una presentación de SK hynix sobre un diseño HBM3 con 896 gigabytes por segundo de ancho de banda.
Samsung presentó un diseño GDDR6 de 16 gigabits que operaba a 27 gigabits por segundo por pin. Estas presentaciones se referían al rendimiento avanzado de la memoria, aunque no constituían un anuncio conjunto de un producto PIM.
La propia trayectoria de Samsung con PIM comenzó antes. En febrero de 2021, presentó HBM-PIM, una versión de memoria de alto ancho de banda con unidades de procesamiento programables integradas en cada banco de memoria.
Samsung indicó que el diseño estaba dirigido al entrenamiento e inferencia de IA, así como a la computación de alto rendimiento. Su artículo también fue seleccionado para su presentación en ISSCC.
Por tanto, las fuentes primarias respaldan una conclusión más precisa. Samsung y SK hynix avanzaban cada una en computación centrada en la memoria durante el ciclo de ISSCC de 2021 y 2022. No estaban presentando un producto compartido.
Un titular que elimina la fecha original puede convertir ese desarrollo histórico en aparente noticia de última hora. Los lectores deberían tratar con cautela frases relativas como “el próximo mes” cuando un agregador no muestra la marca de tiempo completa del editor.
Por qué el procesamiento en memoria sigue siendo importante en 2026
PIM sigue siendo relevante porque el movimiento de datos consume ahora tiempo y energía que una aritmética más rápida por sí sola no puede recuperar.
Un acelerador convencional transfiere repetidamente los pesos del modelo, las activaciones y los resultados intermedios entre los procesadores y la memoria. El procesador puede permanecer inactivo cuando el sistema de memoria no puede suministrar datos con suficiente rapidez.
Los ingenieros denominan a esta limitación la pared de memoria. El rendimiento de los procesadores ha mejorado más rápido que la capacidad de mover grandes conjuntos de datos de forma eficiente a través de un sistema.
El procesamiento en memoria, explicado en términos prácticos, es menos complicado de lo que su nombre sugiere. Determinadas operaciones se realizan donde se almacenan los datos, reduciendo los viajes a través de la interfaz que conecta la memoria y el procesador.
La idea no sustituye una CPU o GPU por DRAM convencional. En su lugar, asigna operaciones adecuadas a lógica especializada situada dentro o cerca del subsistema de memoria.
Esta distinción es importante. Los procesadores de propósito general siguen siendo más adecuados para el flujo de control y cálculos variados. La computación del lado de la memoria funciona mejor cuando una carga de trabajo realiza repetidamente operaciones predecibles sobre grandes conjuntos de datos.
La inferencia de IA genera muchas de esas cargas de trabajo. Un modelo de lenguaje debe recuperar continuamente parámetros y gestionar datos temporales mientras genera cada token.
Los prompts más largos también incrementan la presión sobre la caché clave-valor, una colección de datos de atención calculados previamente que se reutilizan durante la generación. Mantener esa información disponible puede reducir los cálculos repetidos, pero exige una capacidad de memoria y un ancho de banda considerables.
Añadir más capacidad aritmética de GPU no resuelve automáticamente esos problemas. Si los datos no pueden llegar a las unidades de cómputo con la suficiente rapidez, más procesadores pueden aumentar el coste y el consumo energético sin ofrecer un rendimiento proporcional.
Los enfoques PIM intentan reducir ese desequilibrio. Pueden realizar operaciones como cálculos matriciales, búsquedas, filtrado o gestión del movimiento de datos más cerca de la memoria.
El diseño original HBM-PIM de Samsung colocaba unidades de computación programables dentro de los bancos de una pila HBM. HBM utiliza matrices DRAM conectadas verticalmente para ofrecer un alto ancho de banda dentro de un paquete compacto.
Samsung informó que su prototipo duplicaba con creces el rendimiento del sistema y reducía el uso de energía en más de un 70 por ciento en aplicaciones seleccionadas. Estas cifras procedían de las pruebas de Samsung y no deben considerarse benchmarks independientes.
SK hynix siguió una ruta inicial diferente con GDDR6-AiM. La memoria GDDR suele asociarse con los gráficos, pero su ancho de banda también la hace útil para la aceleración de IA.
Posteriormente, la empresa integró chips AiM en una tarjeta aceleradora llamada AiMX. Este empaquetado ofrecía una vía más clara para probar PIM dentro de servidores sin rediseñar un procesador completo en torno a la memoria.
Por eso los chips PIM de Samsung y SK hynix siguen mereciendo atención cuatro años después de los informes originales. La infraestructura de IA depende cada vez más de algo más que el rendimiento máximo de las GPU.
Los operadores evalúan ahora la eficiencia con la que una plataforma sirve modelos, maneja contextos largos, gestiona datos de caché y escala dentro de los límites de energía. La arquitectura de memoria puede afectar a cada una de esas mediciones.
El resultado es un cambio desde una memoria más rápida como componente hacia la memoria como parte de la arquitectura informática. Ese cambio eleva el valor estratégico de las empresas que antes suministraban chips estandarizados detrás del procesador.
La memoria de IA de Samsung frente a SK hynix es ahora una competencia de sistemas
La competencia se ha ampliado desde las especificaciones individuales de memoria hasta rutas completas para mover, almacenar y procesar datos de IA.
Samsung ha seguido desarrollando PIM mientras vincula la tecnología con su cartera más amplia de memoria y empaquetado. Su ventaja es la capacidad de trabajar en memoria, fabricación de lógica y empaquetado avanzado.
En Future of Memory and Storage 2026, Samsung mostró unas 30 tecnologías de memoria y almacenamiento. La gama incluía HBM4E, HBM5, LPDDR5X-PIM y productos de almacenamiento empresarial.
LPDDR5X-PIM incorpora funciones de computación a la DRAM de bajo consumo. Eso hace que el enfoque sea relevante para sistemas edge y dispositivos donde el consumo energético importa tanto como el rendimiento bruto.
Samsung también presentó zHBM, una arquitectura tridimensional propuesta que sitúa memoria de alto ancho de banda sobre un procesador. El diseño busca acortar las rutas de datos y abordar los límites térmicos mediante una estructura de refrigeración dedicada.
Este enfoque difiere de insertar unidades de cálculo en cada producto de memoria. Trata la distancia física, el empaquetado y el calor como partes del mismo problema de movimiento de datos.
Por ello, la cartera de memoria de Samsung para 2026 se extiende desde productos HBM a corto plazo hasta arquitecturas a más largo plazo. Algunas entradas son productos comercializados, mientras que otras siguen siendo muestras, demostraciones o conceptos de hoja de ruta.
SK hynix está construyendo su propia pila en torno a HBM, PIM, flash de alto ancho de banda y software. La empresa ha denominado a esta dirección una estrategia de “memoria de IA full stack”.
Su chip GDDR6-AiM sigue siendo la base de AiMX, la tarjeta aceleradora diseñada para cargas de trabajo de modelos de lenguaje grandes. SK hynix ha demostrado AiMX dentro de un servidor en lugar de limitar la tecnología a un chip independiente.
En septiembre de 2026, la empresa mostró un servidor AiMX ejecutando una demostración interactiva de un modelo de lenguaje. También presentó flash de alto ancho de banda y una técnica de software llamada SALT-KV.
El flash de alto ancho de banda, o HBF, aplica tecnología de interconexión vertical a la memoria flash NAND. SK hynix lo posiciona como una capa centrada en la capacidad entre la rápida HBM y el almacenamiento convencional de estado sólido.
SALT-KV aborda la caché clave-valor creada durante la inferencia de modelos de lenguaje. La empresa afirma que su software gestiona la información almacenada en caché según sus características y su potencial de reutilización.
SK hynix sostiene que estas tecnologías atienden distintas necesidades de inferencia. PIM apunta a una decodificación rápida, mientras que HBF aporta más capacidad para cargas de trabajo de contexto largo.
Esta cartera ilustra la actual competencia de memoria de IA entre Samsung y SK hynix. Las empresas no apuestan por un único sucesor universal de la DRAM convencional.
Samsung hace hincapié en la integración entre empaquetado, memoria y fabricación. SK hynix está reuniendo niveles de memoria especializados y software en torno a distintos patrones de servicio de IA.
Micron y otros proveedores de memoria añaden presión competitiva, mientras que Nvidia, AMD y los diseñadores de aceleradores personalizados influyen en qué interfaces adquieren importancia comercial. Un diseño de memoria técnicamente impresionante todavía necesita soporte de procesador y validación de clientes.
Los operadores de nube también diseñan una mayor parte de su propio silicio. Sus decisiones pueden determinar si una tecnología de memoria se convierte en un estándar ampliamente compatible o permanece ligada a una configuración limitada de acelerador.
Esto hace que el control de la capa de software sea cada vez más importante. Los desarrolladores necesitan compiladores, bibliotecas, planificadores y herramientas de monitorización que comprendan dónde debe ejecutarse cada operación.
El hardware que exige reescrituras extensas de aplicaciones genera fricción. El hardware que aparece mediante frameworks conocidos tiene más posibilidades de pasar de una demostración a producción.
El mecanismo consiste en reducir el movimiento de datos
El argumento más sólido a favor de la computación en memoria no es que la memoria se convierta en una GPU, sino que menos bytes deban atravesar costosos cuellos de botella.
Un servidor moderno de IA contiene varias formas distintas de memoria y almacenamiento. Los registros y las cachés se sitúan más cerca de los núcleos de cómputo, seguidos por HBM u otras memorias conectadas.
La memoria del sistema añade capacidad más lejos del acelerador. Las unidades de estado sólido almacenan conjuntos de datos mucho mayores, pero ofrecen una latencia superior.
Cada transferencia entre estas capas consume energía. También introduce demoras y requiere interfaces, controladores y recursos de empaquetado.
PIM cambia el flujo de trabajo al colocar unidades de cómputo limitadas junto a los datos almacenados. Esas unidades pueden procesar operaciones adecuadas antes de enviar resultados más pequeños de vuelta al procesador central.
Pensemos en un sistema de recomendaciones que busca en grandes tablas de embeddings. Un diseño convencional puede trasladar cantidades sustanciales de datos a un procesador, incluso cuando el resultado final es un pequeño conjunto de candidatos.
La lógica del lado de la memoria puede filtrar o combinar datos cerca de su origen. El procesador recibe entonces menos bytes y pasa menos tiempo esperando el tráfico de memoria.
La inferencia de modelos de lenguaje plantea otro caso. Generar texto requiere acceso repetido a parámetros del modelo y datos de atención almacenados en caché.
PIM puede acelerar determinados cálculos repetitivos. Los niveles de memoria de alta capacidad pueden conservar más datos de trabajo del modelo cerca del servidor, en lugar de cargarlos repetidamente desde un almacenamiento más lento.
Ninguno de los dos métodos elimina la GPU. La GPU sigue ejecutando los cálculos centrales del modelo y coordinando la ejecución.
El beneficio previsto es un sistema más equilibrado. El cómputo, el ancho de banda, la capacidad y la energía deberían escalar conjuntamente, en lugar de dejar un recurso infrautilizado.
SK hynix defendió este argumento en su presentación del AI Infra Summit de septiembre de 2026. La empresa afirmó que la arquitectura convencional GPU-HBM se estaba volviendo insuficiente para cargas de trabajo que van desde agentes de baja latencia hasta servicios de contexto largo.
Su muestra de memoria para IA incluyó PIM, HBF, AiMX y SALT-KV. Los visitantes pudieron examinar hardware e interactuar con una demostración de modelo de lenguaje ejecutándose en un servidor equipado con AiMX.
Esa demostración importa más que otra cifra teórica de rendimiento. Muestra una vía desde un chip de memoria hasta un sistema que desarrolladores y clientes pueden evaluar.
Sin embargo, una demostración en una conferencia no prueba la viabilidad económica en producción. No puede establecer la fiabilidad a escala de flota, la compatibilidad de software entre modelos ni un menor coste total de propiedad.
Samsung afronta la misma carga. Sus conceptos de PIM y memoria tridimensional deben encajar con las hojas de ruta de procesadores, la capacidad de empaquetado, los sistemas de refrigeración y el software de los clientes.
El mecanismo también introduce compromisos. La lógica añadida a la memoria consume área de silicio y energía, al tiempo que aumenta la complejidad del diseño.
Una unidad PIM optimizada para un tipo de cálculo puede resultar menos útil cuando cambian las arquitecturas de modelos. Las funciones fijas ofrecen eficiencia, pero la programabilidad general incrementa el coste y la sobrecarga.
Los fabricantes de memoria deben decidir dónde situar ese límite. Muy poca flexibilidad reduce el mercado, mientras que demasiada flexibilidad recrea la complejidad de un procesador convencional.
Estas tensiones explican por qué explicar el procesamiento en memoria solo mediante el rendimiento máximo puede inducir a error a los lectores. El movimiento de datos es el problema, pero una implantación útil depende del sistema completo.
Las afirmaciones de las conferencias aún necesitan evidencia de producción
La cuestión sin resolver no es si PIM funciona, sino si funciona de forma suficientemente amplia como para justificar una nueva capa de hardware y software.
Los anuncios de empresas suelen informar resultados de cargas de trabajo seleccionadas para ajustarse a una nueva arquitectura. Esas pruebas pueden demostrar potencial técnico sin predecir el rendimiento en producción.
Las afirmaciones originales de SK hynix de un procesamiento 16 veces más rápido y un consumo energético un 80 por ciento menor se aplicaban a determinados cálculos. No describían todas las cargas de trabajo ni revelaban un resultado de despliegue universal.
Las anteriores afirmaciones de rendimiento y energía de Samsung también estaban vinculadas a evaluaciones internas. Deben leerse como mediciones del proveedor, no como comparaciones independientes entre sistemas completos de producción.
La sensibilidad a la carga de trabajo representa el primer riesgo. La computación en memoria ofrece el mayor beneficio cuando las operaciones son repetitivas, paralelas y están limitadas por el movimiento de datos.
Los programas con flujo de control irregular pueden obtener menos beneficios. Algunas tareas también pueden verse limitadas por las redes, la planificación del procesador o el almacenamiento, en lugar del ancho de banda de memoria.
El software plantea una segunda barrera. Un chip PIM necesita herramientas que decidan qué operaciones deben ejecutarse dentro de la memoria y cuáles deben permanecer en el acelerador.
Esas herramientas deben funcionar con modelos y marcos de trabajo cambiantes. De lo contrario, los clientes afrontan costes de ingeniería que pueden eliminar los ahorros de infraestructura.
Los estándares crean un tercer desafío. Los procesadores de IA, los dispositivos de memoria y las pilas de software proceden de distintos proveedores con ciclos de lanzamiento separados.
Una implementación propietaria puede avanzar más rápido al principio. Un modelo de programación común puede llegar a más clientes, pero el acuerdo en toda una industria lleva tiempo.
La fabricación introduce otra incertidumbre. Combinar lógica y memoria densa puede complicar las pruebas, la gestión del rendimiento de fabricación, el empaquetado y el diseño térmico.
La industria de la memoria tiene amplia experiencia en la producción fiable de DRAM a escala. Añadir cómputo puede modificar la economía que hace atractiva a la memoria estandarizada.
La amplitud de fabricación de Samsung le proporciona varias opciones de integración. Sin embargo, debe demostrar que combinar esas capacidades produce sistemas fiables con rendimientos de fabricación aceptables.
SK hynix ocupa una posición sólida en memoria de alto ancho de banda y ha presentado una gama más amplia de soluciones de memoria para IA. Debe convertir ese impulso técnico en despliegues repetibles para clientes, más allá de las exhibiciones.
Aquí es donde la memoria para IA de Samsung frente a SK hynix se vuelve menos directa que un concurso de especificaciones. Distintas arquitecturas pueden triunfar en diferentes partes del mercado.
Samsung puede encontrar oportunidades más sólidas en paquetes estrechamente integrados o dispositivos de bajo consumo. SK hynix puede ganar tracción con tarjetas aceleradoras, sistemas de inferencia especializados o arquitecturas de memoria en capas.
Ambas empresas también dependen de clientes que controlan los diseños de aceleradores. Nvidia, AMD, los proveedores de nube y otros desarrolladores de chips pueden respaldar, reformular o eludir la arquitectura preferida de un proveedor de memoria.
Por tanto, la evidencia más sólida sería un despliegue de producción identificado con resultados de carga de trabajo repetibles. Los clientes tendrían que revelar rendimiento, energía, utilización y costes de software en condiciones realistas.
Sin esa evidencia, los lectores deberían distinguir tres etapas de avance. Un artículo de investigación establece la viabilidad, un prototipo demuestra la integración y un producto comercial cualificado establece la preparación para el cliente.
El titular resurgido describía originalmente las dos primeras etapas. No debe interpretarse como evidencia de que los chips PIM de Samsung y SK hynix ya hubieran alcanzado una adopción comercial amplia.
Tres señales mostrarán si PIM se está convirtiendo en un mercado
La cualificación por parte de clientes, el soporte de software y una economía de inferencia repetible determinarán si los productos de computación en memoria superan los despliegues especializados.
La primera señal es una plataforma de producción identificada que adopte PIM o AiMX. Un despliegue confirmado de servidor o acelerador demostraría que un cliente aceptó los compromisos de hardware, software y fiabilidad.
La calidad de esa divulgación importa. Un piloto, memorando o asociación para exhibición no tiene el mismo peso que un sistema comercializado y disponible para clientes.
Una adopción en producción reforzaría la tesis de que los proveedores de memoria pueden capturar más valor del cómputo de IA. La dependencia continua de HBM convencional debilitaría las afirmaciones de una transición arquitectónica.
La segunda señal es el soporte dentro del software de IA convencional. Los desarrolladores deberían vigilar la integración con compiladores, kernels optimizados, interfaces de programación abiertas y planificación a nivel de framework.
El software determina si las aplicaciones pueden utilizar hardware especializado sin tener que reescribirse para un único proveedor. También determina si el sistema se adapta a medida que cambian las estructuras de los modelos.
Un conjunto de herramientas amplio reforzaría el mercado para los chips PIM de Samsung y SK hynix. El software fragmentado o cerrado los limitaría a clientes capaces de mantener infraestructura personalizada.
La tercera señal es una economía de inferencia medida de forma independiente. Las comparaciones útiles deberían incluir latencia, rendimiento, energía, capacidad de memoria y utilización en varios tipos de modelos.
La inferencia de contexto largo merece especial atención porque sus requisitos de caché ejercen presión directa sobre la capacidad de memoria. Los agentes interactivos rápidos ofrecen otra prueba porque enfatizan la baja latencia.
Si PIM, HBF o la memoria tridimensional mejoran estas mediciones sin exigir un trabajo de software excesivo, la computación centrada en la memoria resultará más convincente. Si las ganancias desaparecen fuera de demostraciones seleccionadas, los diseños convencionales de aceleradores conservarán su ventaja.
Los lectores también deberían separar PIM del éxito más amplio de HBM. HBM ya se ha vuelto esencial para los aceleradores de IA de alto rendimiento, pero eso no garantiza la adopción de cómputo dentro de la memoria.
El resultado más probable a corto plazo es una jerarquía mixta. Las GPU seguirán siendo centrales, mientras que las capas especializadas de memoria y almacenamiento manejarán cargas de trabajo que se beneficien de mayor ancho de banda, capacidad o procesamiento local.
Samsung y SK hynix se preparan para ese resultado con distintas combinaciones de tecnologías. Sus estrategias sugieren que los futuros sistemas de IA no dependerán de un único tipo de memoria.
El cambio mayor es conceptual. Los proveedores de memoria describen cada vez más sus productos como partes activas de la infraestructura de IA, en lugar de componentes pasivos de almacenamiento.
Ese cambio eleva las apuestas para las empresas de procesadores. También ofrece a los operadores de nube más opciones sobre dónde se almacenan, trasladan y procesan los datos.
Los desarrolladores y compradores empresariales deberían observar los despliegues, no las etiquetas de las conferencias. La pregunta importante es si una nueva arquitectura de memoria mejora una carga de trabajo real después de contabilizar los costes de integración.
El informe original sigue siendo útil como hito histórico. Capturó el momento en que los mayores fabricantes de memoria de Corea cuestionaron públicamente la separación tradicional entre cómputo y almacenamiento.
Cuatro años después, la idea no ha desaparecido. Se ha expandido hacia hojas de ruta competidoras para PIM, HBM, flash de alto ancho de banda, empaquetado avanzado y software consciente de la memoria.
El próximo anuncio significativo no será otra promesa de que la memoria puede computar. Será evidencia de que los clientes pueden desplegar la tecnología repetidamente, medir sus beneficios y respaldarla ante cargas de trabajo de IA cambiantes.
Para cualquiera que evalúe infraestructura de IA, esa es la prueba práctica que debe seguir. Busque sistemas identificados, software accesible y resultados de terceros antes de considerar la próxima demostración en una conferencia como una transición de mercado.
