SK hynix 3D FeNAND convierte NAND en un motor de computación para IA, pero la prueba de hardware viene después

SK hynix ha detallado un diseño 3D FeNAND que lleva NAND más allá del almacenamiento y reporta un rendimiento de computación hasta 16 veces superior al de las matrices 2D convencionales. La empresa también informa una eficiencia energética hasta 4.950 veces mayor bajo las condiciones evaluadas. Estas cifras convierten a SK hynix 3D FeNAND en una respuesta inusualmente ambiciosa al problema del movimiento de datos en IA.

La investigación no convierte una unidad de estado sólido común en un sustituto de una GPU. Propone una arquitectura analógica de computación en memoria, o A-CiM, que realiza operaciones matemáticas seleccionadas allí donde se almacenan los pesos del modelo. Ese diseño reduce las transferencias repetidas entre la memoria y el hardware de procesamiento independiente.

Por tanto, la competencia central es arquitectónica, no simplemente comercial. Los sistemas de IA convencionales separan almacenamiento, memoria y procesadores, mientras que SK hynix busca que una estructura de memoria de alta densidad almacene pesos y los procese. Los resultados presentados en la IEEE International Electron Devices Meeting de 2025 muestran por qué esta idea merece atención. Aún no resuelven si puede convertirse en hardware de IA fiable y fabricable.

SK hynix 3D FeNAND combina tres optimizaciones previamente separadas

El cambio importante no es una sola celda de memoria mejorada, sino una arquitectura que coordina la celda, sus circuitos de apoyo y la asignación de cargas de trabajo.

SK hynix presentó el trabajo en un artículo titulado “Co-Optimizing Cell, Non-Cell, and Page Schemes for Energy Efficient Analog Computing in 3D FeNAND.” El artículo apareció en IEDM 2025, celebrado en diciembre de 2025. SK hynix publicó una explicación pública detallada el 14 de octubre de 2026.

La investigación sobre 3D FeNAND de la empresa describe tres áreas de optimización vinculadas. El esquema de celda controla cómo las celdas de memoria representan valores analógicos. El esquema no relacionado con la celda aborda las líneas de palabra y otras estructuras que seleccionan y operan dichas celdas. El esquema de página controla cómo se organizan los datos y los cálculos de las redes neuronales.

Esta distinción importa porque la computación analógica requiere más que almacenar un cero o un uno. Una celda debe representar varios niveles de conductancia o corriente con suficiente separación para codificar pesos útiles. Esos niveles deben seguir siendo legibles pese a la resistencia, la variación eléctrica y las interacciones a lo largo de una cadena NAND vertical.

SK hynix afirma que ajustó el algoritmo de escritura mediante modulación del número de pulsos. Este método ajusta una celda mediante una serie controlada de pulsos eléctricos. El objetivo es producir más niveles utilizables en condiciones de baja corriente, donde las pérdidas de voltaje a lo largo de una larga cadena NAND se vuelven importantes.

El segundo cambio se dirige a las transiciones de las líneas de palabra. Una línea de palabra transporta el voltaje utilizado para seleccionar y controlar las celdas. Conmutar repetidamente estas líneas consume energía, incluso cuando las propias celdas de memoria operan con eficiencia.

Los investigadores propusieron un método de activación de doble línea de palabra. Reduce el número de transiciones necesarias mientras los datos pasan por la matriz. Esta optimización no relacionada con la celda ataca la sobrecarga fuera del elemento de almacenamiento, un área que los benchmarks de memoria idealizados pueden ocultar.

El tercer cambio reorganiza la computación mediante canalización dentro de la página y división de páginas. La canalización dentro de la página asigna múltiples capas de redes neuronales y operaciones duplicadas dentro de una página. La división de páginas selecciona unidades operativas más pequeñas cuando una página completa desperdiciaría trabajo.

Según el resumen técnico de la empresa, el diseño combinado proporcionó 20,4 veces más TOPS que su arquitectura 3D FeNAND anterior. TOPS mide billones de operaciones por segundo. También proporcionó 7,17 veces más TOPS por vatio, una medida común de la eficiencia energética de computación.

Estas comparaciones difieren de los resultados más elevados frente a matrices de memoria 2D convencionales. SK hynix informa de un rendimiento hasta 16 veces superior y una eficiencia energética hasta 4.950 veces mayor frente a esas alternativas 2D. Mantener separadas las referencias es esencial. Una comparación mide el avance respecto a trabajos anteriores sobre FeNAND, mientras que la otra mide la ventaja de densidad frente a matrices planares.

La investigación cambia la conversación sobre NAND porque la densidad por sí sola ya no es el objetivo final. La matriz debe exponer esa densidad a una computación útil sin ceder los ahorros a los circuitos de control o a una asignación de datos ineficiente.

El muro de memoria de la IA da a NAND una nueva función

SK hynix apunta a la energía empleada en mover los pesos del modelo, no intenta que las celdas NAND superen a los procesadores de propósito general en todas las tareas.

Los aceleradores modernos mueven repetidamente datos entre almacenamiento, memoria, cachés y unidades de computación. Ese movimiento consume energía y añade latencia. El problema se agrava cuando un modelo contiene más pesos de los que una matriz de memoria cercana puede retener.

Una revisión ampliamente citada sobre computación en memoria identifica el movimiento de datos como un coste importante en tiempo y energía. La computación en memoria ataca ese coste ejecutando operaciones seleccionadas dentro de la matriz de memoria o muy cerca de ella.

La computación analógica en memoria utiliza el comportamiento eléctrico para calcular muchas multiplicaciones y sumas en paralelo. Una operación de multiplicar y acumular multiplica entradas por pesos y suma los resultados. Las redes neuronales realizan estas operaciones repetidamente durante la inferencia y el entrenamiento.

Esa carga de trabajo otorga a la memoria de alta densidad una ventaja estratégica. Si una matriz almacena más pesos, el sistema los recarga con menos frecuencia. Menos recargas pueden reducir transferencias, reescrituras y periodos de inactividad en torno a la computación real.

Las matrices convencionales de computación en memoria 2D pueden ofrecer operaciones paralelas, pero su disposición planar limita la capacidad dentro de un área de chip fija. Un modelo grande debe dividir sus pesos entre múltiples matrices o cargar repetidamente nuevos grupos. Ambas opciones introducen sobrecarga.

La NAND tridimensional ya resuelve un problema de almacenamiento relacionado mediante el apilamiento vertical de celdas de memoria. SK hynix plantea si esa densidad vertical también puede respaldar la computación analógica. FeNAND sustituye el control convencional basado en carga por un mecanismo ferroeléctrico adecuado para múltiples estados programables.

Un material ferroeléctrico retiene una polarización interna después de que desaparece el campo eléctrico externo. Cambiar esa polarización altera el estado eléctrico utilizado para almacenar datos y controlar la corriente de la celda. En principio, este comportamiento admite almacenamiento no volátil de pesos multinivel.

La NAND 3D comercial suele depender del nitruro de trampa de carga, o CTN. Esa estructura almacena información atrapando y liberando electrones en una capa aislante. Funciona bien para almacenamiento digital denso, pero el control preciso de corriente analógica plantea una exigencia diferente.

SK hynix sostiene que FeNAND ofrece un mejor control de múltiples niveles de corriente con menor consumo. Esa característica hace que la memoria sea relevante para las operaciones matriciales, no solo para el almacenamiento de archivos. La estructura vertical también puede situar un gran conjunto de pesos dentro de un área limitada.

La presión recae sobre las arquitecturas que dependen del movimiento constante de pesos. Las GPU y otros aceleradores digitales siguen siendo más flexibles y maduros. Sin embargo, su jerarquía de memoria de apoyo debe alimentar continuamente unidades de computación altamente paralelas.

SK hynix no propone eliminar de inmediato HBM, DRAM ni las GPU. Su cartera más amplia incluye las tres principales categorías de memoria. En cambio, FeNAND añade otra capa posible, optimizada para el almacenamiento de pesos de alta densidad y operaciones analógicas seleccionadas.

Esta división del trabajo importa. El entrenamiento suele requerir alta precisión numérica, actualizaciones frecuentes de pesos y ejecución flexible. La inferencia puede utilizar pesos estables para operaciones repetidas, lo que hace de la computación en memoria no volátil un objetivo inicial más plausible.

Por tanto, la oportunidad a corto plazo se sitúa en aceleradores especializados. Los sistemas de borde, los motores de recuperación y las grandes cargas de inferencia podrían beneficiarse cuando el movimiento de pesos domina el consumo energético. El mercado exacto depende de si FeNAND mantiene una precisión útil fuera de las condiciones de investigación.

Cómo SK hynix 3D FeNAND convierte la densidad en rendimiento

Las ganancias declaradas del diseño proceden de mantener más pesos en su lugar y eliminar los cuellos de botella a su alrededor, no de un único transistor más rápido.

La arquitectura comienza con una ventaja física básica. FeNAND vertical apila celdas unas sobre otras, lo que permite más pesos almacenados dentro de una huella determinada. Una mayor capacidad local reduce la necesidad de intercambiar pesos con memoria externa.

La capacidad no produce automáticamente rendimiento de computación. Las cadenas verticales largas introducen resistencia, que genera una caída IR a medida que circula la corriente. Una caída IR es la pérdida de voltaje causada por el paso de corriente a través de una resistencia.

Esa pérdida puede comprimir el rango de corriente utilizable. Cuando los estados de corriente se acercan entre sí, el sistema tiene más dificultades para distinguir un peso analógico de otro. Una separación deficiente aumenta la probabilidad de errores de computación.

La optimización de celda de SK hynix utiliza modulación del número de pulsos para ajustar los estados programados. En lugar de depender de una única acción de escritura aproximada, el algoritmo aplica pulsos controlados. La empresa afirma que su esquema seleccionado mejoró el comportamiento multinivel en condiciones de baja corriente que tienen en cuenta la caída IR.

El siguiente cuello de botella se encuentra fuera de la celda. Las líneas de palabra deben activar partes de la cadena NAND durante la computación. Moverse repetidamente entre líneas seleccionadas añade energía de conmutación y retrasa la secuencia de operaciones.

La investigación utiliza la activación de doble línea de palabra para limitar esa carga de transición. Dos líneas de palabra participan en una operación coordinada, lo que reduce la conmutación innecesaria. Este enfoque trata el comportamiento periférico como parte del motor de computación, en lugar de cableado pasivo.

La organización de las páginas forma la tercera capa. NAND lee y opera sobre grupos de celdas organizados en páginas. Una página demasiado grande para una carga de trabajo puede activar datos y circuitería no utilizados. Una página demasiado pequeña puede requerir operaciones adicionales.

SK hynix evaluó la división de páginas para equilibrar esos costes. Su resumen público compara una página de 16 kilobytes con una disposición de 4 kilobytes. La división más pequeña puede mejorar el paralelismo cuando se ajusta mejor a la carga de trabajo asignada.

La canalización dentro de la página modifica aún más la forma en que la matriz maneja las capas de redes neuronales. El método asigna más de una capa y duplica estructuras de red seleccionadas dentro de una página. Según los investigadores, esto reduce las operaciones hacia adelante y las transiciones de las líneas de palabra.

El programa de IEDM describe el resultado como una cooptimización holística. Esa formulación es importante. Corregir la celda sin cambiar la asignación de páginas dejaría intacta la sobrecarga a nivel de sistema.

El mecanismo también explica la gran diferencia entre las ganancias de rendimiento y eficiencia energética. Evitar la recarga de pesos ahorra más que tiempo de computación. Puede eliminar transferencias y operaciones de escritura repetidas, lo que genera una mejora mucho mayor en operaciones por vatio.

Sin embargo, la cifra reportada de 4.950 veces es una comparación de benchmark, no una promesa sobre un servidor de producción completo. Compara el enfoque FeNAND evaluado con matrices de memoria 2D seleccionadas bajo supuestos restringidos de área de chip. La electrónica de apoyo, la conversión de datos y la comunicación del sistema siguen consumiendo energía.

Los resultados analógicos normalmente necesitan convertirse en valores digitales que otro hardware pueda utilizar. Los convertidores analógico-digitales pueden ocupar espacio y consumir una cantidad considerable de energía. La acumulación de resultados parciales entre matrices también puede reintroducir parte del movimiento de datos.

La investigación sigue siendo significativa porque aborda varias de esas interacciones antes de declarar la victoria. El comportamiento de las celdas, la sobrecarga de control y la eficiencia de mapeo aparecen dentro de un mismo análisis. Esto resulta más informativo que una demostración centrada únicamente en la celda.

También apunta hacia el codiseño de hardware y software. Los compiladores y las herramientas de mapeo de modelos deben conocer las páginas disponibles, la precisión y los niveles de corriente. Un acelerador FeNAND útil necesitaría software que sitúe las operaciones del modelo en torno a las fortalezas del hardware.

La Competencia Se Da Entre Mover Pesos y Calcular Donde Residen

SK hynix 3D FeNAND desafía la jerarquía de memoria convencional, pero también compite con varias otras tecnologías de computación en memoria.

El principal rival es la separación establecida entre procesadores y memoria. Esa arquitectura ofrece flexibilidad, precisión y software maduro. Su debilidad es el movimiento repetido de datos a través de una jerarquía que consume energía en cada límite.

HBM reduce esa debilidad al proporcionar un ancho de banda muy elevado cerca de un acelerador. Se ha vuelto fundamental para los sistemas de IA porque alimenta las GPU mucho más rápido que la memoria convencional. Sin embargo, HBM sigue moviendo datos, mientras que la computación en memoria intenta evitar transferencias seleccionadas.

Las dos tecnologías pueden coexistir. HBM puede gestionar activaciones que cambian con frecuencia y el tráfico general del acelerador. Una matriz FeNAND densa podría retener un conjunto más amplio de pesos fijos y ejecutar operaciones matriciales adecuadas.

La computación en memoria basada en SRAM ofrece otra vía. SRAM es rápida y compatible con la lógica digital, pero sus celdas ocupan más espacio y pierden los datos sin alimentación. Su densidad limitada puede restringir la capacidad de modelo disponible dentro de un acelerador.

La RAM resistiva, o RRAM, utiliza resistencia programable para la computación analógica. Las matrices cruzadas de RRAM se han convertido en una importante plataforma de investigación porque realizan operaciones matriz-vector de forma eficiente. Entre sus desafíos prácticos se incluyen la variación de los dispositivos, la resistencia, la sobrecarga de conversión y el escalado de matrices grandes.

La memoria de cambio de fase y la memoria magnética ofrecen otras opciones no volátiles. Cada tecnología equilibra de forma diferente la densidad, la energía de programación, la resistencia, la velocidad y la complejidad de fabricación. Ningún dispositivo por sí solo ha eliminado todos los compromisos a nivel de sistema.

La ventaja propuesta de FeNAND es la combinación de densidad vertical y programabilidad analógica. Una cadena tridimensional almacena muchos más pesos que una matriz planar comparable. Esa densidad cobra valor cuando un modelo, de otro modo, requeriría recargas frecuentes.

El enfoque también compite con el procesamiento digital cercano a la memoria. Estos sistemas colocan lógica convencional junto a la memoria en lugar de depender de estados de corriente analógicos. La computación digital suele ofrecer una precisión más predecible, aunque puede proporcionar ganancias de eficiencia menores.

IEDM 2025 ilustró esta competencia más amplia. Macronix presentó una arquitectura de computación en almacenamiento de modo mixto basada en 3D NAND para modelos de lenguaje grandes. Su caso de estudio utilizó Qwen 2.5 Math 7B y evaluó errores de cálculo en MATH500.

Ese trabajo relacionado demuestra que la computación basada en NAND no se limita a una empresa ni a un material. Los investigadores exploran diseños analógicos, de modo mixto y de computación en almacenamiento. La motivación compartida es reducir las transferencias entre grandes almacenes de pesos y procesadores independientes.

SK hynix también cuenta con experiencia previa en esta línea de investigación. La descripción general de FeNAND de IEEE describió un dispositivo anterior de SK hynix con al menos 256 niveles de conductancia por celda. Ese trabajo informó operaciones estables de multiplicación y acumulación y una precisión del 87,8 por ciento en la tarea evaluada.

El nuevo artículo pasa de demostrar computación analógica densa a optimizar su arquitectura circundante. Esta progresión importa porque un producto creíble necesita más que un dispositivo favorable. Necesita programación repetible, costes periféricos manejables y colocación de datos adaptada a la carga de trabajo.

La cuestión competitiva no es si FeNAND puede realizar una operación matricial. Es si un sistema completo puede preservar sus ventajas de densidad y energía. Cualquier diseño que añada demasiada conversión, corrección o hardware de control debilita el argumento central.

Las Afirmaciones de Eficiencia Aún Deben Superar Pruebas de Precisión y Fabricación

La pregunta sin respuesta es si SK hynix puede preservar las ventajas comunicadas cuando la variación, la precisión, la resistencia y la sobrecarga de todo el sistema entren en la misma medición.

La computación analógica intercambia parte de la certeza digital por paralelismo físico. Las corrientes se suman naturalmente en una matriz, lo que permite que muchas operaciones ocurran a la vez. Sin embargo, el ruido eléctrico y la variación de los dispositivos pueden alterar el resultado.

Una revisión sobre precisión analógica de 2026 identifica el ruido, la variación de dispositivos, los efectos de circuito y la sobrecarga de conversión como límites persistentes. Los métodos de corrección pueden mejorar la precisión, pero consumen área, tiempo o energía.

FeNAND afronta esos desafíos analógicos generales, además del comportamiento de una larga cadena vertical. La resistencia aumenta a medida que las señales atraviesan la estructura. Las celdas pueden afectar a operaciones vecinas, mientras que las diferencias de proceso pueden modificar los umbrales de conmutación.

Los materiales ferroeléctricos introducen sus propias cuestiones de fiabilidad. La programación repetida puede cambiar el comportamiento del dispositivo con el tiempo. La retención, la resistencia, la sensibilidad térmica y la variación deben seguir siendo aceptables en grandes matrices fabricadas.

El almacenamiento multinivel incrementa aún más la dificultad. Más niveles aumentan la cantidad de información almacenada por celda. También reducen el margen eléctrico entre estados adyacentes, haciendo que el ruido y la deriva sean más relevantes.

La optimización de escritura de SK hynix aborda la separación de niveles de corriente bajo condiciones de resistencia modeladas. Es una evidencia útil, pero no responde a todas las preguntas sobre el producto. Los materiales públicos no describen un chip comercial, un calendario de fabricación ni un programa de cualificación de clientes.

Los límites de los benchmarks también merecen atención. Un rendimiento hasta 16 veces superior y una eficiencia energética 4.950 veces mayor no son multiplicadores universales. Comparan arquitecturas concretas, restricciones de área de chip y supuestos de carga de trabajo.

La mejora de 20,4 veces en TOPS y la ganancia de 7,17 veces en TOPS por vatio utilizan un diseño 3D FeNAND anterior como referencia. Estas cifras aíslan mejor el valor de la cooptimización. Aun así, representan una evaluación de investigación, no mediciones de producto reproducidas de forma independiente.

El rendimiento a nivel de sistema dependerá de componentes externos a la matriz de memoria. La entrega de entradas, la conversión de datos, la gestión de errores, la planificación y la comunicación con un procesador anfitrión contribuyen al resultado. La refrigeración y la entrega de energía también afectan a la eficiencia desplegable.

La adecuación a la carga de trabajo crea otra restricción. La inferencia intensiva en matrices se adapta naturalmente a las operaciones analógicas de multiplicación y acumulación. El código con bifurcaciones, los pesos cambiantes, las tareas de alta precisión y el software general no se adaptan con la misma facilidad.

La arquitectura de los modelos puede cambiar más rápido que la producción de semiconductores. Un chip optimizado para una distribución de páginas o precisión podría enfrentarse a nuevos mecanismos de atención, patrones de dispersión o formatos de cuantización. La programabilidad determinará qué tan bien sobrevive el diseño a esos cambios.

El software sigue siendo una capa crítica ausente en la descripción pública. Los desarrolladores necesitan compiladores, herramientas de mapeo, rutinas de calibración y modelos de rendimiento. Sin esa pila, incluso un hardware capaz sigue siendo difícil de utilizar de forma consistente.

La integración de fabricación plantea la prueba más importante a largo plazo. Los investigadores deben incorporar materiales ferroeléctricos a un proceso NAND denso sin perjudicar el rendimiento de fabricación ni la fiabilidad. El dispositivo resultante también debe competir económicamente con la producción de memoria ya establecida.

Ninguna de estas limitaciones invalida el trabajo. Aclaran lo que establece el artículo. SK hynix ha presentado una vía más integrada para la computación FeNAND, respaldada por grandes mejoras en benchmarks a nivel de arquitectura.

Lo que sigue sin demostrarse es la comercialización. La empresa no ha anunciado una fecha de producción, un acelerador con nombre ni un proveedor de sistemas que despliegue la arquitectura. Los lectores deberían considerar los resultados como un hito de investigación, no como una especificación de producto comercial.

Tres Señales Mostrarán Si FeNAND Puede Salir del Laboratorio

La siguiente evidencia debe conectar los resultados a nivel de matriz con hardware funcional, precisión repetible y una ruta de fabricación realista.

La primera señal es un chip de prueba cooptimizado y fabricado con mediciones de sistema que puedan inspeccionarse de forma independiente. Dicha demostración debería incluir convertidores, circuitos periféricos, lógica de planificación y comunicación con el host. Si la ventaja de eficiencia sigue siendo grande después de contabilizar esos componentes, el argumento arquitectónico de SK hynix se vuelve mucho más sólido.

La misma prueba debería informar la precisión del modelo junto con TOPS y TOPS por vatio. Un resultado rápido tiene un valor limitado si los errores analógicos degradan de forma significativa la calidad de salida. Las mediciones a distintas temperaturas y en varios chips revelarían si el diseño sigue siendo estable más allá de una muestra favorable.

La segunda señal es la validación de cargas de trabajo con modelos de IA actuales. Los investigadores deberían revelar el tamaño del modelo, la precisión numérica, el comportamiento de actualización de pesos, el mapeo de páginas y la frecuencia de recarga. Las pruebas de inferencia de transformadores mostrarían si la densidad vertical reduce el movimiento en una carga de trabajo que los compradores realmente planean desplegar.

Las comparaciones también deben utilizar límites de sistema consistentes. FeNAND, RRAM, SRAM, GPU respaldadas por HBM y diseños digitales cercanos a la memoria deberían incluir costes periféricos comparables. Un benchmark transparente reforzaría las afirmaciones de SK hynix o limitaría su significado práctico.

La tercera señal es una hoja de ruta de fabricación y software. Esté atento a divulgaciones sobre integración de procesos, datos de resistencia, herramientas para desarrolladores y alianzas con diseñadores de aceleradores. Un piloto o una plataforma de evaluación con nombre indicaría el paso de la investigación de dispositivos hacia la ingeniería de producto.

Una hoja de ruta debería explicar dónde se sitúa FeNAND junto a los negocios de HBM, DRAM y NAND de SK hynix. Si complementa esos productos, el primer despliegue podría ser un nivel de inferencia especializado. Si requiere un nuevo flujo de fabricación, la adopción dependerá del rendimiento de fabricación y de la demanda de los clientes.

Para los desarrolladores y compradores empresariales, la acción inmediata es observar, no adquirir. Siga el límite del sistema detrás de cada cifra de rendimiento. Pregunte qué operaciones permanecen dentro de la memoria y cuáles regresan a un procesador convencional.

Los equipos que sigan este cambio deberían conservar artículos, definiciones de benchmarks y notas de implementación en una base de conocimientos de ingeniería con capacidad de búsqueda. La evidencia decisiva llegará a través de artículos sobre dispositivos, divulgaciones de arquitectura y lanzamientos de software.

SK hynix 3D FeNAND ya ha presentado un caso de investigación creíble para tratar NAND como algo más que almacenamiento pasivo. Ahora comienza su prueba más difícil: mantener esa ventaja cuando la precisión analógica, el hardware periférico, el software y la producción masiva se encuentren en un mismo sistema.