ASML développe un outil de liaison hybride, selon la piste des brevets

ASML développe un outil de liaison hybride, selon une série d’au moins 27 familles de brevets, un rapport sectoriel et sa feuille de route pour le packaging. L’entreprise n’a pas annoncé la machine ni confirmé qu’un lancement commercial suivrait. Toutefois, les éléments disponibles pointent vers un système die-to-wafer conçu autour des atouts d’ASML en matière d’alignement, de métrologie, de contrôle du mouvement et de gestion de la contamination.

Cette possibilité est importante, car la liaison hybride devient centrale dans la conception avancée des puces. Elle assemble des surfaces de semi-conducteurs préparées et leurs connexions en cuivre sans microbilles de soudure conventionnelles. Cette technique peut créer des liaisons plus denses entre des dies empilés, en réduisant la distance que les données doivent parcourir. Elle impose également des exigences élevées en matière d’alignement et de propreté des surfaces.

La pression immédiate s’exerce sur BE Semiconductor Industries, plus connu sous le nom de Besi. Le fabricant néerlandais d’équipements fournit des machines de liaison hybride die-to-wafer utilisées en production de volume. ASML arriverait avec des décennies de relations clients, une vaste organisation de service et une technologie de lithographie reposant sur un positionnement à l’échelle nanométrique. La question n’est pas de savoir si un dessin de brevet ressemble à une machine. Elle est de savoir si ASML peut transformer ce concept en un système de fabrication productif, propre et compétitif sur le plan économique.

Pourquoi ASML développe un outil de liaison hybride

L’élément le plus convaincant n’est pas un brevet isolé, mais un ensemble cohérent de dépôts, d’évolutions produits et de formulations publiques dans sa feuille de route.

Une analyse fondée sur les brevets publiée par SemiAnalysis a identifié 27 familles de brevets ASML déposées entre décembre 2022 et novembre 2024. La plupart concerneraient la liaison die-to-wafer. Les demandes déposées après cette période peuvent rester non publiées, car elles deviennent habituellement visibles après un délai.

Le dépôt central, WO2025201788A1, décrit des systèmes et méthodes d’assemblage de semi-conducteurs. Sa date de priorité est le 27 mars 2024 et ASML Netherlands y figure comme demandeur. Le brevet sur le système d’assemblage publié présente une architecture qui déplace des dies de semi-conducteurs individuels entre plusieurs stations de traitement.

Cette conception diffère de l’image classique d’une machine de bonding conventionnelle. Une machine traditionnelle utilise souvent une tête de collage pour prélever un die, l’aligner puis le placer sur une autre tranche. Le dépôt d’ASML décrit des supports de dies individuels se déplaçant sur une piste à travers plusieurs étapes de préparation et de mesure.

La séquence proposée comprend l’inspection, le nettoyage, l’activation de surface, la mesure de topographie, la mise à niveau et l’alignement. Le die atteint ensuite une station de bonding, vers laquelle la tranche réceptrice se déplace. Des supports indépendants permettraient à différents dies d’occuper diverses stations au même moment.

Cette architecture offre un avantage théorique d’utilisation. Une station de nettoyage peut traiter un die pendant qu’un autre passe en métrologie et qu’un troisième atteint la position de bonding. La conception pourrait réduire les équipements dupliqués tout en prenant en charge différentes tailles de dies ou différents flux de procédé.

D’autres demandes publiées renforcent cette orientation. Les dépôts d’ASML décrivent le conditionnement des supports, l’assemblage des substrats, la gestion de la force et des composants d’appareils de bonding. Aucun brevet individuel ne prouve l’existence d’un outil de production. Ensemble, ils documentent toutefois un travail d’ingénierie soutenu sur plusieurs étapes du processus d’assemblage.

L’activité de dépôt correspond également à l’orientation publique d’ASML. L’entreprise a intégré la liaison wafer-to-wafer et die-to-wafer dans sa réflexion sur l’intégration 3D front-end. Ce positionnement traite le packaging avancé moins comme un assemblage final que comme un traitement de précision des semi-conducteurs.

ASML a fait un pas concret sur ce marché en 2025. Elle a livré le TWINSCAN XT:260, un scanner de lithographie i-line conçu pour l’intégration 3D et le packaging avancé. Le produit peut traiter des tranches assemblées, épaisses et déformées, qui présentent des difficultés de manipulation inhabituelles.

Les spécifications du XT:260 publiées indiquent un débit de 270 tranches par heure à la dose indiquée. ASML affirme que le système accepte des tranches d’une épaisseur allant jusqu’à 1,7 millimètre. Il intègre aussi un alignement à travers le silicium pour des structures telles que les vias traversants en silicium.

Le XT:260 n’est pas un outil de bonding. Il imprime des motifs sur des structures de packaging après que d’autres étapes de fabrication ont préparé la tranche. Son existence reste importante, car ASML a déjà franchi la frontière organisationnelle entre la lithographie front-end et le packaging avancé.

Le rapport annuel 2025 d’ASML a présenté ce scanner comme son premier produit de packaging avancé. Le rapport indiquait également que l’entreprise avait chargé une équipe de faire progresser l’intégration 3D. Une machine de bonding étendrait cet effort, de la structuration de couches assemblées à la création de l’empilement assemblé lui-même.

ASML a refusé de commenter le rapport concernant le bonding lorsqu’elle a été sollicitée par les médias. Un porte-parole a plutôt renvoyé au lancement du XT:260. Cette réponse ne confirme ni ne dément l’existence d’un outil commercial de liaison hybride, laissant les brevets comme preuve de développement plutôt que de disponibilité produit.

Cette distinction est essentielle. Les entreprises brevettent des idées qui ne deviennent jamais des produits, et les équipements de production évoluent souvent considérablement après leurs premiers dépôts. Néanmoins, la feuille de route d’ASML pour le packaging confère à ces brevets un poids stratégique supérieur à celui d’une demande de recherche isolée.

La liaison hybride fait de l’alignement le principal enjeu

L’opportunité d’ASML vient du transfert vers le packaging avancé d’un problème de lithographie : un alignement précis sous un contrôle strict de la contamination.

La liaison hybride assemble deux surfaces hautement préparées contenant à la fois un matériau isolant et des contacts métalliques exposés. Le contact initial lie les surfaces diélectriques. Un traitement thermique ultérieur renforce la connexion et aide les interfaces en cuivre à former des liaisons électriques.

Ce procédé supprime les microbilles de soudure utilisées dans de nombreux flux de packaging établis. Ce changement permet des pas de connexion plus réduits et une communication plus directe entre dies. Il peut améliorer la densité de bande passante tout en réduisant l’énergie et la latence associées au déplacement des données entre puces distinctes.

Cette même évolution rend la fabrication moins tolérante. Chaque die doit être placé à la bonne position afin que ses plots de cuivre s’alignent avec les plots correspondants situés en dessous. À mesure que l’espacement entre les plots diminue, la marge d’erreur de placement se réduit également.

La contamination crée un autre risque pour le rendement. Une particule piégée entre des surfaces préparées peut empêcher un contact complet sur une zone bien plus grande que la particule elle-même. Le nettoyage, l’activation des surfaces, le transport et le bonding doivent donc fonctionner comme une séquence étroitement contrôlée.

La liaison die-to-wafer ajoute des complications que la liaison wafer-to-wafer peut éviter. Un outil wafer-to-wafer aligne et assemble deux tranches complètes lors d’une opération principale. Les équipements die-to-wafer doivent manipuler, mesurer, aligner et placer à répétition des dies individuels.

Ce cycle répété affecte à la fois la vitesse et le rendement. Un léger délai devient coûteux lorsqu’il se produit pour chaque die. Une erreur de placement peut gaspiller un die connu comme bon ou endommager la valeur déjà intégrée à la tranche réceptrice.

Le traitement die-to-wafer offre néanmoins un avantage important. Les fabricants peuvent tester les dies avant leur empilement et éviter d’assembler des composants défectueux. Ils peuvent aussi combiner des puces fabriquées avec différentes technologies de procédé, notamment de la logique, du cache, de la mémoire et des accélérateurs spécialisés.

AMD fournit un exemple établi avec ses produits 3D V-Cache. Ces processeurs empilent du cache supplémentaire au-dessus de certains dies de calcul. System on Integrated Chips, ou SoIC, de TSMC fournit une plateforme de fabrication pour des approches similaires d’empilement direct.

SemiAnalysis rapporte que le procédé SoIC actuel de TSMC réalise des liaisons à un pas d’environ 6 micromètres et vise environ 4,5 micromètres vers 2029. Ces chiffres décrivent la distance entre des éléments de connexion répétés. Un pas plus petit accroît la densité de connexion mais resserre l’exigence d’alignement.

ASML dispose de capacités pertinentes, car un scanner de lithographie doit positionner à répétition des tranches par rapport à des motifs imprimés précédemment. L’overlay mesure la précision avec laquelle une couche structurée s’aligne sur une autre. La production moderne de puces dépend du contrôle de cette relation à des échelles extrêmement réduites.

ASML construit également des systèmes de métrologie qui mesurent la position des motifs et les variations de procédé. Ses capteurs d’alignement doivent lire des marques modifiées par le polissage, le dépôt et la gravure. Les marques de bonding rencontrent certains problèmes similaires, car la préparation des surfaces peut modifier leur forme ou leur réponse optique.

Une future machine de bonding ASML pourrait utiliser des réseaux optiques sur chaque die et déduire la position à partir de la lumière diffusée. La conception rapportée rappelle des principes employés dans la technologie d’alignement existante d’ASML. Toutefois, l’utilisation d’une méthode de mesure apparentée ne résout pas automatiquement l’ensemble du problème de bonding.

Un scanner aligne une tranche pour l’exposition dans un environnement de procédé hautement conçu. Une machine de bonding doit manipuler des dies individualisés présentant des bords coupés, des résidus de découpe et des surfaces activées. Elle doit ensuite établir un contact physique sans introduire de force excessive, d’inclinaison ou de particules.

Le système à piste constitue la réponse proposée par ASML à une partie de ce défi. Des porteurs de dies indépendants pourraient préserver une relation contrôlée entre chaque die et les stations de traitement. La machine pourrait mesurer un die, conserver ses informations de coordonnées et utiliser ces données lors du placement final.

Ces données pourraient également aller au-delà de la machine de bonding. Un dépôt d’ASML décrit la transmission d’informations sur la position des dies depuis l’équipement de bonding vers une étape ultérieure de lithographie. Un scanner pourrait utiliser la carte de placement au lieu de redéterminer chaque position de die depuis le début.

Cette approche de feed-forward relie deux produits par les données de procédé. Elle pourrait raccourcir le travail d’alignement durant l’exposition et compenser les variations de placement sur une tranche assemblée. Elle approfondirait également la dépendance du client vis-à-vis de l’environnement combiné de matériel, logiciel et métrologie d’ASML.

Cette intégration est le mécanisme stratégique au cœur de cette histoire. ASML n’aurait pas besoin de concurrencer uniquement sur l’acte mécanique de placement d’un die. L’entreprise pourrait vendre un procédé connecté couvrant la préparation du bonding, les données de placement, la mesure et la lithographie après bonding.

Besi fait face à un concurrent aux avantages différents

Besi domine grâce à son expérience du bonding, tandis qu’ASML concurrencerait grâce à sa technologie d’alignement et à son contrôle du flux de fabrication environnant.

Besi consacre depuis des années ses efforts au développement d’équipements d’assemblage et de packaging avancé. Sa position dans la liaison hybride s’est construite sur son expertise en manipulation des dies, placement, procédés thermiques et production de volume. Il ne s’agit pas de compétences secondaires qu’une entreprise de lithographie acquiert automatiquement.

SemiAnalysis décrit Besi comme le seul fournisseur disposant d’outils de liaison hybride die-to-wafer en production de volume. Cette position lui apporte une connaissance des procédés issue d’équipements opérationnels, plutôt que de concepts de laboratoire. Elle fournit aussi aux clients une plateforme qualifiée pendant une période où d’autres fournisseurs développent encore les leurs.

Le marché a réagi rapidement au rapport sur ASML. Les actions Besi ont chuté, les investisseurs envisageant la possibilité qu’un groupe néerlandais d’équipements bien plus important entre dans sa catégorie. Un rapport sur la réaction du marché a également relevé qu’ASML n’avait pas confirmé le produit évoqué.

La menace concurrentielle est la plus forte dans la logique avancée. C’est là que le collage hybride puce-sur-wafer prend déjà en charge des produits commerciaux. C’est aussi là que les exigences d’alignement, la valeur des puces et les dépenses des clients peuvent justifier des équipements de procédé coûteux.

TSMC et Intel sont particulièrement importants dans cette compétition. Les deux entreprises exploitent des procédés de fabrication de pointe et travaillent avec ASML depuis des décennies. Cette relation donne à ASML accès aux échanges techniques qui façonnent les futurs besoins en lithographie et en intégration 3D.

ASML occupe également une position inhabituelle au sein des usines de ses clients. Ses scanners se trouvent déjà près du centre économique de la production de logique avancée. Ses équipes de service accumulent une expérience opérationnelle sur une vaste base installée, même si la confidentialité des clients limite la circulation des données entre les comptes.

Un équipement de collage hybride permettrait à ASML de relier davantage d’étapes autour d’une structure empilée. L’entreprise pourrait coordonner les références d’alignement, les méthodes de mesure, les logiciels de correction et les paramètres d’exposition. Les clients pourraient apprécier cette connexion pour diagnostiquer des pertes de rendement entre des machines distinctes.

L’argument de Besi repose d’abord sur la spécialisation. Une machine qui déplace des puces individuelles doit maîtriser la contamination des bords, le contact avec les supports, le gauchissement des puces, le moment de l’activation des surfaces et la force de collage. Ces problèmes diffèrent de l’exposition d’un wafer entier dans un scanner.

Besi entretient aussi un partenariat important avec Applied Materials. Les entreprises ont créé un Hybrid Bonding Center of Excellence à Singapour en 2020. En octobre 2026, elles ont annoncé un partenariat élargi dans le domaine du collage lié à l’EPIC Center d’Applied.

Cette association combine les systèmes de placement de Besi avec l’expertise d’Applied Materials en préparation des surfaces, ingénierie des matériaux, dépôt et intégration des procédés. Elle crée sa propre version d’une offre intégrée, même si les machines proviennent d’entreprises distinctes.

Ce partenariat est important, car le rendement du collage dépend de bien plus que de la précision de placement. La planéité des surfaces, le retrait du cuivre, la préparation du diélectrique, le nettoyage, l’activation et le recuit influencent tous le résultat. Applied Materials peut intervenir sur plusieurs de ces étapes périphériques.

ASMPT est un autre concurrent pertinent. L’entreprise a évoqué le collage hybride puce-sur-wafer et a livré des systèmes de développement visant une précision de placement et un débit supérieurs. D’autres fabricants d’équipements, notamment EV Group et Tokyo Electron, disposent également de technologies liées au collage direct ou à l’intégration au niveau du wafer.

Ces rivaux empêchent de réduire l’histoire à un simple duel ASML contre Besi dans tous les segments du packaging. La compétition plus restreinte est plus utile : la position établie de Besi dans le puce-sur-wafer face à la tentative apparente d’ASML d’intégrer le collage à un alignement de qualité lithographique.

ASML pourrait exercer une pression sur Besi sans la supplanter. Un client peut qualifier différents outils pour la logique, la mémoire, la recherche et les applications à plus faible volume. Les lignes de packaging comprennent aussi de nombreuses étapes de procédé, laissant de la place aux offres conjointes et aux systèmes spécialisés.

Le calendrier du marché déterminera l’immédiateté de cette pression. Un portefeuille de brevets peut précéder de plusieurs années l’évaluation par les clients. L’installation des outils, le développement des procédés, les essais de fiabilité et la qualification à haut volume ajoutent d’autres délais.

Besi conserve donc l’avantage de l’historique de production. ASML bénéficie de l’avantage des ressources, de l’accès aux clients et du contrôle de technologies d’alignement adjacentes. Aucun de ces atouts ne garantit à lui seul le meilleur rendement de collage à un débit acceptable.

La piste des brevets ne prouve pas l’existence d’un outil de production

ASML doit encore démontrer que son concept fondé sur une ligne de traitement peut coller de vraies puces rapidement, proprement et de façon répétable dans le procédé d’un client.

Le principal déficit de vérification est simple. ASML n’a pas annoncé d’équipement de collage hybride, fourni de spécifications, nommé un client ni montré de dispositifs collés issus du système proposé. Les éléments publics étayent un effort de développement, pas une maturité commerciale.

Le langage des brevets couvre délibérément un large territoire technique. Les dessins expliquent des réalisations possibles, mais ne montrent pas si tous les sous-systèmes ont été construits ensemble. Ils révèlent également peu d’éléments sur le coût, la disponibilité, la maintenance ou le rendement durable.

Le débit représente un défi majeur pour le collage puce-sur-wafer. Chaque puce peut nécessiter une inspection, un transport, une mesure, une correction et un contact contrôlé. Ces opérations doivent avoir lieu sans laisser les surfaces fraîchement préparées se dégrader avant le collage.

Une ligne équipée de supports indépendants pourrait exécuter plusieurs étapes en parallèle. Elle pourrait aussi introduire des tâches d’étalonnage sur plusieurs supports et stations. Chaque support doit préserver la position et la propreté de la puce pendant son déplacement dans le système.

La métrologie en anticipation crée une autre exigence complexe. Les mesures recueillies avant le collage doivent rester valables après le transport, l’activation et les effets thermiques. Le système doit identifier les erreurs corrigibles mécaniquement et celles qui nécessitent une compensation lithographique ultérieure.

L’événement de contact est peut-être la partie la plus difficile à déduire des brevets. Les surfaces doivent se rapprocher avec une orientation et une force contrôlées. Une inclinaison excessive peut entraîner un contact incomplet, tandis que des matériaux piégés peuvent créer des vides ou des circuits électriques ouverts.

L’expertise d’ASML en mouvement et en mesure est utile, mais le collage implique un comportement des matériaux absent de la lithographie. La dilatation du cuivre, les propriétés diélectriques, la chimie des surfaces et le recuit affectent l’interface finale. Les clients jugent la structure collée complète, et pas seulement la précision de placement.

Le contrôle des particules évolue également lorsque les wafers deviennent des puces. La découpe expose les bords et crée des sources de débris. Les supports et les préhenseurs entrent en contact avec de petits composants, tandis que l’activation plasma rend les surfaces prêtes à être collées et vulnérables à la contamination.

L’environnement propre d’un scanner est pertinent, mais pas identique. ASML aurait besoin de modules de procédé ou de partenaires capables de traiter ces contaminants propres au collage. SemiAnalysis a identifié la propreté, le contact, la métrologie en anticipation et les modules de traitement des puces comme des domaines non résolus.

Les questions commerciales restent tout aussi importantes. Les clients qui qualifient déjà Besi ou un autre fournisseur ne changeront pas parce qu’ASML annonce une meilleure spécification de platine. Ils compareront le rendement, le débit, l’encombrement, la réactivité du service, l’effort d’intégration et le coût total du procédé.

La qualification elle-même peut devenir une défense pour l’acteur établi. Une fois qu’un fabricant a mis en place un procédé stable, le remplacement d’un outil critique peut exiger de nouvelles recettes et des travaux de fiabilité. Cette charge augmente lorsque chaque empilement collé contient des puces coûteuses déjà vérifiées.

ASML pourrait plutôt entrer sur le marché via un programme de développement conjoint. L’entreprise a depuis longtemps recours à une collaboration étroite avec les clients pour faire mûrir de nouvelles plateformes de lithographie. Un grand fabricant de logique pourrait fournir des wafers de produits, une analyse des défauts et des retours sur les procédés avant une sortie plus large.

Un tel programme comporterait toujours un risque d’exécution. Le client pourrait n’utiliser la machine que pour des expériences ou un procédé très limité. Une évaluation technique réussie n’établirait pas automatiquement un volume compétitif ni des revenus de service rentables.

L’adoption par la mémoire constitue une autre incertitude. La mémoire à large bande passante représente un marché potentiellement important pour l’empilement à pas fin, mais le secteur dispose de plusieurs approches d’interconnexion concurrentes. Le collage thermocompressif continue de s’améliorer et prend déjà en charge d’importants flux de production HBM.

Le collage hybride doit apporter une densité, une efficacité électrique ou une valeur de fabrication suffisantes pour justifier un changement de procédé. Ses avantages deviennent plus convaincants à mesure que les pas de connexion diminuent. Ses exigences de rendement deviennent également plus sévères aux volumes attendus pour la mémoire.

Cela rend le calendrier d’adoption du HBM particulièrement incertain. SemiAnalysis prévoit un collage hybride puce-sur-wafer dans le HBM au plus tôt en 2029, si les fabricants l’adoptent réellement. Les fournisseurs ne peuvent pas considérer une montée en cadence projetée de la mémoire comme une demande acquise.

La conclusion responsable reste limitée. ASML semble développer une propriété intellectuelle substantielle en matière de collage hybride, l’équipement puce-sur-wafer étant la direction la plus claire. Les éléments publics n’établissent ni date de lancement, ni architecture finale, ni performances de production.

Ce qu’il faut surveiller après les brevets d’ASML sur le collage hybride

Trois signaux montreront si le travail d’ASML sur le collage devient un produit, un procédé client ou simplement un vaste portefeuille de recherche.

Le premier signal est une preuve explicite de produit. Il pourrait s’agir d’un nom de système, d’une fiche technique, d’une annonce d’évaluation client ou d’une démonstration de collage. Le débit, la précision de placement, les tailles de puces prises en charge et les performances en matière de particules feraient passer la discussion de l’inférence à une concurrence mesurable.

La version la plus solide serait une installation chez un client nommé. Une unité de développement non identifiée resterait importante, mais révélerait peu sur l’avancement de la qualification. Une affirmation de production en volume devrait fournir suffisamment de contexte pour distinguer l’expérimentation de la fabrication durable.

Si ASML annonce une plateforme puce-sur-wafer, la thèse fondée sur les brevets deviendra beaucoup plus solide. Si plusieurs cycles de publication passent sans système ni référence client, le calendrier commercial méritera davantage de scepticisme. Le silence n’effacerait pas le travail d’ingénierie, mais affaiblirait les affirmations d’un lancement imminent.

Le deuxième signal est la coordination entre le collage et la lithographie. L’opportunité la plus distinctive d’ASML n’est pas une machine de placement autonome. C’est un flux qui partage les données de position et de correction entre le colleur, les systèmes de métrologie et un scanner de packaging avancé.

Les clients devraient surveiller les références à des marques d’alignement communes, à des cartes de coordonnées ou à des corrections en anticipation. Ces fonctionnalités étayeraient l’argument selon lequel ASML souhaite gérer le processus plus large d’intégration 3D. Elles expliqueraient aussi pourquoi les clients pourraient choisir son système plutôt qu’un colleur établi.

Le XT:260 constitue un point d’aboutissement existant pour cette stratégie. ASML indique que le scanner prend en charge des wafers collés épais et déformés tout en offrant l’imagerie et la correction d’overlay. Un produit de collage connecté à celui-ci donnerait à l’expansion dans le packaging une apparence coordonnée plutôt qu’opportuniste.

Le troisième signal est la réponse concurrentielle de Besi et de ses partenaires. Les mises à jour de produits peuvent révéler si les acteurs établis considèrent ASML comme une menace technique à court terme. Surveillez l’augmentation du débit, une précision de placement plus stricte, un meilleur contrôle des particules ou une intégration plus poussée avec les équipements de préparation des surfaces.

Le langage de qualification des clients comptera davantage que les grandes prévisions de marché. Besi peut défendre sa position en démontrant des commandes répétées, des clients de production supplémentaires et des résultats durables sur des applications de logique exigeantes. Sa collaboration avec Applied Materials pourrait également produire un ensemble de procédés plus intégré.

ASML construit un outil de collage hybride reste une inférence bien étayée, et non une annonce de produit confirmée. Les éléments ont progressé au-delà d’un brevet spéculatif isolé, mais s’arrêtent avant la vérification commerciale.

Cet écart rend la prochaine étape particulièrement importante. Surveillez une machine nommée, une évaluation client et des données partagées entre le collage et la lithographie. Ces trois développements montreraient qu’ASML étend sa plateforme de précision à la construction physique de puces empilées.

Jusqu’à alors, la piste des brevets modifie la carte concurrentielle sans désigner le gagnant. Besi possède une expérience opérationnelle et une position établie dans le collage. ASML dispose de la technologie d’alignement, des relations clients et du scanner de packaging adjacent nécessaires pour relever un défi sérieux.

Pour les équipes de semi-conducteurs, la question pratique est désormais claire : le prochain procédé de collage hybride commencera-t-il avec le meilleur colleur autonome, ou avec un flux d’alignement intégré couvrant plusieurs outils ? Le premier déploiement vérifié chez un client devrait apporter la réponse.