L’analyse d’Intel Panther Lake montre que 18A est bien réel, mais pas encore le leader de la densité

Intel a livré son premier processeur commercial alimenté par l’arrière, mais l’analyse d’Intel Panther Lake ne révèle pas un simple retour au leadership des procédés de fabrication.

Publiée le 26 septembre par SemiAnalysis, l’analyse examine les transistors Intel 18A, le câblage, les plans d’implantation et le packaging Foveros-S. Sa conclusion centrale dépasse à la fois l’enthousiasme et le scepticisme. Intel a transformé deux technologies de fabrication difficiles en silicium grand public fonctionnel, mais 18A ne domine pas tous les nœuds avancés en matière de densité.

Cette distinction est importante, car Panther Lake porte davantage d’enjeux qu’un processeur portable ordinaire. Il prouve qu’Intel peut fabriquer à l’échelle commerciale des transistors gate-all-around et une alimentation par l’arrière. Il teste aussi la capacité d’Intel à rétablir une feuille de route fragilisée par des années de retards.

L’analyse révèle de véritables progrès d’ingénierie sous le produit. Toutefois, Panther Lake combine toujours la fabrication d’Intel et de TSMC au lieu de démontrer qu’Intel peut fournir lui-même chaque composant de pointe.

TSMC reste la référence qu’Intel doit dépasser. La tuile graphique haut de gamme de Panther Lake utilise TSMC N3E, tandis que sa tuile d’E/S repose sur l’ancien procédé TSMC N6. Le boîtier illustre donc à la fois le retour d’Intel dans la fabrication et sa dépendance persistante à une fonderie externe.

Ce que l’analyse d’Intel Panther Lake a réellement révélé

L’analyse confirme qu’Intel 18A est commercialisé dans un processeur, tout en établissant clairement les limites de ce que cette étape prouve.

Panther Lake, commercialisé sous le nom Intel Core Ultra Series 3, adopte une conception désagrégée composée de plusieurs éléments spécialisés. Une tuile de calcul, une tuile GPU et une tuile d’E/S reposent sur une base passive en silicium. Intel appelle son système de packaging Foveros-S.

Les deux variantes de la tuile de calcul utilisent Intel 18A. La plus petite tuile graphique Xe3 à quatre cœurs utilise Intel 3, tandis que la plus grande tuile graphique à 12 cœurs utilise TSMC N3E. Les deux tuiles d’E/S disponibles utilisent TSMC N6.

Cette répartition permet à Intel de réserver son procédé le plus récent aux fonctions qui en tirent le plus de bénéfices. Les cœurs CPU, les caches, l’unité de traitement neuronal et plusieurs anciennes fonctions de système sur puce partagent la tuile de calcul 18A.

Cette organisation limite également le risque de fabrication d’Intel. Des procédés matures prennent en charge les interfaces analogiques et d’autres fonctions qui bénéficient moins de la réduction des transistors de pointe.

SemiAnalysis a examiné la tuile de calcul PTL-U, les deux tuiles graphiques et la plus petite tuile d’E/S. Son analyse de Panther Lake utilise l’imagerie en coupe transversale et l’analyse des matériaux pour examiner des structures cachées sous la surface de la puce.

Les éléments recueillis étayent plusieurs conclusions.

Premièrement, 18A utilise des transistors RibbonFET à quatre feuillets. RibbonFET est le nom donné par Intel à un transistor gate-all-around, dans lequel la grille entoure des canaux de silicium empilés afin d’assurer un contrôle électrique plus précis.

Deuxièmement, PowerVia déplace le réseau principal d’alimentation derrière la couche de transistors. Six niveaux métalliques arrière mesurés alimentent les contacts locaux des dispositifs via des connexions verticales nanométriques.

Troisièmement, la bibliothèque haute performance commercialisée par Intel utilise un pas M0 de 36 nanomètres. M0 est la première couche métallique locale au-dessus des transistors. Le kit de conception de procédé d’Intel prend également en charge une option plus serrée de 32 nanomètres.

Quatrièmement, la logique 18A représentative mesurée par SemiAnalysis présente une densité similaire à celle de la logique TSMC N3E présente dans le plus grand GPU de Panther Lake. Elle était également 18,6 % plus dense que l’exemple de GPU Intel 3 selon le modèle d’analyse.

Ces résultats ne font pas d’Intel 18A le leader universel de la densité. SemiAnalysis conclut que sa densité maximale reste inférieure à celle de TSMC N3P, TSMC N2 et Samsung SF2.

La comparaison a également ses limites. La densité des cellules représentatives n’est pas la même chose que la densité de transistors sur l’ensemble de la puce. Les conceptions réelles combinent logique, mémoire, circuits analogiques, espace de routage inutilisé et blocs spécialisés.

Malgré tout, cette analyse modifie le débat. Intel 18A n’est plus seulement une promesse de feuille de route, un véhicule de test ou un document de conférence. C’est une technologie de production qui peut être décapsulée, mesurée et comparée.

PowerVia transforme le câblage avant de transformer les titres

Le mécanisme 18A le plus important n’est pas un chiffre plus petit attaché au nœud. C’est la séparation entre le câblage d’alimentation et celui des signaux.

Les processeurs traditionnels acheminent les deux via des couches métalliques situées au-dessus des transistors. Les rails d’alimentation occupent un espace précieux près des dispositifs, tandis que des connexions verticales transportent le courant vers le bas depuis des couches supérieures plus larges.

PowerVia déplace le réseau d’alimentation principal vers l’arrière de la tranche. Des vias traversants nanométriques relient ensuite ce réseau aux contacts de source et de drain situés près de chaque transistor.

L’analyse d’Intel Panther Lake identifie des couches de signal côté avant de M0 à M14. Elle identifie aussi une pile d’alimentation arrière distincte, de BM0 à BM5. Les couches les plus proches des transistors sont M0 et BM0.

Cette séparation physique offre un avantage pratique. Les fils de signal ne rivalisent plus avec les rails d’alimentation principaux pour les mêmes pistes de routage locales.

Intel peut ainsi utiliser une structure compacte de cellule logique à cinq pistes tout en conservant des fils locaux relativement substantiels. SemiAnalysis a mesuré une surface de section M0 bien plus importante dans la logique des cœurs de performance 18A que dans le moteur vectoriel graphique N3E.

Un conducteur plus large réduit généralement la résistance et la densité de courant. Cependant, des fils plus hauts et plus larges augmentent aussi la capacité. Le résultat final du circuit dépend de l’équilibre entre ces effets.

Intel affirme que PowerVia peut réduire jusqu’à dix fois la chute dynamique de tension dans le pire cas. La chute de tension est une baisse temporaire de l’alimentation lorsqu’un circuit voit sa demande de courant évoluer rapidement. L’entreprise revendique aussi jusqu’à 11 % de compaction de surface au niveau des blocs dans les conceptions routées.

Ces chiffres proviennent des propres données de procédé 18A d’Intel ; ils ne doivent donc pas être considérés comme des résultats universels pour Panther Lake. Des conceptions, charges de travail, bibliothèques et dispositions physiques différentes peuvent produire des résultats différents.

L’analyse fournit des éléments plus concrets sur l’implémentation. Elle identifie un réseau arrière en cuivre alimentant les dispositifs via des nano-TSV. Elle montre également comment Intel utilise des connexions en tungstène revêtues de molybdène et un câblage local en cuivre à l’avant.

PowerVia a un coût. Intel doit traiter les deux faces de la tranche et préserver l’alignement tout au long d’étapes de fabrication supplémentaires. La pile arrière introduit également de la capacité, de la résistance thermique et de la complexité d’intégration.

Le comportement thermique mérite une attention particulière, car Intel remplace une partie du silicium sous la logique dense par un matériau diélectrique. Cette isolation supprime les conductions indésirables sous les rubans, mais elle affaiblit un chemin direct de dissipation thermique à travers le silicium.

La chaleur doit circuler plus efficacement par les contacts, le câblage et le boîtier. Le comportement du refroidissement sous des charges de travail prolongées devient donc un test important au niveau du système.

RibbonFET ajoute une autre couche de compromis d’ingénierie. La conception d’Intel utilise quatre nanosheets empilées, tandis que l’exemple Samsung SF2 étudié par SemiAnalysis utilise trois feuillets plus larges.

Un nombre supérieur de feuillets augmente la largeur de canal disponible, mais rend la fabrication plus difficile. Des feuillets plus étroits améliorent le contrôle de la grille, bien que le confinement et la diffusion puissent affecter le déplacement des porteurs.

Ces compromis expliquent pourquoi Intel 18A ne peut pas être évalué à travers la seule densité. L’alimentation, la résistance, les fuites, le comportement en tension, la fabricabilité et la chaleur contribuent tous aux performances utiles.

Cette technologie est importante parce qu’Intel a combiné son premier transistor gate-all-around avec son premier réseau commercial d’alimentation par l’arrière. Les fonderies préfèrent souvent introduire séparément les grands changements de procédé.

Intel a accepté les deux risques simultanément. Panther Lake prouve que cette structure combinée peut être commercialisée, mais le rendement et le coût à long terme restent hors du champ d’observation direct de l’analyse.

Panther Lake face à Lunar Lake révèle des cœurs incrémentaux et une consolidation agressive

Les plus forts gains de surface de Panther Lake proviennent de l’intégration et de la refonte des blocs, et non d’une réinvention spectaculaire de ses cœurs CPU.

Lunar Lake fournit la référence architecturale la plus claire. Dans leurs configurations à plus faible consommation, les deux plateformes associent quatre cœurs de performance à quatre cœurs d’efficacité basse consommation. Elles placent également les fonctions graphiques, média, d’affichage et de traitement neuronal près du complexe CPU.

La comparaison entre Panther Lake et Lunar Lake montre que l’empreinte du cœur de performance reste presque inchangée. Pourtant, le cœur Cougar Cove de Panther Lake fait passer son cache L2 privé de 2,5 Mio à 3 Mio.

Cela signifie qu’Intel a intégré 20 % de capacité L2 supplémentaire dans approximativement la même surface de cœur. Davantage de cache privé peut maintenir les données actives plus près des unités d’exécution et réduire les accès au cache partagé ou à la mémoire principale.

Le cache L3 partagé des cœurs de performance est devenu 14,8 % plus petit. Ce changement renforce l’idée que Panther Lake redistribue les ressources mémoire au lieu d’agrandir simplement chaque couche.

Son cluster de cœurs d’efficacité basse consommation Darkmont est 5 % plus petit que le cluster Skymont de Lunar Lake. La majeure partie de cette réduction provient de régions L2 réorganisées et de leurs structures de prise en charge.

Ces améliorations sont significatives, mais elles ne constituent pas une refonte complète du CPU. SemiAnalysis qualifie les changements apportés aux cœurs d’incrémentaux, un contrepoids utile à l’attention entourant 18A.

Le changement structurel le plus important est la consolidation. Meteor Lake et Arrow Lake utilisaient une tuile système sur puce distincte pour plusieurs fonctions de plateforme. Panther Lake élimine cette tuile active.

Le processeur neuronal, les cœurs basse consommation, les contrôleurs mémoire, les moteurs média, les moteurs d’affichage et les interfaces physiques partagent désormais la tuile de calcul 18A. Les requêtes mémoire du CPU n’ont plus besoin de traverser une liaison puce-à-puce avant d’atteindre le contrôleur mémoire.

La suppression de ce trajet peut réduire la latence et l’énergie consommée par les interfaces. Elle retire également une pièce active de silicium du boîtier.

En contrepartie, les circuits analogiques et d’interface doivent occuper de la surface 18A coûteuse. Ces blocs ne diminuent pas comme la logique numérique dense, car les exigences de tension externe et d’intégrité du signal contraignent leur géométrie.

Le processeur neuronal de Panther Lake affiche la réduction mesurée la plus spectaculaire. SemiAnalysis indique que NPU 5 occupe 36,9 % de surface en moins que NPU 4 de Lunar Lake.

Intel a maintenu le nombre total d’opérations d’accumulation-multiplication INT8 tout en réduisant les moteurs de calcul neuronal de six à trois. Chaque nouveau moteur dispose d’une matrice de calcul plus grande, mais la conception réduit de moitié ses scratchpads et ses processeurs SHAVE programmables.

Cette consolidation réduit les structures de contrôle et de stockage dupliquées. Elle crée également un point de pression pour les charges de travail dont les données intermédiaires ne peuvent pas rester dans le plus petit pool de mémoire locale.

NPU 5 ajoute une prise en charge native de FP8. FP8 utilise la moitié de la largeur d’opérande de FP16, réduisant les besoins de stockage et de transfert lorsqu’un modèle tolère cette précision inférieure.

Les deux générations satisfont au seuil de 40 TOPS imposé par Microsoft pour les PC Copilot+. Panther Lake atteint cette catégorie avec une surface NPU mesurée nettement inférieure.

Les benchmarks de produits suggèrent que ces choix architecturaux produisent des systèmes utiles, et pas seulement des images de microscope séduisantes. Un test indépendant de Panther Lake a relevé une forte efficacité énergétique et de bonnes performances graphiques intégrées.

Le test a également révélé des limites. Un jeu exigeant a atteint en moyenne 24 images par seconde en 1080p avec son préréglage le plus élevé. L’augmentation des paramètres de performances de Windows a porté ce résultat à 35 images par seconde.

Cet écart compte, car les performances graphiques haut de gamme de Panther Lake reposent sur une tuile fabriquée par TSMC. La victoire la plus visible d’Intel en matière de performances grand public n’est pas exclusivement due à Intel 18A.

Le boîtier à nœuds mixtes est à la fois une force et un aveu

Foveros-S permet à Intel de concevoir un produit compétitif avant que chaque composant soit prêt pour 18A, mais empêche Panther Lake d’être une victoire pure de la fonderie.

Panther Lake sépare les fonctions de calcul, graphiques et d’E/S en tuiles. Ces tuiles actives sont placées côte à côte sur une base en silicium passive, plutôt que d’empiler une logique active verticalement.

Des microbosses relient chaque tuile au câblage fin situé dans cette base. Des vias traversants en silicium acheminent les signaux à travers la base vers le substrat du boîtier et la carte mère.

Intel indique un pas de connexion nominal de 36 micromètres pour Foveros-S. SemiAnalysis a mesuré un espacement local entre microbosses voisines d’environ 25,24 micromètres dans une coupe transversale de Panther Lake.

Cet espacement local plus fin permet une communication dense entre les tuiles. Toutefois, chaque connexion du boîtier consomme encore de l’énergie et introduit de la latence par rapport à une communication au sein d’une même puce.

Intel évite un franchissement important en plaçant le CPU et le contrôleur mémoire sur la même tuile de calcul. La tuile graphique séparée doit toujours traverser une liaison du boîtier pour atteindre la mémoire principale.

Des caches graphiques plus grands peuvent réduire ce trafic. Ils ne peuvent pas supprimer cette liaison ni son coût électrique.

Le boîtier offre des avantages de fabrication convaincants. Les petites puces ont moins de chances de contenir un défaut aléatoire fatal qu’une grande puce unique. Intel peut également tester les composants avant de les assembler.

La réutilisation des tuiles répartit les coûts de conception et de qualification sur davantage de produits. Différentes options de GPU et d’E/S permettent à Intel de cibler plusieurs catégories d’ordinateurs portables sans produire une conception surdimensionnée pour chaque modèle.

Plus important encore, cette organisation limite le procédé le plus récent à la tuile de calcul. Intel n’a pas besoin de porter immédiatement chaque bloc d’interface ou GPU haut de gamme sur 18A.

Le plus petit GPU Xe3 utilise Intel 3, tandis que la plus grande version à 12 cœurs utilise TSMC N3E. Les tuiles d’E/S restent sur TSMC N6, où des interfaces physiques éprouvées peuvent être réutilisées.

Il s’agit d’une ingénierie produit rationnelle. Cela révèle aussi la différence entre concevoir un processeur compétitif et démontrer un leadership complet dans les fonderies.

Intel fabriquait autrefois en interne presque toutes les principales parties de ses processeurs client. Panther Lake dépend au contraire d’une spécialisation des procédés, de wafers externes et d’un packaging avancé.

La présence de TSMC est particulièrement notable, car la logique de calcul 18A et la logique graphique N3E ont affiché une densité représentative similaire lors des mesures. Intel a néanmoins choisi N3E pour l’implémentation du GPU plus grand.

Plusieurs explications sont plausibles, notamment le calendrier de conception, la maturité des bibliothèques, la capacité, le coût et le risque. Le démontage n’établit pas quel facteur a dominé, et des affirmations plus catégoriques iraient au-delà des preuves.

Le packaging ajoute lui-même des coûts. Intel paie pour la base en silicium passive, les circuits puce-à-puce, l’assemblage des microbosses, les tests et les pertes potentielles lors du collage.

Une tuile plus petite peut améliorer le rendement des wafers, mais un produit complet exige toujours plusieurs composants fonctionnels validés ainsi qu’un processus d’assemblage réussi. La mesure économique pertinente est le coût d’un boîtier fonctionnel.

Cette tension place Foveros-S au cœur de la reprise d’Intel. Cette technologie donne à l’entreprise de la flexibilité pendant que son système de fabrication se reconstruit. Elle rend aussi l’économie de production plus difficile à évaluer pour les observateurs externes.

L’annonce officielle d’Intel sur l’architecture Panther Lake promettait une efficacité de niveau Lunar Lake avec des performances de la catégorie Arrow Lake. Elle prévoyait également des gains de plus de 50 % en performances CPU et graphiques par rapport aux générations précédentes.

Ces affirmations dépendent des tests et configurations choisis par Intel. Les systèmes commercialisés et les benchmarks indépendants offrent de meilleurs éléments pour déterminer si le boîtier complet répond aux attentes des acheteurs.

Le démontage peut expliquer où la surface a été déplacée et comment les puces sont reliées. Il ne peut révéler le coût du boîtier, le rendement de production, les volumes d’approvisionnement ni le comportement énergétique de chaque charge de travail réelle.

Intel 18A est une étape majeure de fabrication, pas un retour en force achevé

Panther Lake prouve qu’Intel peut exécuter un procédé avancé, mais le leadership exige une économie reproductible et des produits compétitifs sur plusieurs générations.

Les problèmes de fabrication d’Intel ne relevaient pas de simples retards de calendrier. Les nœuds de procédé retardés ont perturbé les feuilles de route client et serveur, affaibli le calendrier des produits et aidé les concurrents à gagner du terrain.

Panther Lake revêt donc une valeur symbolique. Il arrive sous la forme de silicium réel après le passage d’Intel d’Intel 4 dans Meteor Lake à Intel 3 dans des produits serveur plus récents.

Intel affirme que 18A améliore la densité des puces de 30 % par rapport à Intel 3. Ses documents actuels revendiquent également jusqu’à 18 % de performances supplémentaires à puissance égale, ou 38 % de consommation en moins à performances égales.

Il s’agit de chiffres de l’entreprise, et non de garanties neutres. L’implémentation commercialisée de Panther Lake donne aux analystes un spécimen physique, mais ne révèle pas toutes les conditions de fonctionnement derrière les comparaisons d’Intel.

Le démontage fournit un jugement plus étroit et plus défendable. La logique de calcul 18A représentative d’Intel égale la logique graphique N3E de TSMC en densité et dépasse l’exemple Intel 3 mesuré.

Dans le même temps, 18A ne décroche pas la couronne de densité maximale face à tous les nœuds contemporains. TSMC N3P et N2, ainsi que Samsung SF2, restent en tête dans la comparaison.

Samsung a également atteint la production de transistors gate-all-around avant Intel. Ses nœuds antérieurs n’intégraient pas de livraison commerciale de l’alimentation par l’arrière, ce qui confère à ces technologies des forces et des profils de maturité différents.

Le N2 de TSMC ajoute un autre point de référence concurrentiel. Intel doit démontrer que 18A et ses successeurs restent attractifs après que les nœuds concurrents auront atteint une production à grande échelle.

Le Intel Panther Lake Teardown identifie également des coûts thermiques et de capacité qui compliquent les récits marketing simplistes. L’alimentation par l’arrière améliore la liberté de routage, mais les structures supplémentaires ne sont pas gratuites.

Le rendement demeure la plus grande inconnue. Un procédé techniquement impressionnant peut encore rencontrer des difficultés si trop peu de puces fonctionnelles sont obtenues par wafer ou si elles exigent un tri coûteux.

Intel n’a pas divulgué assez d’informations propres au produit pour permettre à des observateurs externes de calculer le rendement 18A de Panther Lake. Un démontage ne peut pas reconstituer ces données d’usine à partir d’un seul appareil fonctionnel.

L’adoption par les fonderies constitue un autre test. Intel a conçu Panther Lake en interne, ce qui a permis à ses équipes produit et fabrication de se coordonner étroitement.

Les clients externes ont besoin d’outils de conception matures, de propriété intellectuelle réutilisable, de règles prévisibles et de calendriers fiables. La réussite avec un processeur interne ne prouve pas automatiquement ce modèle de fonderie plus large.

Une analyse indépendante du procédé renforce les preuves physiques. Un examen de 18A d’avril 2026 a également identifié des structures front-end RibbonFET et les matériaux employés dans la pile d’interconnexions d’Intel.

Plusieurs analyses physiques réduisent l’argument selon lequel 18A existe principalement dans les présentations. Elles laissent toutefois les questions commerciales sans réponse.

L’affirmation la plus solide d’Intel porte désormais sur l’exécution plutôt que sur un leadership absolu. L’entreprise a introduit simultanément des dispositifs gate-all-around et l’alimentation par l’arrière, les a fabriqués en volume et les a placés dans des ordinateurs grand public.

Son affirmation plus fragile est qu’une implémentation réussie rétablit la position qu’Intel occupait avant ses retards à 10 nanomètres. Le leadership en matière de procédés exige aussi performances, densité, rendement, coût, capacité et constance dans la livraison.

Panther Lake satisfait le premier test de crédibilité. Il ne règle pas l’ensemble de la compétition.

Trois signaux montreront si Intel peut reproduire ce résultat

L’étape suivante dépend de la constance de la fabrication, de l’adoption externe et de la capacité des produits successeurs d’Intel à réduire leur dépendance envers les fonderies rivales.

Le premier signal sera une disponibilité durable de Panther Lake dans de nombreux modèles d’ordinateurs portables. Une offre abondante suggérerait qu’Intel peut produire suffisamment de tuiles de calcul 18A fonctionnelles tout en assemblant des boîtiers à nœuds mixtes à un volume utile.

La disponibilité doit être considérée parallèlement aux mesures indépendantes de puissance et de performances. Un produit peut être largement commercialisé sans être leader, tandis qu’un produit rapide peut rester limité commercialement par l’approvisionnement ou le coût.

L’autonomie, les performances CPU soutenues, les températures et le comportement graphique comptent davantage que de brefs benchmarks de pointe. Ces mesures évaluent les effets à l’échelle du système que les images de transistors ne peuvent pas capturer.

Si Panther Lake reste largement disponible et compétitif sur plusieurs cycles de produits, l’affirmation d’Intel sur sa fabrication gagnera en force. Des configurations limitées ou un approvisionnement irrégulier l’affaibliraient.

Le deuxième signal sera l’utilisation d’Intel 18A par des clients externes. Panther Lake bénéficie d’une organisation de conception interne capable de s’adapter directement aux contraintes de procédé d’Intel.

Une activité de fonderie crédible doit soutenir des entreprises qui ne partagent ni la feuille de route produit d’Intel ni ses connaissances institutionnelles. Ces clients ont besoin d’un accompagnement de conception reproductible et de confiance dans les livraisons.

Intel a déjà décrit 18A comme prêt pour les projets clients et en production à haut volume. Des engagements publics de produits de la part de concepteurs de puces externes offriraient une validation plus exigeante.

Le troisième signal concernera la manière dont Intel répartit les futures tuiles de calcul et graphiques. Le plus grand GPU de Panther Lake reste sur TSMC N3E, tandis que ses E/S restent sur TSMC N6.

Cette stratégie est judicieuse aujourd’hui. Les futurs produits montreront si Intel peut transférer davantage de silicium à forte valeur sur ses propres procédés sans sacrifier le calendrier, les performances ou l’économie.

Une part plus importante de tuiles compétitives fabriquées par Intel renforcerait l’idée que 18A a établi une base réutilisable. Une dépendance continue à TSMC montrerait que le packaging avancé reste le pont d’Intel, et non sa destination.

La conclusion la plus utile est donc plus nuancée que le triomphe ou l’échec. Intel a franchi un seuil de fabrication difficile avec Panther Lake.

La puce combine des transistors RibbonFET fonctionnels, une livraison commerciale de l’alimentation par l’arrière et un boîtier flexible à plusieurs tuiles. Son architecture produit également des économies de surface mesurables dans les blocs de cache, de cœurs d’efficacité et de NPU.

Pourtant, le Intel Panther Lake Teardown met en évidence un produit construit par des compromis sélectifs. Intel 18A est compétitif avec N3E dans la logique étudiée, mais ne domine pas chaque comparaison de densité. La tuile graphique premium provient toujours de TSMC.

Surveillez les systèmes réels, les clients externes de 18A et les prochaines allocations de tuiles d’Intel. Ces trois signaux révéleront si Panther Lake a amorcé une reprise reproductible ou marqué un succès soigneusement maîtrisé.