L’analyse des wafers DRAM de Kurnal Insights indique que la mémoire vaut désormais plus que le silicium N2 de TSMC

Kurnal Insights affirme que la DRAM a franchi un seuil inhabituel : la mémoire avancée peut désormais atteindre une valeur par millimètre carré supérieure à celle du silicium logique N2 de TSMC. L’analyse des wafers DRAM de Kurnal Insights attribue ce renversement à des prix record de la mémoire, à une offre restreinte et à une demande soutenue de l’infrastructure IA.

Cette conclusion ressemble à une comparaison de fabrication, mais elle constitue avant tout un signal de marché. La DRAM reste moins complexe à fabriquer qu’un processeur logique de pointe. Les acheteurs attribuent simplement une valeur exceptionnelle à la capacité mémoire que les producteurs peuvent extraire de chaque wafer.

Cette distinction est importante, car le calcul initial compare les estimations des tarifs facturés par TSMC pour ses wafers avec la valeur de vente potentielle des puces DRAM. Il ne prouve pas que la mémoire coûte davantage à fabriquer. Il montre comment la rareté a modifié le revenu associé à une unité de silicium.

La comparaison des wafers DRAM renverse une ancienne hypothèse

Le résultat surprenant n’est pas que la DRAM soit devenue plus difficile à fabriquer que la logique, mais qu’une mémoire rare puisse générer davantage de valeur à partir de la même surface de silicium.

Kurnal Insights a publié sa comparaison le 20 septembre 2026. L’analyse s’appuyait sur des estimations publiées des tarifs des wafers N3 et N2 de TSMC, puis divisait ces montants par la surface d’un wafer de 300 millimètres.

Elle a abordé la DRAM sous un autre angle. L’analyste a multiplié une valeur de vente supposée par gigabit par la densité de bits de plusieurs générations de mémoire. La densité de bits mesure la quantité de capacité de données pouvant tenir dans une surface de puce donnée.

La comparaison obtenue plaçait l’ancienne DRAM de génération 1y sous N2 sur une base nominale par unité de surface. La DRAM 1z, plus dense, se rapprochait de N2, tandis que la DRAM 1b le dépassait nettement.

Selon les hypothèses de Kurnal, la DRAM 1b produisait environ 54 % de valeur potentielle supplémentaire par millimètre carré par rapport au chiffre nominal de N2. Elle dépassait l’estimation correspondante pour N3 d’environ 131 %.

Ces pourcentages illustrent le véritable renversement décrit dans l’article. Les procédés logiques de pointe ont historiquement représenté les biens immobiliers de fabrication les plus précieux de l’industrie des semi-conducteurs. Ils nécessitent des équipements coûteux, des procédés de gravure complexes et une coopération étroite entre concepteurs de puces et fonderies.

La mémoire repose sur un modèle économique différent. Samsung, SK hynix et Micron conçoivent et fabriquent généralement leur propre DRAM, puis vendent des puces ou des produits assemblés sur des marchés très cycliques. Leurs rendements dépendent fortement de la discipline en matière de capacité, des stocks, du mix produit et de la demande.

La comparaison par unité de surface suggère que le cycle a atteint un point exceptionnel. Les acheteurs valorisent actuellement les bits DRAM disponibles à un niveau si élevé qu’ils peuvent dépasser la valeur nominale d’une fabrication logique bien plus complexe.

Un cours au comptant récent de DDR5 s’est également rapproché de la valeur DRAM supposée par Kurnal. Lorsque ce cours a été appliqué à la densité 1b, le résultat s’est situé à moins de 3 % du calcul de l’analyste.

Cette proximité étaye l’arithmétique, mais pas toutes les conclusions économiques qui en sont tirées. Les cours au comptant représentent des composants disponibles immédiatement, souvent négociés en quantités limitées. Ils ne décrivent pas nécessairement les conditions contractuelles confidentielles qui régissent la plupart des livraisons.

La comparaison offre néanmoins aux lecteurs un instantané utile. Elle traduit une pénurie complexe de mémoire en une unité physique pouvant être comparée à la logique avancée : la valeur produite par un millimètre carré de surface de wafer.

Cet instantané est particulièrement frappant, car le procédé N2 de TSMC n’est entré en fabrication à haut volume qu’à la fin de 2025. Une technologie mémoire mature ne dépasse pas un nœud logique obsolète. Elle est comparée à l’une des plateformes de fabrication commerciales les plus récentes au monde.

La demande liée à l’IA a fait de la capacité mémoire le goulot d’étranglement

Les systèmes d’IA ont besoin simultanément de calcul et de mémoire, mais l’offre contrainte de mémoire détermine désormais le volume de calcul utile que de nombreux acheteurs peuvent déployer.

Les accélérateurs IA modernes exécutent un nombre considérable d’opérations mathématiques. Ces opérations ne restent productives que si les processeurs reçoivent suffisamment rapidement les poids des modèles, les données d’entraînement et les résultats intermédiaires.

La mémoire à large bande passante, ou HBM, répond à ce problème en empilant des puces DRAM à proximité d’un processeur. Son interface large transfère bien davantage de données par seconde que les modules mémoire classiques.

La HBM ne crée pas de capacité gratuite. Elle consomme des wafers DRAM, des ressources de packaging avancé et une attention de production que les fournisseurs pourraient autrement consacrer aux produits pour serveurs, PC ou mobiles.

Ce compromis a tendu l’ensemble du marché. Les producteurs orientent naturellement leurs capacités vers les produits bénéficiant d’une demande plus forte et de meilleurs rendements. Les accélérateurs IA sont prioritaires, tandis que les acheteurs de mémoire conventionnelle se disputent la production restante.

Les prévisions du troisième trimestre de TrendForce décrivaient l’offre de DRAM comme extrêmement tendue. Elles prévoyaient que les prix contractuels de la DRAM conventionnelle augmenteraient encore de 13 % à 18 % d’un trimestre à l’autre au cours du troisième trimestre 2026.

Les mêmes prévisions indiquaient que des prix contractuels records poussaient les clients des PC et des smartphones vers les limites de leur capacité financière. La faible demande des consommateurs a ralenti le rythme des hausses de prix, mais n’a pas résolu la pénurie sous-jacente.

Cette différence est importante. Une hausse plus lente ne signifie pas automatiquement que l’offre a rattrapé son retard. Les prix peuvent se modérer parce que les acheteurs reportent leurs achats, réduisent les spécifications des produits ou acceptent des volumes de livraison inférieurs.

TrendForce a également indiqué que les fournisseurs continuaient de réaffecter leur production vers les applications serveur. Cette décision a réduit la mémoire disponible pour les PC, alors même que la demande des consommateurs s’affaiblissait.

Au 23 septembre, le bulletin sur le marché de la DRAM du cabinet décrivait toujours le marché comme sous-approvisionné. Il citait la demande des fournisseurs de services cloud, la préférence des fournisseurs pour la HBM et la DRAM serveur, les accords à long terme et le retard dans la mise en capacité de nouvelles usines.

Ces éléments renforcent l’argument central de l’analyse des wafers DRAM de Kurnal Insights. Le résultat par unité de surface n’est pas une simple curiosité mathématique isolée. Il reflète un marché où les acheteurs se disputent un volume limité de bits exploitables.

La demande liée à l’IA s’étend également au-delà de la HBM. Les serveurs généralistes prenant en charge l’inférence, l’orchestration, la récupération d’informations et la préparation des données nécessitent de grandes banques de DIMM enregistrés, ou RDIMM. Ces modules utilisent de la DRAM serveur conventionnelle plutôt que de la HBM empilée.

Les charges de travail d’IA fondée sur des agents peuvent intensifier cette demande. Un système d’entreprise peut exécuter des modèles tout en stockant de longs contextes, en maintenant des index de récupération et en coordonnant plusieurs processus. Cette activité accroît la pression à la fois sur la mémoire des accélérateurs et sur la mémoire hôte.

L’infrastructure de stockage ajoute une autre couche. Les centres de données IA ont besoin de disques SSD d’entreprise pour les données d’entraînement, les points de contrôle des modèles, les journaux et les systèmes de récupération. Ces disques peuvent également nécessiter de la DRAM pour les contrôleurs et la gestion des performances.

Il en résulte une chaîne de contraintes liées. Davantage d’accélérateurs nécessitent davantage de HBM. Davantage de serveurs IA nécessitent davantage de RDIMM. Des pipelines de données plus importants nécessitent davantage de stockage d’entreprise. Les fournisseurs doivent décider quels marchés recevront des wafers et des ressources de packaging limités.

Pour les développeurs, la leçon pratique est que la disponibilité des accélérateurs ne raconte plus toute l’histoire de la capacité. Un système peut disposer d’une grande puissance de calcul et rencontrer malgré tout des limites liées à la capacité mémoire, à la bande passante ou aux délais d’approvisionnement.

Pour les acheteurs d’entreprise, la pression se manifeste dans les configurations matérielles et les calendriers de livraison. Les fournisseurs peuvent augmenter les prix des systèmes, réduire les allocations de mémoire standard ou donner la priorité aux grands clients ayant des engagements d’achat plus longs.

Pour les consommateurs, les mêmes décisions d’allocation peuvent se répercuter sur les prix des ordinateurs portables et des smartphones. La demande d’infrastructure IA n’a pas besoin de cibler directement la DRAM destinée aux consommateurs pour l’affecter. Il suffit qu’elle réoriente une part suffisante de la capacité de production partagée.

La valeur de la mémoire remet en question l’économie de la logique de pointe

Le marché valorise si fortement les transferts de données disponibles que la mémoire concurrence désormais la valeur habituellement associée au calcul avancé.

Le procédé N2 de TSMC utilise des transistors gate-all-around, une structure de transistor plus récente conçue pour améliorer les performances et l’efficacité énergétique. Ce procédé prend en charge des processeurs avancés pour les smartphones, le calcul haute performance et l’IA.

Cette technologie exige des dépenses d’investissement substantielles. TSMC a indiqué à ses investisseurs que la construction d’un volume donné de capacité N2 coûtait considérablement plus cher que la création de la même capacité mensuelle en N3.

La transcription des résultats de l’entreprise a également indiqué que N2 était entré en fabrication à haut volume au cours du quatrième trimestre 2025. TSMC prévoyait une montée en production plus rapide en 2026.

Ses plans d’investissement illustrent le coût de cette expansion. TSMC prévoyait que 70 % à 80 % de son budget d’investissement 2026 soutiendrait les technologies de procédés avancés. Entre 10 % et 20 % supplémentaires étaient alloués à des domaines incluant le packaging avancé, les tests et la production de masques.

Les clients de la logique ne paient pas seulement pour la surface physique du silicium. Le prix d’un wafer traité reflète l’accès à une plateforme de fabrication, au développement des procédés, à la propriété intellectuelle, à la gestion des rendements, au support client et à la capacité de fonderie.

Les clients de la DRAM achètent eux aussi davantage que de la surface brute. Ils paient pour une capacité mémoire testée, la vitesse, les caractéristiques de consommation, la fiabilité, le packaging et la disponibilité. Toutefois, la formule de Kurnal valorise principalement la DRAM à travers les bits vendables.

Cela crée l’opposition principale de l’article : la complexité de fabrication face à la valeur de rareté.

La logique N2 l’emporte clairement en matière de complexité de procédé. Elle utilise des structures de transistors et des étapes de fabrication plus sophistiquées que la DRAM grand public. Elle prend également en charge des puces dont la conception peut coûter des sommes considérables.

La DRAM l’emporte actuellement dans l’argument de la rareté selon les hypothèses fondées sur les prix au comptant. Le marché a besoin de davantage de bits mémoire que les fournisseurs n’en mettent à disposition, en particulier dans les catégories liées à l’IA et aux serveurs.

Ce changement modifie le rapport de force dans les négociations. Lorsque la mémoire était abondante, les acheteurs pouvaient la considérer comme un composant relativement interchangeable. Les fournisseurs subissaient une forte pression pendant les ralentissements, car les stocks invendus faisaient baisser les prix.

Un marché contraint inverse cette relation. Les acheteurs s’intéressent moins au coût théorique de production d’un bit qu’à l’existence d’une offre qualifiée suffisante lorsque les systèmes doivent être livrés.

La HBM renforce ce changement, car il ne s’agit pas simplement d’une puce DRAM générique plus rapide. Les fournisseurs doivent empiler les puces, les connecter via des voies verticales, intégrer une puce de base et coordonner le packaging avancé avec les fournisseurs d’accélérateurs.

La production de HBM4 de Samsung illustre cette convergence. Sa HBM4 associe une DRAM de sixième génération de classe 10 nanomètres à une puce logique de base gravée en 4 nanomètres.

Samsung a commencé les livraisons commerciales de HBM4 en février 2026. L’entreprise a indiqué que le produit maintient un débit de transfert de 11,7 gigabits par seconde et peut atteindre 13 gigabits par seconde.

Il s’agit d’affirmations de l’entreprise, et les performances propres à chaque client dépendent de l’implémentation. Néanmoins, le produit montre pourquoi la frontière entre l’économie de la mémoire et celle de la logique devient moins nette.

Une pile HBM comprend de la DRAM dense, de la logique, un packaging complexe, des contraintes thermiques et une qualification exigeante. Sa valeur commerciale provient de l’ensemble du système, et non d’un seul nœud de fabrication.

SK hynix poursuit la même opportunité. Ses perspectives du marché de la mémoire pour 2026 décrivaient une transition de HBM3E vers HBM4, tandis que l’infrastructure d’IA continuait de s’étendre.

Micron a également averti les investisseurs que les nouvelles générations de HBM consomment progressivement davantage de capacité de wafers que la DRAM conventionnelle. Une croissance plus lente des bits issue des transitions de procédé accroît encore la pression sur l’offre.

Les trois principaux fournisseurs sont donc confrontés à la même question d’allocation. Ils peuvent consacrer leur capacité à des produits destinés aux systèmes d’IA, ou l’utiliser pour des marchés conventionnels aux prix moins favorables.

Leurs décisions détermineront si la comparaison actuelle perdure. Si de nouvelles capacités, de meilleurs rendements et des procédés plus denses augmentent l’offre de bits plus rapidement que la demande, la valeur de la DRAM par unité de surface devrait reculer.

Si le déploiement de l’IA continue d’absorber chaque bit supplémentaire, la mémoire peut conserver un pouvoir de fixation des prix exceptionnel, même lorsque les fabricants augmentent leur production.

Ce que l’analyse des wafers de DRAM ne prouve pas

La comparaison mise en avant est utile, mais elle n’établit pas que la fabrication de DRAM coûte littéralement plus cher que la production de logique N2 ou N3.

La première limite concerne deux côtés différents d’une transaction. Les chiffres de logique de Kurnal représentent des tarifs estimés pour le traitement de wafers chez TSMC. Les chiffres de DRAM représentent des revenus estimés issus de la capacité mémoire contenue dans une surface donnée.

Un coût de fabrication n’est pas la même chose que la valeur de vente finale d’un produit. Le wafer logique doit encore être découpé, testé, encapsulé et transformé en processeurs finis. Certains produits logiques génèrent beaucoup plus de revenus après ces étapes.

La deuxième limite concerne le rendement. Chaque millimètre carré d’un wafer circulaire ne devient pas une puce commercialisable. Les bords des wafers ne peuvent pas être utilisés efficacement, et des structures de test occupent une partie de la surface.

Les défauts rendent également certains dies inutilisables. Les grands dies logiques et les dies mémoire plus petits peuvent afficher des comportements de rendement différents ; diviser un prix de wafer par sa surface géométrique totale simplifie donc excessivement l’économie réellement exploitable.

La troisième limite est le packaging. Les processeurs avancés nécessitent souvent des substrats coûteux, des chiplets, des interposeurs et des dispositifs de refroidissement sophistiqués. Ces coûts ne sont pas pris en compte dans une comparaison de base par surface de wafer.

La HBM apporte sa propre charge substantielle de packaging. Plusieurs dies de DRAM doivent être amincis, empilés, connectés, testés et intégrés à côté d’un processeur. Un faible rendement à une étape peut affecter la valeur d’une pile entière.

La quatrième limite est l’utilisation de prix estimés de TSMC. Les accords de fonderie sont confidentiels et varient selon le client, le volume, la conception, l’option de procédé et la relation commerciale.

TSMC a indiqué que sa tarification restait stratégique. Cette déclaration ne révèle pas ce que paie chaque client N2 ou N3.

La cinquième limite concerne le marché spot de la DRAM. Les transactions spot couvrent de la mémoire immédiatement disponible, vendue en dehors des grands contrats qui régissent une grande partie du secteur.

TrendForce a décrit l’activité spot de DDR5 comme limitée et sporadique. Un prix élevé sur un marché étroit peut signaler une rareté sans représenter le revenu moyen obtenu sur les livraisons de Samsung, SK hynix ou Micron.

Les prix contractuels offriraient une meilleure comparaison. Ils refléteraient les conditions auxquelles les grands fournisseurs de serveurs, les fabricants de modules et les entreprises d’appareils achètent l’essentiel de leur mémoire.

Ces chiffres restent largement privés. Sans eux, aucune analyse externe ne peut affirmer de manière concluante que les fabricants de DRAM obtiennent davantage de revenus par wafer que TSMC pour ses wafers logiques de pointe.

Il existe aussi un problème de temporalité. Les valeurs spot de la mémoire peuvent évoluer rapidement, tandis que les contrats de fonderie peuvent rester stables sur des périodes plus longues. Une comparaison réalisée en septembre décrit les conditions de septembre, et non une hiérarchie permanente.

Les marchés de la mémoire ont une longue histoire de cycles marqués. Les pénuries encouragent les investissements, l’accumulation de stocks et l’expansion des capacités. Lorsque l’offre finit par dépasser la demande, les prix peuvent chuter rapidement.

Le cycle actuel présente des caractéristiques susceptibles de le prolonger. Les nouvelles fabs prennent des années à construire, la HBM consomme une capacité de wafers importante, et les clients de l’IA continuent de passer de grosses commandes.

Toutefois, les acheteurs ont leurs limites. TrendForce a déjà observé une tolérance plus faible des consommateurs, et certains fabricants de PC et de smartphones réduisent leur demande au lieu d’absorber chaque hausse.

Une lecture équilibrée doit donc réunir deux idées. L’analyse des wafers de DRAM de Kurnal Insights saisit un véritable signal de rareté, tandis que sa méthodologie simplifiée ne peut pas prouver une comparaison complète des coûts ou de la rentabilité.

Cette réserve ne rend pas le calcul inutile. Elle définit ce à quoi il sert réellement : mesurer à quel point le marché de la mémoire s’est éloigné des hypothèses habituelles concernant les produits de base.

La pression se déplace des fabricants de puces vers les acheteurs de systèmes

La rareté de la mémoire contraint désormais les opérateurs cloud, les fabricants de serveurs, les marques de PC et les équipes d’IA à repenser leurs plans d’achat en fonction de la capacité, et non plus seulement de la puissance de calcul.

Les fournisseurs cloud constituent la source de pression la plus visible. Leurs clusters d’IA requièrent d’énormes quantités de HBM, de DRAM serveur et de stockage, souvent livrées selon des calendriers de déploiement soigneusement planifiés.

Ces entreprises peuvent recourir à des accords à long terme pour sécuriser leur approvisionnement. Cette approche améliore la disponibilité, mais elle retire également de la mémoire du volume accessible aux clients plus petits ou plus sensibles aux prix.

Les fabricants de serveurs font face à un problème connexe. Une plateforme ne peut pas être livrée selon ses spécifications prévues si les RDIMMs qualifiées restent indisponibles. Remplacer un fournisseur ou une densité différente peut exiger des travaux de validation et de firmware.

Les fournisseurs d’accélérateurs d’IA ont besoin d’une coordination encore plus étroite. Les piles HBM doivent satisfaire à des exigences de bande passante, de thermique, d’alimentation, de packaging et de fiabilité. Un approvisionnement qualifié ne peut pas être remplacé aussi facilement qu’un périphérique standard.

Cela donne du pouvoir aux fournisseurs de mémoire, mais crée aussi un risque d’exécution. Augmenter la production trop lentement peut contraindre les clients. L’augmenter trop agressivement peut laisser des installations coûteuses sous-utilisées si la demande évolue.

Les fabricants de PC disposent de moins de moyens pour absorber cette pression. Ils peuvent augmenter les prix de vente, installer moins de mémoire, modifier leurs gammes de produits ou accepter des marges plus faibles.

TrendForce prévoyait que la hausse des coûts des composants se répercute sur les prix des ordinateurs portables et pèse sur les expéditions de 2026. Les fournisseurs de smartphones étaient confrontés à un choix similaire, alors que les coûts élevés de LPDRAM rencontraient une demande des consommateurs plus faible.

Pour les équipes logicielles, l’effet apparaît moins directement. Les instances cloud disposant de grands pools de mémoire peuvent devenir plus difficiles à réserver ou moins attractives économiquement. Les organisations pourraient devoir réduire l’empreinte de leurs modèles ou gérer plus soigneusement l’état d’inférence.

Cette réponse accroît la valeur de l’efficacité mémoire. Des techniques telles que la quantification, des modèles plus petits, la récupération, la gestion du contexte et l’optimisation du cache peuvent réduire la mémoire nécessaire à chaque charge de travail.

Ces techniques n’éliminent pas la demande d’infrastructure. L’efficacité rend souvent davantage d’applications économiquement viables, ce qui peut accroître l’usage global. Elle aide néanmoins les équipes individuelles à opérer dans des allocations limitées.

Les acheteurs d’entreprise devraient également distinguer la HBM de la mémoire serveur ordinaire. Toutes deux soutiennent l’IA, mais elles résolvent des problèmes différents.

La HBM se situe près des accélérateurs et alimente le calcul avec une bande passante très élevée. Les RDIMMs fournissent de grands pools de mémoire hôte pour les processeurs, les services de données, les pipelines de récupération et l’état des applications.

Un goulot d’étranglement dans l’une ou l’autre catégorie peut retarder un déploiement. Acheter davantage d’accélérateurs ne résoudra pas une pénurie de mémoire hôte, tout comme ajouter des RDIMMs ne peut pas compenser une bande passante HBM insuffisante.

La comparaison par surface rend cette dépendance visible. Le silicium de calcul attire l’attention parce que les performances des accélérateurs sont faciles à commercialiser et à comparer. La mémoire détermine si cette puissance de calcul peut rester occupée.

Le déplacement des données façonne aussi la consommation d’énergie. Récupérer des informations depuis un stockage distant ou via des interfaces limitées consomme du temps et de l’énergie. Garder les données pertinentes près des processeurs peut améliorer l’utilisation, mais cela nécessite une capacité mémoire plus précieuse.

Les conséquences s’étendent au-delà des centres de données. La capacité réaffectée aux produits d’IA peut resserrer l’approvisionnement pour les équipements industriels, le matériel réseau, les véhicules et l’électronique grand public.

Tous les segments ne connaissent pas la même pénurie au même moment. Les fournisseurs peuvent ajuster leurs gammes de produits, tandis que la demande varie selon les régions et les catégories d’appareils.

Toutefois, la source commune de pression reste claire. L’infrastructure d’IA est prête à payer pour les performances, la capacité et la certitude de livraison. Cette volonté détourne les ressources de fabrication des acheteurs ayant un moindre pouvoir de fixation des prix.

Trois signaux montreront si la DRAM reste au-dessus de la logique

Les prix contractuels, la consommation de capacité par la HBM et la nouvelle production de wafers détermineront si le renversement perdure au-delà de cette pénurie.

Le premier signal est l’écart entre les prix spot et les prix contractuels de la DRAM. Les prix spot ont créé le résultat spectaculaire par surface, mais les contrats représentent la majorité des transactions à gros volume.

Un écart qui se réduit à des niveaux élevés renforcerait l’idée que la nouvelle valeur de la mémoire est large et durable. Une forte baisse du spot l’affaiblirait, surtout si les hausses contractuelles ralentissent également.

Les observateurs du marché devraient se concentrer sur les tendances contractuelles rapportées plutôt que sur des annonces de vente au détail isolées. Ils devraient également distinguer la DRAM pour PC, la DRAM serveur, la LPDRAM, la mémoire graphique et la HBM.

Le deuxième signal est la charge imposée à la capacité de wafers par HBM4 et HBM4E. Chaque génération vise à offrir davantage de bande passante et de capacité, mais des conceptions toujours plus exigeantes peuvent consommer davantage de ressources de fabrication.

Samsung et SK hynix ont livré des échantillons de HBM4E en 2026, tandis que les fournisseurs d’accélérateurs préparaient leurs prochaines plateformes. Les résultats de qualification et les rendements de production détermineront quelle capacité de DRAM conventionnelle restera disponible.

Si la production de HBM augmente sans resserrer davantage les autres catégories, les fournisseurs auront suffisamment amélioré leur productivité pour atténuer la pénurie. Si la mémoire pour serveurs et PC reste contrainte, l’allocation à l’IA domine toujours le marché.

Le troisième signal est la production effective des fabs nouvelles ou agrandies. Les investissements annoncés ne créent pas immédiatement de mémoire commercialisable. La construction, l’installation des équipements, la qualification des procédés et l’amélioration des rendements prennent du temps.

Micron prévoyait une première production de wafers issue de son premier site dans l’Idaho à la mi-2027. Samsung et SK hynix étendent également leurs infrastructures de fabrication et de packaging.

Ces projets comptent, mais l’offre à court terme dépend davantage des salles blanches existantes, des transitions de procédé, des rendements et de l’allocation des produits. Les prochains trimestres montreront si les améliorations opérationnelles peuvent ajouter suffisamment de bits avant l’arrivée de grandes nouvelles capacités.

Les acheteurs devraient également surveiller le comportement des stocks. Le stockage préventif peut amplifier une pénurie, car les clients commandent par précaution, craignant une indisponibilité future. La baisse des stocks peut révéler si la demande finale reste forte après ces achats.

L’analyse des wafers de DRAM de Kurnal Insights sera validée si les valeurs contractuelles restent élevées alors que la HBM consomme une part croissante d’une capacité limitée. Elle apparaîtra davantage comme un pic temporaire si les prix spot baissent à mesure que de nouvelles capacités arrivent.

Quel que soit le résultat, une leçon importante demeure. L’infrastructure d’IA ne se construit pas uniquement avec des puces de calcul. Son économie dépend de la progression conjointe de la mémoire, du packaging, de l’alimentation, des réseaux et du stockage.

Pour les développeurs et les responsables technologiques en entreprise, la prochaine action est pratique : mesurez les besoins en mémoire aussi soigneusement que les besoins en calcul. Suivez la taille des modèles, l’augmentation du contexte, l’utilisation du cache, les besoins en mémoire hôte et la disponibilité du déploiement avant de vous engager dans des plans matériels.

La question la plus révélatrice pour le prochain trimestre n’est pas de savoir si la demande en IA reste forte. Elle est de savoir si les fournisseurs peuvent produire suffisamment de mémoire qualifiée pour empêcher la pénurie d’attribuer à la DRAM une valeur par surface supérieure à celle des tout derniers circuits logiques de l’industrie.