Le portefeuille de Microchip pour les data centers s’élargit, mais l’intégration est le véritable enjeu
Microchip Technology a élargi son portefeuille destiné aux data centers le 12 octobre avec trois mises à jour coordonnées couvrant la connectivité PCIe 6.0, le stockage NVMe et l’accélération SmartRAID. L’annonce comprend un commutateur compact doté de 64 voies PCIe Gen 6, un contrôleur SSD mis à jour et une protection étendue pour les baies NVMe. Le constat est clair : la rapidité des composants compte, mais les acheteurs d’infrastructure évaluent de plus en plus les fournisseurs selon leur capacité à faire fonctionner ces composants ensemble.
Le portefeuille de Microchip pour les data centers couvre désormais plusieurs couches qui déplacent, stockent et protègent les informations au sein des serveurs d’IA. Cette ampleur place l’entreprise dans une compétition au niveau des systèmes avec des fournisseurs tels que Broadcom, qui promeut également une pile intégrée de connectivité PCIe Gen 6. Les produits ne sont pas interchangeables, mais les deux stratégies visent le même problème de conception.
Microchip affirme qu’un portefeuille plus large peut simplifier le développement et raccourcir le déploiement. La publication d’octobre fournit toutefois des spécifications et des descriptions de fonctionnalités plutôt que des résultats indépendants sur des charges de travail. Les acheteurs ont encore besoin de preuves sur l’interopérabilité, l’alimentation, la reprise après défaillance et la gestion à l’échelle de la production.
Le portefeuille de Microchip pour les data centers couvre désormais trois goulets d’étranglement
Microchip relie la connectivité, le contrôle des supports de stockage et la protection des données dans une seule proposition d’infrastructure.
Le produit phare est un nouveau commutateur Switchtec PCIe 6.0 Low-Lane-Count. Il fournit jusqu’à 64 voies et 32 ports, avec des options de bifurcation x2, x4, x8 et x16. La bifurcation divise une connexion PCIe physique en liens plus petits, permettant à un commutateur de desservir des périphériques ayant des besoins différents en voies.
Le commutateur cible les plateformes qui ne peuvent pas accueillir les périphériques à plus forte densité de Microchip. Un nombre de voies inférieur peut convenir aux systèmes de stockage, aux serveurs compacts et aux machines edge intelligentes qui nécessitent PCIe 6.0 sans recourir à un très grand commutateur.
Microchip a également intégré l’accès direct à la mémoire dans le périphérique. Le DMA permet au matériel connecté de déplacer des informations sans faire passer chaque transaction par le logiciel du processeur hôte. L’entreprise indique que cette conception réduit l’implication du CPU dans les transferts pair à pair.
Le commutateur prend en charge PCIe Multicast, qui peut distribuer les mêmes données à plusieurs points d’extrémité. Le partitionnement peut également séparer les ressources connectées en groupes gérés indépendamment. Ces fonctions sont importantes dans les systèmes comportant plusieurs accélérateurs, périphériques de stockage ou hôtes.
Les fonctions de sécurité comprennent une racine de confiance matérielle et le démarrage sécurisé. Une racine de confiance matérielle ancre les vérifications d’identité et d’intégrité dans des circuits protégés. Le démarrage sécurisé vérifie ensuite les logiciels approuvés avant d’autoriser le fonctionnement d’un périphérique.
La deuxième mise à jour concerne le contrôleur Flashtec NVMe 5016 de Microchip. NVMe est un protocole de stockage conçu pour les disques SSD connectés via PCI Express. Le contrôleur reste un produit PCIe Gen 5, mais Microchip y a ajouté des capacités de sécurité et de disponibilité.
Le contrôleur amélioré prend en charge CNSA 2.0, la Commercial National Security Algorithm Suite destinée à guider la protection post-quantique des systèmes de sécurité nationale. Il bénéficie également d’un fonctionnement double port, permettant à deux chemins de données d’atteindre le même périphérique de stockage.
La connectivité double port sert les systèmes qui ne peuvent pas tolérer qu’un lien devienne un point de défaillance unique. Elle peut aussi répartir le travail sur des chemins redondants. Microchip associe cette capacité à la virtualisation, aux contrôles de qualité de service et à un comportement programmable.
La troisième mise à jour étend la famille Adaptec SmartRAID 4300. RAID combine plusieurs disques afin d’améliorer les performances, la disponibilité ou les deux, selon la configuration choisie. SmartRAID utilise une accélération dédiée pour gérer ces opérations de stockage en dehors du CPU hôte.
Les nouvelles fonctions comprennent la prise en charge de disques à chiffrement automatique avec gestion locale ou distante des clés. Microchip a également ajouté les configurations RAID 6 et RAID 60, qui utilisent une parité distribuée pour tolérer les défaillances de disques.
La prise en charge des systèmes d’exploitation couvre désormais les environnements Linux, Debian, Ubuntu et Windows 11. Parmi les autres ajouts figurent la configuration dynamique NVMe, les journaux d’événements persistants et les reconstructions pair à pair. La prise en charge de l’API StorageCore permet aux clients de connecter les fonctions de gestion à des logiciels tiers ou à des contrôleurs de gestion de carte mère.
Il s’agit de mises à jour liées, et non d’une plateforme monolithique unique. Le commutateur gère les connexions PCIe, Flashtec est intégré aux conceptions de SSD, et SmartRAID protège des groupes de disques. Leur valeur combinée dépend de l’intégration entre ces frontières.
L’annonce du portefeuille de Microchip indique que la disponibilité varie selon le périphérique. Elle oriente les clients intéressés vers les représentants de l’entreprise ou les distributeurs agréés, plutôt que de fournir un calendrier de lancement commun.
Cette distinction est importante. L’événement élargit l’empreinte système adressable de Microchip, mais ne signifie pas que chaque composant est livré simultanément dans une configuration de serveur validée.
PCIe 6.0 fait de la qualité du signal un problème système
PCIe 6.0 double la vitesse de liaison, mais ses exigences électriques compliquent la conception des cartes et la coordination des composants.
Le nouveau périphérique Switchtec fonctionne à 64 gigatransferts par seconde sur chaque voie. Selon la spécification PCIe 6.0, une connexion x16 peut fournir jusqu’à 256 Go par seconde de bande passante bidirectionnelle.
PCIe 6.0 atteint ce débit grâce à la modulation d’amplitude d’impulsion à quatre niveaux, ou PAM4. Les générations PCIe antérieures utilisaient deux niveaux de signal. PAM4 transporte deux bits pendant un intervalle de signalisation en représentant quatre états possibles.
Cette efficacité réduit aussi la distance électrique entre les niveaux de signal valides. Le bruit, les pertes et les interférences deviennent plus difficiles à gérer lorsque les pistes traversent une carte mère, un connecteur, une carte d’extension ou un câble. PCIe 6.0 ajoute donc une correction d’erreurs directe et une unité de contrôle de flux de taille fixe appelée flit.
Le résultat va au-delà d’un connecteur plus rapide. Les constructeurs de serveurs doivent coordonner les commutateurs, retimers, horloges, connecteurs, matériaux de carte, micrologiciels et logiciels de diagnostic. Un maillon faible peut empêcher un système d’atteindre la vitesse ou la fiabilité visée.
La conception à faible nombre de voies de Microchip répond à une partie de ce défi. Elle offre aux développeurs une option Gen 6 pour les systèmes qui n’ont pas besoin des plus grands commutateurs à 160 voies de l’entreprise. Moins de voies peuvent également réduire la surface de carte et la consommation associées à une capacité inutilisée.
La bifurcation flexible rend le commutateur pertinent pour les systèmes à périphériques mixtes. Une connexion x16 peut desservir un accélérateur dans une conception, quatre périphériques de stockage x4 dans une autre, ou deux points d’extrémité x8 ailleurs.
Le DMA intégré reflète également l’évolution de l’infrastructure d’IA. Déplacer directement les informations entre le stockage, les interfaces réseau et les accélérateurs peut réduire le travail inutile du CPU hôte. Cette approche peut préserver la capacité du processeur pour les tâches applicatives.
Pourtant, le transfert pair à pair n’est pas automatiquement plus rapide pour chaque charge de travail. Les performances dépendent de la topologie, du mappage mémoire, de la prise en charge logicielle et de la contention ailleurs dans le système. Une fonctionnalité figurant sur une fiche technique nécessite une validation au niveau des charges de travail.
Microchip comblait déjà des lacunes adjacentes avant cette annonce. Ses retimers XpressConnect, des périphériques qui restaurent les signaux haute vitesse dégradés, prennent en charge PCIe 6.0 et CXL 3.1. L’entreprise annonce une latence broche à broche inférieure à 12 nanosecondes pour ces produits.
La conception des retimers est également reliée au logiciel de diagnostic ChipLink. Cet outil expose la télémétrie des liaisons et les captures d’œil, qui aident les ingénieurs à inspecter la qualité du signal.
L’association des commutateurs, retimers et diagnostics donne à Microchip une offre de connectivité plus complète. L’entreprise peut proposer des composants des deux côtés d’une liaison difficile et fournir un environnement commun de dépannage.
Cela n’élimine pas le travail d’interopérabilité. Les serveurs combinent encore des processeurs, accélérateurs, SSD et adaptateurs réseau issus de nombreux fournisseurs. Un ensemble prévalidé de composants Microchip ne représente qu’une partie de la machine finale.
Broadcom poursuit une orientation similaire au niveau des systèmes. Son portefeuille Gen 6 comprend un commutateur à 144 voies, des retimers, une gestion de fabric et des capacités de diagnostic. Broadcom annonce une latence de retimer de 6 nanosecondes ainsi que la prise en charge de CXL 2.0 et 3.1.
Ces chiffres publiés ne doivent pas devenir un classement simpliste des fournisseurs. Les produits présentent des configurations, des nombres de voies et des usages prévus différents. Le comportement de bout en bout importe davantage que la comparaison d’une spécification isolée sans plateforme de test commune.
La véritable pression s’exerce sur les fournisseurs de commutateurs qui proposent du silicium isolé sans une approche crédible de validation et de gestion. Aux vitesses de PCIe 6.0, les clients ont besoin d’outils pour détecter les liaisons marginales avant qu’elles ne provoquent des défaillances intermittentes en production.
Pour Microchip, le plus petit commutateur élargit le nombre de systèmes pouvant entrer dans son environnement de connectivité. La question stratégique est de savoir si les fabricants de serveurs valorisent davantage un fournisseur unique couvrant commutateur, retimer et diagnostic que la flexibilité au niveau des composants.
La sécurité NVMe entre dans la décision d’achat
Le contrôleur Flashtec mis à jour traite la préparation cryptographique et le basculement comme des éléments centraux de l’architecture de stockage, et non comme un travail logiciel facultatif.
Le Flashtec NVMe 5016 amélioré de Microchip reste un contrôleur SSD PCIe Gen 5 à 16 canaux. Un contrôleur coordonne la mémoire flash NAND, les requêtes de l’hôte, la correction d’erreurs et la gestion du stockage à l’intérieur d’un SSD. Son comportement affecte les performances, l’endurance, la sécurité et la récupérabilité.
La famille 5016 d’origine était positionnée pour les charges de travail d’entreprise et de data center. La mise à jour d’octobre ajoute la prise en charge de CNSA 2.0, la capacité double port et des contrôles d’entreprise associés, plutôt que de faire passer le contrôleur à PCIe 6.0.
Cette séparation est logique. Un serveur peut utiliser une commutation PCIe 6.0 tout en connectant des périphériques issus de générations PCIe antérieures. La rétrocompatibilité permet aux architectes de plateformes d’augmenter la capacité de la fabric avant que chaque SSD connecté n’adopte l’interface la plus récente.
La prise en charge de CNSA 2.0 répond à un autre calendrier. Les organisations qui traitent des informations sensibles et durables doivent se préparer à des algorithmes cryptographiques capables de résister à de futures attaques quantiques. Le matériel de stockage reste souvent déployé assez longtemps pour chevaucher cette transition.
Le NIST a finalisé trois principales normes post-quantiques en 2024. Ces normes couvrent l’établissement de clés et les signatures numériques. Les orientations de migration du NIST incitent les organisations à commencer à adopter une cryptographie résistante au quantique plutôt qu’à attendre un ordinateur quantique cryptographiquement pertinent.
Microchip indique que la mise à jour de son contrôleur aide les clients à se préparer aux exigences post-quantiques émergentes. Cette formulation mérite d’être précisée. La prise en charge par le contrôleur ne rend pas un service de stockage complet résistant au quantique.
Le stockage sécurisé dépend également de la signature des micrologiciels, de l’identité des périphériques, de la génération des clés, de la garde des clés, des systèmes d’exploitation et des logiciels de gestion. Les données en transit et les données au repos peuvent suivre des chemins cryptographiques différents.
La qualification comptera autant que la disponibilité des algorithmes. Les acheteurs gouvernementaux et réglementés exigent souvent des implémentations validées, des configurations approuvées et des processus documentés de gestion des clés. Une capacité prise en charge constitue une étape vers la conformité, et non la conformité elle-même.
La fonctionnalité double port répond à une préoccupation opérationnelle plus immédiate. Si un chemin hôte tombe en panne, un autre peut préserver l’accès au disque. Les logiciels de haute disponibilité peuvent également répartir le trafic entre les routes disponibles.
L’avantage dépend de la conception globale du système. Des ports de contrôleur redondants offrent une protection limitée lorsque les deux chemins partagent un autre point de défaillance. Les câbles, commutateurs, domaines d’alimentation, micrologiciels et logiciels hôtes déterminent tous le niveau final de disponibilité.
Les contrôles de qualité de service peuvent séparer les tâches sensibles à la latence du travail en arrière-plan. Cela compte lorsque les points de contrôle d’entraînement, les index de récupération, les bases de données et le stockage général partagent des ressources physiques.
La prise en charge de la virtualisation peut de même répartir la capacité du contrôleur entre les hôtes ou les locataires. Toutefois, les acheteurs doivent vérifier si l’isolation reste prévisible lors de congestions, d’erreurs de support et d’événements de récupération.
La programmabilité flexible laisse aux fabricants de SSD une marge pour différencier le micrologiciel et le comportement de la NAND. Elle génère aussi un travail de qualification, car chaque conception personnalisée introduit des variables au-delà du contrôleur de base.
La stratégie de Microchip va donc au-delà de la vente d’un composant SSD plus rapide. L’entreprise veut faire du contrôleur un point de politique et de fiabilité au sein du stockage d’entreprise.
Le défi est la visibilité. Les hyperscalers développent souvent leur propre matériel de stockage, leurs micrologiciels et leur télémétrie. D’autres entreprises achètent des systèmes complets et ne choisissent peut-être jamais directement un contrôleur SSD.
Microchip doit convaincre les fabricants de disques et les fournisseurs de serveurs avant que de nombreuses équipes d’infrastructure ne rencontrent cette technologie. Les contrats de conception, les listes de qualification et les systèmes livrés en diront plus que les annonces de fonctionnalités.
SmartRAID 4300 privilégie les opérations à la vitesse maximale
Les améliorations de SmartRAID se concentrent sur la gestion des défaillances, le chiffrement et l’administrabilité, domaines dans lesquels les perturbations du stockage deviennent coûteuses.
SmartRAID 4300 a été présenté comme une famille d’accélérateurs RAID NVMe destinée aux charges de travail d’IA et de centres de données. Il peut gérer des disques NVMe connectés directement tout en déchargeant les tâches de protection du processeur hôte.
Le RAID 6 répartit deux jeux d’informations de parité dans un groupe de disques. Cette disposition peut survivre à deux pannes de disque, bien que la capacité utilisable et les performances d’écriture diminuent par rapport à des configurations moins protectrices.
Le RAID 60 combine plusieurs groupes RAID 6 sous un entrelacement. Il peut prendre en charge des baies plus importantes tout en limitant le domaine de récupération de chaque groupe de parité. Sa résilience exacte dépend des disques qui tombent en panne et de leur emplacement.
Ces modes sont pertinents, car les disques de grande capacité rendent le comportement de reconstruction plus déterminant. La reconstitution des informations manquantes consomme de la bande passante, sollicite les appareils restants et peut prolonger l’exposition à une autre panne.
La fonction de reconstruction pair à pair de Microchip vise à déplacer le travail de reconstruction plus directement entre les périphériques de stockage. Une décharge accrue du CPU peut préserver les ressources hôtes, mais les acheteurs devraient mesurer l’effet sur la latence applicative pendant une reconstruction réelle.
La configuration dynamique NVMe vise à réduire les interruptions de service lors de modifications de gestion. La journalisation persistante des événements conserve les enregistrements opérationnels après des réinitialisations ou d’autres perturbations. Ces enregistrements peuvent aider les équipes à diagnostiquer une panne qui n’apparaît plus dans la télémétrie en direct.
La prise en charge des disques à chiffrement automatique transfère le travail de chiffrement vers des périphériques de stockage compatibles. La gestion locale des clés peut convenir aux installations circonscrites, tandis que la gestion à distance peut centraliser le contrôle à l’échelle d’un parc plus vaste.
L’architecture introduit ses propres risques. Une clé perdue peut rendre des disques sains inaccessibles, tandis qu’une mauvaise rotation des clés ou de faibles contrôles administratifs peuvent compromettre un matériel par ailleurs performant.
La prise en charge de StorageCore API est l’un des ajouts les moins visibles, mais les plus importants. Une API offre aux opérateurs et aux fournisseurs de systèmes un accès programmable à la gestion de SmartRAID.
Microchip indique que les clients peuvent utiliser des applications hôtes en bande ou des cadres personnalisés hors bande. La gestion en bande passe par le système d’exploitation et utilise le matériel de stockage. La gestion hors bande utilise un contrôleur distinct et reste accessible lors de certaines défaillances de l’hôte.
Cette flexibilité peut aider les fabricants de serveurs à intégrer SmartRAID dans des plateformes de gestion existantes. Elle peut aussi réduire le besoin pour les opérateurs de basculer entre des utilitaires déconnectés.
Une liste plus large de systèmes d’exploitation introduit le produit dans davantage de laboratoires et d’environnements de déploiement. Linux, Debian et Ubuntu se recoupent, mais une prise en charge explicite peut encore compter pour la validation, les pilotes empaquetés et les engagements de service.
La prise en charge de Windows 11 va au-delà des serveurs en baie conventionnels. Elle peut atteindre les stations de travail, les systèmes de développement et les déploiements en périphérie où la protection NVMe locale est utile.
L’accent opérationnel différencie cette mise à jour d’un simple lancement axé sur le débit. Microchip traite de ce qui se produit après le déploiement, notamment la garde des clés, les changements de configuration, l’analyse des événements et la récupération de disques défaillants.
Néanmoins, l’accélération RAID dédiée doit concurrencer le stockage défini par logiciel. Les CPU modernes, les unités de traitement de données et les systèmes distribués peuvent effectuer des tâches de protection sans adaptateur traditionnel.
Les approches logicielles peuvent simplifier l’approvisionnement matériel et répartir la protection entre les nœuds. L’accélération dédiée peut offrir une décharge prévisible et une récupération locale. Le bon choix dépend des domaines de défaillance, de l’échelle de la charge de travail et des pratiques d’exploitation.
Microchip doit donc démontrer davantage que des performances RAID brutes. Les acheteurs doivent savoir comment SmartRAID se comporte lors d’un fonctionnement dégradé, de mises à jour de micrologiciel, de pannes de serveurs de clés et de remplacements de contrôleur.
Le rapport annuel de l’entreprise identifie les contrôleurs de stockage, les contrôleurs de mémoire et les commutateurs comme d’importantes familles de produits pour les centres de données. Son portefeuille d’infrastructure couvre l’accélération NVMe, la connectivité SAS et SATA, l’extension mémoire, la commutation et le conditionnement de signal.
Cette étendue soutient l’argument de l’intégration. Elle augmente aussi le nombre de produits qui doivent maintenir des processus logiciels, de micrologiciels et de sécurité compatibles tout au long des longs cycles de vie des serveurs.
Le principal affrontement oppose l’infrastructure intégrée aux composants best-of-breed
Microchip parie que des composants coordonnés peuvent réduire le risque d’ingénierie sans enfermer les clients dans un système fermé.
Les constructeurs de centres de données sélectionnent rarement une puce de manière isolée. Une plateforme de stockage ou d’accélérateurs doit aligner la conception électrique, le micrologiciel, la prise en charge du système d’exploitation, la télémétrie et le comportement de récupération.
Un fournisseur couvrant plusieurs couches peut tester les combinaisons avant que les clients ne les reçoivent. Des outils de diagnostic communs peuvent également raccourcir l’isolation des pannes lorsqu’une défaillance franchit les frontières entre composants.
L’offre d’octobre de Microchip répond à cette demande. Switchtec gère le tissu, Flashtec contrôle les SSD et SmartRAID administre des groupes de disques protégés. Les retimers XpressConnect et le logiciel ChipLink étendent l’environnement.
Brian McCarson, qui dirige l’activité de solutions pour centres de données de Microchip, a déclaré que les clients recherchent des partenaires capables de relever plusieurs défis d’infrastructure tout en simplifiant la conception. Cette déclaration résume le positionnement de l’entreprise, mais les résultats clients n’ont pas validé indépendamment cette affirmation plus large.
Le principal adversaire n’est pas un fournisseur nommé. C’est le modèle best-of-breed, dans lequel les constructeurs sélectionnent chaque composant indépendamment et réalisent eux-mêmes l’intégration.
Ce modèle préserve le choix des fournisseurs. Il peut également permettre à un client de sélectionner le meilleur composant pour chaque exigence système. Les grands hyperscalers disposent des équipes d’ingénierie et de l’échelle d’achat qui rendent cette approche attrayante.
Un approvisionnement intégré peut réduire les coûts de coordination pour les petits fabricants de systèmes. Un fournisseur peut proposer des conceptions de référence, des diagnostics communs et une voie d’escalade plus claire.
Le compromis apparaît lorsqu’un composant du portefeuille est en retrait par rapport à une alternative. Les clients doivent déterminer si une intégration plus simple compense un avantage de spécification, de coût ou de logiciel ailleurs.
Microchip affirme que ses retimers suivent des directives d’empreinte communes afin de réduire la dépendance à un fournisseur unique. PCIe reste lui-même une norme industrielle ouverte. Ces choix peuvent favoriser les systèmes multi-fournisseurs.
Cependant, les outils de gestion et les flux de travail de micrologiciels peuvent toujours créer des coûts de changement pratiques. Une équipe formée autour d’un environnement de diagnostic accumule des scripts, des tableaux de bord et des connaissances opérationnelles liés à cet environnement.
La sécurité accroît cette dépendance. Les implémentations de racine de confiance, les systèmes de signature et les intégrations de gestion des clés vont bien au-delà de la compatibilité des broches. Le remplacement d’un composant peut exiger une nouvelle validation de toute la chaîne de confiance.
L’étendue de Microchip ne peut devenir un avantage que si le portefeuille se comporte comme un système opérationnel unique. Le fait que des noms de produits apparaissent ensemble dans un communiqué ne démontre pas ce résultat.
L’entreprise a présenté des capacités spécifiques, mais plusieurs mesures restent absentes. Le communiqué ne fournit ni consommation électrique système, ni latence de charge de travail, ni temps de récupération après panne, ni effort d’intégration logicielle.
Il ne présente pas non plus de comparaisons indépendantes avec des conceptions multi-fournisseurs. Sans matériel ni charges de travail communs, les acheteurs ne peuvent pas déterminer dans quelle mesure la coordination réduit réellement le temps de déploiement.
La disponibilité est une autre incertitude. L’entreprise indique que le calendrier diffère selon les appareils, ce qui peut compliquer la planification des clients souhaitant qualifier une plateforme coordonnée.
L’approche best-of-breed fait face à sa propre incertitude. Chaque fournisseur supplémentaire introduit un autre calendrier de micrologiciels, processus de support et interprétation de la même norme.
La conformité PCIe ne garantit pas une interopérabilité parfaite dans chaque topologie. Des différences apparaissent souvent autour de la gestion des réinitialisations, du signalement des erreurs, des états d’alimentation et du comportement de gestion.
La proposition de Microchip est crédible parce qu’elle cible ces frontières. Son succès dépendra de preuves issues de systèmes complets plutôt que de spécifications de composants isolés.
Trois signaux montreront si la stratégie fonctionne
Les prochaines preuves devraient provenir de plateformes livrées, de tests de récupération et de mesures système reproductibles.
Le premier signal est l’adoption par les fabricants de serveurs et de stockage. Des plateformes nommées intégrant le nouveau dispositif Switchtec, le contrôleur Flashtec amélioré ou les fonctions SmartRAID mises à jour montreraient que les partenaires ont mené une qualification significative à son terme.
Une annonce de composant commence un cycle de conception plutôt qu’elle ne le termine. Les acheteurs devraient surveiller les listes de périphériques pris en charge, les plateformes de référence et les systèmes de production issus de fabricants indépendants.
La preuve la plus solide identifierait la configuration exacte et la pile logicielle. Des déclarations de partenariat vagues en révèlent moins qu’une machine livrée avec un micrologiciel documenté et une prise en charge du système d’exploitation.
Le deuxième signal est un comportement validé en cas de défaillance. Les nouvelles fonctions de protection et de gestion de SmartRAID devraient être mesurées lors de la perte d’un disque, d’un redémarrage du contrôleur, d’une interruption du serveur de clés et de changements de configuration en service.
Des résultats utiles incluraient la durée de reconstruction, la latence applicative pendant la récupération et la consommation de CPU. Ils devraient aussi préciser le nombre de disques, la capacité, la configuration RAID et la charge de travail.
La capacité double port de Flashtec nécessite des tests similaires. Un résultat de basculement devrait indiquer la rapidité avec laquelle l’accès a été rétabli et si les applications ont constaté des délais d’attente ou des opérations corrompues.
La validation de sécurité appartient à cette catégorie. Les clients devraient rechercher les détails de mise en œuvre, le statut de certification et les limites documentées de gestion des clés autour de la prise en charge de CNSA 2.0.
Le troisième signal est la performance PCIe 6.0 de bout en bout dans une topologie réaliste et sous des limites de puissance réalistes. Les débits de transfert de pointe ne peuvent à eux seuls montrer si un tissu maintient une latence stable entre les commutateurs, les retimers et les terminaux de générations mixtes.
Un test crédible inclurait les erreurs de liaison, les données thermiques et le comportement sous congestion soutenue. Il identifierait également la disposition de la carte, le cheminement des câbles et le mélange de terminaux.
Les comparaisons doivent distinguer le nouveau commutateur à 64 voies des appareils Gen 6 plus imposants de Microchip. Le nombre de voies, l’agencement des ports et la taille des systèmes visés influent à la fois sur les performances et la consommation énergétique.
Broadcom et les autres fournisseurs de connectivité fourniront un autre signal de marché. Davantage d’alternatives validées renforceraient l’adoption de PCIe 6.0 tout en rendant l’argument d’intégration de Microchip plus difficile à différencier.
Si Microchip obtient des plateformes de production et publie des preuves reproductibles au niveau des systèmes, sa stratégie de portefeuille coordonné gagnera en poids. Si l’adoption reste limitée à des annonces de composants, l’intégration best-of-breed conservera l’avantage.
Les équipes d’infrastructure n’ont pas besoin de choisir un fournisseur sur la base d’une seule publication. Elles peuvent transformer cette annonce en une liste de contrôle de qualification couvrant la topologie, le basculement, la cryptographie, la gestion et la prise en charge logicielle.
Le portefeuille pour centres de données de Microchip couvre désormais une plus grande partie de cette liste de contrôle auprès d’un seul fournisseur. La question suivante est de savoir si ces éléments réduisent les risques d’ingénierie et d’exploitation dans des déploiements réels.
Demandez aux fournisseurs des configurations complètes, et pas seulement les spécifications des contrôleurs. Exigez des résultats en mode dégradé en plus des performances de pointe. Comparez ensuite la charge d’intégration avec la flexibilité à laquelle votre équipe devrait renoncer.
