Samsung mise sur une stratégie mémoire full-stack pour les centres de données d’IA

Samsung a profité de sa dernière présentation consacrée à la mémoire et au stockage pour défendre une idée plus large : les futurs centres de données d’IA ont besoin d’un matériel coordonné, et non d’une seule puce plus rapide. L’événement a émergé via Google News, mais l’enjeu important se situe plus profondément dans la baie de serveurs. Samsung veut que ses clients achètent une hiérarchie intégrée couvrant la mémoire des accélérateurs, la mémoire serveur extensible et le stockage d’entreprise.

Cette proposition place Samsung face à SK hynix, le fournisseur qui a pris une avance précoce dans la mémoire à haute bande passante destinée aux accélérateurs d’IA. Samsung ne répond pas à cette pression avec la seule HBM. L’entreprise présente HBM4, des modules serveur basse consommation, des produits Compute Express Link et des disques SSD PCIe 6.0 comme les éléments d’une même architecture.

L’approche est techniquement cohérente, car un accélérateur d’IA travaille rarement de manière isolée. Les systèmes d’entraînement et d’inférence déplacent en permanence les poids des modèles, les prompts, le contexte mis en cache et les résultats intermédiaires entre plusieurs niveaux matériels. Samsung doit toutefois encore démontrer que réunir ces niveaux dans un même portefeuille produit de meilleurs systèmes déployés, et pas seulement une présentation plus complète sur un salon professionnel.

Le titre Google News masque une stratégie Samsung plus vaste

Samsung vend une hiérarchie pour centres de données d’IA, et non une collection de puces mémoire sans lien entre elles.

L’article Google News d’origine décrit Samsung présentant des produits avancés de mémoire et de stockage pour les futurs centres de données d’IA. Ce résumé est exact, mais il minimise l’argument stratégique. Samsung veut fournir plusieurs points tout au long du parcours des données avant, pendant et après leur traitement par l’accélérateur.

Au niveau le plus proche se trouve la mémoire à haute bande passante, ou HBM, qui place de la DRAM empilée près d’un accélérateur afin de fournir un débit de données très élevé. Samsung a commencé les livraisons commerciales de HBM4 en février 2026. L’entreprise affirme que son implémentation atteint 11,7 gigabits par seconde par broche et 3,3 téraoctets par seconde de bande passante totale.

Samsung a conçu HBM4 avec sa DRAM de sixième génération de classe 10 nanomètres et une puce de base logique de 4 nanomètres. La puce de base gère la communication entre la mémoire empilée et le boîtier du processeur. Elle permet à Samsung d’adapter les interfaces et le comportement énergétique aux besoins de clients spécifiques d’accélérateurs.

L’entreprise propose des empilements HBM4 offrant des capacités comprises entre 24GB et 36GB. Elle prévoit également une version à 16 couches atteignant 48GB. Ces chiffres comptent, car les opérateurs d’accélérateurs ont besoin à la fois de bande passante et de capacité à mesure que les modèles grandissent.

Samsung est déjà passé à l’étape suivante. Lors du GTC 2026, l’entreprise a présenté HBM4E, une génération améliorée conçue pour accroître la bande passante avant que l’industrie n’atteigne HBM5. Selon la feuille de route HBM4E de Samsung, le produit vise jusqu’à 16 gigabits par seconde par broche et 4 téraoctets par seconde de bande passante.

Plus loin du processeur, Samsung positionne SOCAMM2 comme un niveau de mémoire serveur à plus faible consommation. SOCAMM2 utilise la technologie LPDDR, davantage connue pour les appareils mobiles, dans un module serveur compact. Son objectif est d’offrir davantage de capacité que HBM sans reprendre le profil énergétique des modules DRAM serveur conventionnels.

Samsung dispose également de produits de mémoire CXL. Compute Express Link, ou CXL, est une interconnexion qui permet aux processeurs de partager et d’étendre la mémoire via une connexion cohérente. Elle peut donner aux serveurs accès à une capacité mutualisée au-delà de la mémoire directement attachée à chaque processeur.

Au niveau du stockage se trouve le SSD d’entreprise PM1763. Il utilise PCIe 6.0, la dernière génération de l’interface reliant les périphériques de stockage aux processeurs de serveurs. Samsung a commencé sa production de masse en juillet, après avoir précédemment présenté le disque lors d’événements du secteur.

Cette gamme explique pourquoi cette présentation mérite davantage d’attention qu’un simple récapitulatif de produits. Samsung affirme que le prochain affrontement dans l’infrastructure portera sur l’intégralité du parcours suivi par les données d’IA. Ce parcours commence dans le stockage persistant et se termine près de l’accélérateur.

Le matériel reste réparti entre des produits aux vitesses, capacités, limites d’endurance et coûts différents. L’opportunité de Samsung est de coordonner ces produits. Son défi consiste à prouver que les clients retirent suffisamment de cette coordination pour préférer un seul fournisseur sur plusieurs niveaux.

Pourquoi les systèmes d’IA ont besoin de plus qu’une HBM plus rapide

La HBM peut alimenter rapidement un accélérateur, mais elle ne peut pas conserver économiquement chaque modèle, prompt et réponse mise en cache dont un service d’IA a besoin.

La HBM concentre une grande partie de l’attention dans le matériel d’IA, car les performances des accélérateurs dépendent de la bande passante mémoire. Un processeur peut contenir des milliers d’unités de calcul, mais ces unités accomplissent peu de choses lorsqu’elles attendent des données. Placer la mémoire empilée près du processeur réduit cette attente.

Cependant, la capacité de la HBM est limitée par la surface du boîtier, les contraintes thermiques, la complexité de fabrication et le coût. Les opérateurs ne conservent donc que les informations les plus actives dans ce niveau. Les données moins actives transitent par la mémoire système, une capacité connectée par CXL ou des SSD.

L’inférence rend cette hiérarchie particulièrement importante. Un serveur d’inférence génère des réponses à partir d’un modèle déjà entraîné. Il doit conserver les poids du modèle tout en suivant le contexte de travail associé aux requêtes actives.

Ce contexte de travail est souvent conservé dans un cache clé-valeur. Un cache KV préserve les données d’attention intermédiaires afin que le modèle ne recalcule pas chaque token précédent pour chaque nouvelle réponse. Les conversations plus longues et un plus grand nombre d’utilisateurs simultanés accroissent considérablement ce cache.

Un serveur peut réserver la coûteuse HBM aux calculs actifs tout en déplaçant les entrées de cache moins actives ailleurs. La DRAM système offre une capacité plus importante, tandis que CXL peut connecter des pools de mémoire supplémentaires. Les SSD fournissent une capacité persistante bien plus grande, bien qu’ils fonctionnent avec une latence plus élevée.

La question pratique n’est pas de savoir si un niveau peut en remplacer un autre. Elle est de savoir si le matériel et les logiciels peuvent déplacer les données entre eux sans laisser les accélérateurs inactifs. La proposition intégrée de Samsung repose sur le fait que ce mouvement devienne un problème de conception majeur.

Son PM1763 fournit un exemple concret. Le disque est disponible dans des configurations de 4TB, 8TB et 16TB. La version 16TB atteint des vitesses de lecture séquentielle de 28 400 mégaoctets par seconde et d’écriture de 21 900 mégaoctets par seconde, selon les spécifications du PM1763 de Samsung.

Samsung affirme que ces performances sont plus de deux fois supérieures à celles du PM1753 précédent. L’entreprise indique également que le disque peut transférer un modèle de langage de grande taille de 40GB en environ 1,4 seconde. Cette comparaison illustre la charge de travail visée, même si un déploiement réel implique davantage qu’un transfert de fichier séquentiel.

Le disque associe la V-NAND de neuvième génération à un contrôleur 4 nanomètres nouvellement développé. La V-NAND empile les cellules flash verticalement afin d’augmenter la densité. Le contrôleur gère le placement des données, la correction d’erreurs, les communications et d’autres opérations au sein du SSD.

Samsung affirme que PM1763 améliore l’efficacité énergétique de plus de 1,8 fois par rapport à son prédécesseur. Il prend également en charge le refroidissement liquide direct-to-chip, qui amène le liquide de refroidissement à proximité des composants produisant de la chaleur. Cette caractéristique importe, car un périphérique de stockage ne peut maintenir sa vitesse maximale si les limites thermiques l’obligent à ralentir.

Ces spécifications ne transforment pas un SSD en HBM. La différence de latence reste importante, et les logiciels doivent anticiper les données qui doivent remonter vers les niveaux supérieurs. Toutefois, un stockage plus rapide élargit l’éventail des charges de travail pouvant tolérer l’externalisation.

Cela peut influer sur les systèmes de récupération, le chargement des modèles, la restauration des checkpoints et la gestion du cache KV. Un service de génération augmentée par récupération, par exemple, recherche des informations stockées avant de demander à un modèle de composer une réponse. Les performances de stockage peuvent influencer la rapidité avec laquelle le système récupère des documents, des vecteurs ou du contexte mis en cache.

Samsung relie ainsi plusieurs produits autour d’un problème systèmes bien identifié. Les accélérateurs ont besoin de données fournies à la bonne vitesse et au bon niveau thermique. Augmenter uniquement le pic de calcul laisse ce problème sans solution.

Le véritable adversaire de Samsung est l’avance de SK hynix dans la HBM

Samsung doit transformer l’étendue de ses capacités de fabrication en succès clients avant que SK hynix ne convertisse sa position dans la HBM en architecture mémoire plus large.

SK hynix est devenu un fournisseur central durant la première vague d’infrastructure d’IA générative. Sa position dans la HBM lui a donné de la visibilité auprès des entreprises d’accélérateurs et des opérateurs hyperscale. Samsung, malgré son envergure dans la mémoire conventionnelle, a dû se remettre d’une position plus faible dans la HBM3E.

HBM4 donne à Samsung un nouveau point d’entrée. La norme ajoute une puce de base logique plus sophistiquée et élargit les possibilités de personnalisation. Ces changements favorisent les entreprises capables de combiner fabrication de DRAM, fabrication logique, packaging et conception spécifique aux clients.

Samsung exerce toutes ces activités. Cette intégration verticale le distingue des fournisseurs de mémoire qui dépendent davantage de fonderies externes pour les composants logiques. Elle crée aussi un risque d’exécution, car chaque opération interne doit assurer un rendement, des performances et un calendrier acceptables.

La collaboration de Samsung avec AMD montre comment l’entreprise entend exploiter cette étendue. Les deux entreprises ont déclaré que Samsung serait le principal fournisseur de HBM4 pour l’accélérateur Instinct MI455X d’AMD. Samsung doit également fournir de la mémoire DDR5 pour les processeurs serveur Venice d’AMD et les systèmes Helios à l’échelle du rack dans le cadre de leur partenariat sur la mémoire d’IA.

Il s’agit de plus qu’un simple gain de socket HBM. Cela permet à Samsung de participer à plusieurs couches d’une même plateforme. Un déploiement réussi appuierait son argument selon lequel les clients bénéficient de produits mémoire coordonnés.

Samsung applique une stratégie similaire autour des systèmes Nvidia. Sa présentation au GTC comprenait HBM4, HBM4E, SOCAMM2, PM1763 et d’autres produits SSD. Cette gamme reliait le portefeuille de Samsung au passage de Nvidia des accélérateurs individuels vers des systèmes d’IA à l’échelle du rack.

SK hynix ne reste pas immobile. L’entreprise développe des produits CXL, de la HBM avancée et de nouveaux concepts de mémoire basés sur la flash. Son travail avec Sandisk sur la flash à haute bande passante cible le même écart entre la coûteuse HBM et un stockage plus lent.

La flash à haute bande passante, ou HBF, encapsule de la mémoire flash afin d’offrir une capacité bien supérieure à la HBM avec une bande passante plus élevée que les SSD conventionnels. Elle n’égale pas la latence de la HBM, mais elle pourrait créer un autre niveau pour les données d’inférence. L’enjeu concurrentiel dépasse donc Samsung face à SK hynix dans une seule catégorie de produits.

Les deux entreprises poursuivent des avantages de départ différents. SK hynix part de solides relations dans la HBM et s’étend vers l’extérieur. Samsung part d’un large portefeuille de semi-conducteurs et tente de rendre cette étendue elle-même précieuse.

Micron ajoute une troisième source de pression. L’entreprise est concurrente dans la DRAM avancée, la HBM et le stockage d’entreprise, offrant aux clients une autre option pour diversifier l’approvisionnement. Les hyperscalers souhaitent rarement qu’un composant critique dépende d’un seul fabricant lorsque la qualification permet de recourir à plusieurs fournisseurs.

La stratégie de Samsung peut aider les clients à réduire la complexité d’intégration, mais ces clients résisteront à une concentration accrue des fournisseurs. Acheter la HBM, la mémoire système et le stockage auprès d’une seule entreprise pourrait simplifier la validation. Cela pourrait aussi accroître l’exposition à la tarification, à l’allocation de capacité et aux perturbations de fabrication de cette entreprise.

C’est pourquoi cette vitrine ne prouve pas que Samsung a remporté le concours d’architecture. Elle montre où Samsung souhaite être compétitif. Les qualifications clients, les volumes de livraison et les performances de déploiement détermineront si son portefeuille intégré modifie les comportements d’achat.

Le mécanisme repose sur le placement des données, pas sur la vitesse de pointe

Les produits de Samsung ne deviennent stratégiquement précieux que lorsque les logiciels placent chaque élément de données d’IA dans le bon niveau matériel.

Un benchmark peut présenter la bande passante maximale de la HBM ou la vitesse séquentielle d’un SSD. Un service d’IA en production fait face à un problème plus complexe. Il doit décider, à chaque instant, quelles informations méritent la capacité la plus rapide.

Les poids de modèle fréquemment utilisés doivent rester près de l’accélérateur. Les entrées actives du cache KV bénéficient également d’une faible latence. Les contextes moins actifs, les index de récupération, les points de contrôle de modèle et les fichiers de modèles secondaires peuvent être placés dans des niveaux plus lents et plus volumineux.

CXL introduit une autre option entre la mémoire directement attachée et le stockage. Il permet aux systèmes d’étendre leur capacité mémoire ou de la mutualiser entre processeurs. Samsung a exploré des modules basés sur CXL qui combinent de la DRAM avec des logiciels et du matériel destinés à déplacer les données entre les niveaux.

L’idée ressemble à celle qui consiste à garder les documents actifs sur un bureau et à placer les documents de référence dans une armoire voisine. Un SSD agit davantage comme une archive plus vaste. L’analogie devient imparfaite, car un système d’IA doit prendre des millions de décisions de placement sans interrompre les calculs.

Les logiciels déterminent si cette hiérarchie fonctionne. Les systèmes d’exploitation, les environnements d’exécution des accélérateurs, les bases de données, les frameworks de service de modèles et les contrôleurs de stockage doivent coordonner les déplacements. Un appareil rapide peut rester sous-utilisé lorsque les logiciels ne peuvent pas prévoir la demande ni masquer la latence de transfert.

Le comportement de la charge de travail modifie également le résultat. L’entraînement des modèles traite en flux de grands jeux de données et écrit des points de contrôle. L’inférence interactive répond à des requêtes irrégulières et conserve du contexte pour de nombreux utilisateurs. Les systèmes de récupération effectuent des recherches avant la génération, tandis que les applications multimodales traitent de grandes entrées d’images, d’audio ou de vidéo.

Un disque optimisé pour le débit séquentiel peut exceller lors du chargement d’un modèle, mais apporter des avantages différents face à de petites requêtes aléatoires. La capacité, la latence, le nombre d’opérations d’entrée-sortie par seconde, l’endurance et la consommation d’énergie comptent tous. Un seul chiffre accrocheur ne peut pas décrire l’ensemble de la charge de travail.

La même prudence s’applique à l’affirmation de Samsung selon laquelle le PM1763 peut transférer un modèle de 40GB en environ 1,4 seconde. Ce chiffre fournit une illustration utile du débit de l’interface. Il n’inclut pas toutes les étapes d’initialisation, d’allocation, de vérification et d’exécution nécessaires pour rendre ce modèle disponible pour l’inférence.

La prise en charge du refroidissement liquide par Samsung reflète également une contrainte à l’échelle du système. Les racks d’IA concentrent de plus en plus de processeurs, de mémoire, de réseau et de stockage dans un espace limité. L’évacuation de la chaleur devient une partie de l’ingénierie des performances, car les composants réduisent leur vitesse lorsque les températures augmentent.

L’annonce du PM1763 indique que le disque est optimisé pour le refroidissement direct sur puce. Cette conception peut prendre en charge un fonctionnement soutenu à l’intérieur de serveurs refroidis par liquide. Les opérateurs ont néanmoins besoin de racks compatibles, de plaques froides, de tuyauterie, de systèmes de surveillance et de procédures de maintenance.

La feuille de route HBM de Samsung fait face à un défi thermique similaire. Empiler davantage de couches de DRAM accroît la capacité, mais complique aussi le transfert de chaleur. Une signalisation plus rapide et des dies de base logique plus complexes ajoutent une pression supplémentaire.

Lors du Computex 2026, Samsung a présenté un concept thermique HBM4E appelé Heat Path Block. L’architecture vise à améliorer le chemin emprunté par la chaleur pour s’éloigner des futurs produits HBM. La présentation de systèmes d’IA de Samsung plaçait ce travail thermique aux côtés de wafers HBM4E et d’une hiérarchie mémoire plus large.

Le mécanisme qui relie ces annonces est un déplacement coordonné des données sous des limites de puissance et de température. Samsung n’a pas besoin que chaque niveau atteigne la vitesse de la HBM. Il doit permettre à la hiérarchie de maintenir les accélérateurs coûteux en activité tout en limitant la quantité de mémoire onéreuse installée à leurs côtés.

C’est une proposition séduisante pour les opérateurs de cloud. Elle reste aussi difficile à valider au moyen de démonstrations de composants. Les acheteurs auront besoin de mesures au niveau des applications couvrant les tokens par seconde, la latence de réponse, la consommation électrique, la densité des racks et le taux d’utilisation global.

Ce que la vitrine de Samsung ne prouve pas

Un portefeuille complet ne produit pas automatiquement une plateforme d’IA complète et économique.

Samsung fournit suffisamment de composants pour décrire une architecture cohérente. L’entreprise n’a pas publiquement fourni de vastes données de déploiement indépendantes montrant que les clients obtiennent de meilleures économies en adoptant l’ensemble de la pile.

La plupart des chiffres de performance publiés proviennent des évaluations internes de Samsung. L’entreprise précise que les résultats peuvent varier selon la configuration et l’environnement. Cette réserve est importante, car l’architecture des serveurs, le firmware, le refroidissement, les logiciels et la charge de travail façonnent les performances réelles.

La production de HBM4 est un autre domaine à surveiller attentivement. Samsung affirme avoir commencé les livraisons commerciales et prévoit que les ventes de HBM fassent plus que tripler en 2026. La croissance des livraisons ne révèle toutefois ni sa part des plateformes d’accélérateurs aux plus hauts volumes ni son rendement de fabrication.

Le rendement mesure le nombre de puces utilisables issues d’un processus de production. Il influe fortement sur les coûts et l’offre disponible. Cela devient particulièrement important lorsqu’un produit combine de la DRAM avancée, un die de base logique, l’empilement et le packaging.

Le modèle de fabricant intégré de Samsung peut accélérer la coordination entre ces opérations. Il peut aussi créer plusieurs points où un calendrier peut déraper. Un retard concernant le die de base, les couches de DRAM, le processus de liaison ou la qualification du package peut freiner le produit HBM finalisé.

L’adoption des SSD d’entreprise possède son propre cycle de qualification. Les opérateurs de centres de données évaluent le comportement du firmware, l’endurance, la récupération après panne, la sécurité, le refroidissement et la constance des performances. Un disque entrant en production de masse doit encore faire l’objet d’une validation sur plateforme avant d’atteindre de grands déploiements.

Le PM1763 utilise PCIe 6.0, qui double le débit brut de PCIe 5.0. Les serveurs doivent prendre en charge la nouvelle interface pour en tirer les bénéfices. Les opérateurs ont également besoin de suffisamment de capacité de processeur et de réseau afin d’éviter que les goulets d’étranglement ne se déplacent simplement ailleurs.

Samsung indique que le disque a achevé sa validation pour les plateformes d’IA de nouvelle génération. L’entreprise n’a pas divulgué chaque client, quantité expédiée ou résultat de charge de travail. Les lecteurs devraient donc distinguer la disponibilité du produit de son adoption généralisée.

Les conditions de demande créent une autre incertitude. Les investissements dans l’infrastructure d’IA ont généré une demande exceptionnelle de mémoire, mais la mémoire demeure un secteur cyclique. Les fournisseurs ajoutent de la capacité lorsque les prix et les commandes progressent, tandis que les clients ajustent leurs achats lorsque l’utilisation ou le financement évolue.

Les derniers résultats financiers de Samsung illustrent les deux aspects. Son activité de semi-conducteurs a bénéficié de la demande des serveurs d’IA et de la hausse des prix de la mémoire. Dans le même temps, les coûts plus élevés des composants ont pesé sur les activités d’appareils qui achètent de la mémoire.

Associated Press a fait état de résultats records au deuxième trimestre pour Samsung et SK hynix, tout en relevant les inquiétudes des investisseurs concernant les investissements de fabrication et l’intensification de la concurrence chinoise. Cette tension sur le marché de la mémoire complique l’idée selon laquelle chaque nouveau produit bénéficiera durablement de conditions économiques favorables.

Les acheteurs de centres de données d’IA disposent également d’un pouvoir de négociation. Les plus grandes entreprises de cloud peuvent qualifier plusieurs fournisseurs, concevoir des accélérateurs personnalisés et influencer les spécifications mémoire. Elles peuvent accueillir favorablement le vaste portefeuille de Samsung tout en continuant d’acheter des niveaux individuels auprès de différents fournisseurs.

Une vitrine intégrée prouve donc une intention stratégique, et non une maîtrise du marché. Samsung a réuni les produits nécessaires pour rivaliser dans l’ensemble de la hiérarchie. Sa prochaine responsabilité consiste à démontrer que ces éléments fonctionnent ensemble à grande échelle et produisent des économies mesurables.

Trois signaux qui mettront à l’épreuve l’affirmation de Samsung sur les centres de données d’IA

La prochaine étape sera mesurée par l’adoption des plateformes, la validation logicielle et une production soutenue plutôt que par une nouvelle vitrine.

Le premier signal est le déploiement de la HBM4 et du PM1763 de Samsung dans des plateformes d’accélérateurs nommées. Les partenariats annoncés donnent une orientation, mais les systèmes livrés apportent des preuves plus solides. Les acheteurs devraient surveiller si AMD Helios et les conceptions de racks de l’ère Nvidia utilisent ensemble plusieurs composants Samsung.

Une plateforme combinant la HBM de Samsung, la mémoire serveur et le stockage soutiendrait la thèse du fournisseur intégré. Des succès distincts de composants resteraient importants, mais ils illustreraient un approvisionnement conventionnel plutôt qu’une hiérarchie coordonnée.

Le deuxième signal est constitué de tests au niveau des applications. Des résultats utiles devraient couvrir le chargement des modèles, la récupération, le déport du cache KV, la latence d’inférence, le débit, la consommation électrique et la stabilité thermique. Les tests devraient comparer les configurations au lieu de présenter la spécification de pointe d’un seul composant.

Des résultats indépendants renforceraient considérablement le dossier de Samsung. Ils pourraient montrer si le stockage PCIe 6.0 maintient les accélérateurs davantage occupés, si l’extension CXL réduit les besoins en HBM et si le refroidissement liquide maintient les performances pendant des charges de travail prolongées.

L’absence de tels résultats ne signifierait pas que les produits ont échoué. Elle laisserait la principale affirmation concernant les systèmes non vérifiée. Les seules spécifications des composants ne peuvent pas établir un coût inférieur par token généré ou une meilleure utilisation des racks.

Le troisième signal est la réponse concurrentielle. SK hynix, Micron, Sandisk et d’autres fournisseurs de stockage développent leurs propres réponses au déficit de capacité mémoire de l’IA. HBF, HBM personnalisée, mémoire CXL et SSD d’entreprise à haute capacité détermineront si la hiérarchie de Samsung devient distinctive ou simplement attendue.

La standardisation comptera ici. Les clients préfèrent généralement les interfaces prises en charge par plusieurs fournisseurs, car l’interopérabilité limite l’enfermement propriétaire. Samsung peut influencer les conceptions émergentes, mais doit aussi participer à des normes partagées permettant aux clients de combiner les produits.

Les lecteurs de Google News devraient considérer cette vitrine comme l’ouverture d’une compétition de systèmes, et non comme une victoire produit déjà acquise. Samsung a relié la HBM4, la mémoire extensible et le stockage PCIe 6.0 autour d’un véritable goulet d’étranglement : déplacer suffisamment de données vers des accélérateurs toujours plus coûteux.

L’étendue de l’entreprise lui donne une voie crédible. La position de SK hynix dans la HBM, le portefeuille concurrent de Micron et les nouvelles architectures de mémoire flash empêchent une victoire facile. La question pour les équipes d’infrastructure est désormais pratique : quel fournisseur peut transformer des composants prometteurs en latence plus faible, performances stables et meilleure utilisation dans un rack déployé ?

Surveillez les premiers déploiements nommés de plusieurs produits, puis recherchez des mesures indépendantes de charges de travail. Ces deux formes de preuve en diront bien davantage qu’un autre titre Google News sur la bande passante de pointe.