Sandisk et SK hynix publient une spécification HBF ouverte, mais l’épreuve du matériel reste à venir

Sandisk et SK hynix ont publié la première spécification ouverte de High Bandwidth Flash le 4 août, seulement six mois après le lancement de leur groupe de normalisation. L’annonce est parvenue dans Google News avec une promesse inhabituellement concrète pour une technologie mémoire émergente : des capacités allant jusqu’à 512 Go et une bande passante atteignant 3 To/s.

Cette combinaison vise un fossé qui se creuse au sein des systèmes d’IA. La High Bandwidth Memory, ou HBM, offre une vitesse élevée à proximité des processeurs, mais sa capacité reste limitée. Les disques SSD fournissent bien davantage de capacité, mais se trouvent trop loin du processeur pour de nombreuses tâches d’inférence sensibles à la latence.

High Bandwidth Flash, ou HBF, est conçue pour occuper la couche intermédiaire entre les deux. Sandisk et SK hynix ne proposent pas que la mémoire flash NAND remplace chaque pile HBM. Ils veulent que les systèmes utilisent la HBM pour les données les plus sollicitées et la HBF pour des ensembles de travail plus volumineux nécessitant toujours un accès rapide.

La spécification permet aux concepteurs de processeurs d’évaluer plus facilement cette architecture. Elle ne prouve pas que la HBF peut offrir les performances annoncées dans du matériel de production. Le véritable affrontement n’oppose donc pas Sandisk à SK hynix. Il oppose la spécification ouverte au travail d’ingénierie et d’adoption encore nécessaire.

La spécification HBF transforme une idée de mémoire en objectif commun

Cette publication donne aux équipes chargées des processeurs, du packaging et des logiciels une cible de conception HBF commune, mais elle ne fournit pas un produit fini.

SK hynix a annoncé la spécification aux côtés de Sandisk lors du FMS 2026 à Santa Clara, en Californie. L’événement se déroule du 4 au 6 août et porte sur les technologies de mémoire et de stockage.

Les entreprises ont publié ce travail via l’Open Compute Project, ou OCP, une organisation industrielle axée sur les infrastructures ouvertes de centres de données. Ce choix compte, car la HBF nécessite une participation allant au-delà de deux fournisseurs de mémoire.

Selon l’annonce de la spécification HBF, la conception initiale prend en charge deux configurations physiques. Une pile de huit dies offre une première option, tandis qu’une pile de 16 dies permet d’atteindre la capacité maximale annoncée.

La spécification couvre des capacités allant jusqu’à 512 Go. Elle définit également trois niveaux de performances, couvrant environ 0,4 To/s à 3 To/s de bande passante.

Ces niveaux permettent aux concepteurs de systèmes d’adapter les implémentations HBF aux besoins de différentes charges de travail et contraintes de coûts. Un niveau inférieur pourrait prendre en charge des tâches d’inférence moins exigeantes sans contraindre chaque conception à adopter le package le plus complexe.

La publication traite également des caractéristiques électriques, de la fiabilité du packaging, des connexions aux processeurs et des lignes directrices pour les entrées et sorties logicielles. Ces détails font évoluer la HBF au-delà d’un simple concept présenté sur scène, vers une technologie que les équipes d’ingénierie peuvent examiner.

La connexion au processeur utilise Universal Chiplet Interconnect Express, ou UCIe. UCIe est une interface ouverte au niveau du package qui connecte des dies de semi-conducteurs distincts au sein d’un même système.

Les spécifications UCIe officielles couvrent les connexions physiques, les protocoles, le comportement logiciel et les tests de conformité. L’utilisation de cette interface réduit la nécessité pour la HBF de dépendre de la connexion propriétaire d’un seul fournisseur de processeurs.

Elle ouvre aussi une voie permettant à la HBF de se connecter à des CPU, des GPU et d’autres accélérateurs. Cette flexibilité est au cœur de l’argument en faveur d’une norme ouverte, car l’infrastructure d’IA comprend plus d’une architecture de processeur.

Toutefois, une norme d’interface ne crée pas automatiquement l’interopérabilité. Les fournisseurs doivent encore mettre au point des contrôleurs, des méthodes de packaging, des firmwares, des pilotes, des politiques de gestion de la mémoire et des tests de conformité qui fonctionnent ensemble.

Cette distinction se perd facilement dans un court titre de Google News. Sandisk et SK hynix ont publié une spécification, et non des modules HBF largement disponibles ou des serveurs d’IA de production.

Leur rapidité reste néanmoins notable. Sandisk et SK hynix ont annoncé leur partenariat initial de normalisation en août 2025. Ils ont lancé le groupe de travail OCP en février 2026 et produit cette première spécification environ six mois plus tard.

Google et le développeur de processeurs d’IA Tenstorrent participent désormais au consortium, selon SK hynix. Leur présence apporte au projet des contributions précieuses, à la fois du côté des charges de travail et des processeurs.

Aucune des deux entreprises n’a annoncé de système de production qualifié utilisant la spécification. Aucun benchmark indépendant n’a encore établi la bande passante, la latence, l’endurance ou les performances énergétiques d’un appareil commercial conforme.

Le document ouvert modifie donc ce dont le secteur peut discuter. Au lieu de débattre d’une catégorie de mémoire non définie, les ingénieurs peuvent examiner les tailles de pile, les niveaux de bande passante, les interfaces, les attentes en matière de packaging et les exigences logicielles.

C’est l’événement immédiat. La question plus large est de savoir pourquoi l’inférence IA a besoin d’une nouvelle couche de mémoire.

Pourquoi l’inférence IA met la HBM et les SSD sous pression

La HBF existe parce que l’inférence a de plus en plus besoin d’un accès de type HBM à des jeux de données trop volumineux pour être conservés entièrement en HBM.

L’entraînement de l’IA attire une grande partie de l’attention portée aux infrastructures, mais l’inférence pose un problème de mémoire différent. L’entraînement construit un modèle. L’inférence exécute ce modèle de manière répétée afin de répondre à des requêtes, générer des médias, utiliser des outils ou faire fonctionner un agent.

Un service déployé peut avoir besoin de poids de modèle, de données d’attention, de jetons mis en cache, d’index de recherche et de contexte applicatif. Conserver chaque jeu de données actif dans la mémoire la plus rapide devient difficile à mesure que les modèles et les charges de travail simultanées gagnent en ampleur.

La HBM place des piles de DRAM près d’un processeur et les connecte au moyen d’une interface large. Cette conception fournit une bande passante élevée aux accélérateurs qui doivent déplacer rapidement de grandes quantités de données.

Ses atouts n’effacent pas les contraintes physiques. L’espace disponible dans le package, la complexité de fabrication, l’alimentation, la capacité et l’approvisionnement déterminent tous la quantité de HBM qui peut être placée à côté de chaque processeur.

Les SSD d’entreprise résolvent un problème différent. Ils stockent bien plus d’informations à un coût par bit inférieur, et la mémoire flash NAND conserve les données sans alimentation continue. Leur chemin de stockage conventionnel ajoute de la latence et une surcharge logicielle.

Il en résulte un vide architectural. Certaines données d’inférence ne nécessitent pas la latence HBM la plus faible possible, mais elles exigent un accès plus rapide et plus direct que celui offert par un chemin SSD conventionnel.

SK hynix décrit la HBF comme une couche de soutien, tandis que la HBM continue de traiter les tâches exigeant la plus grande bande passante. Ce modèle de mémoire hiérarchisée attribue les données à différentes technologies selon leur fréquence d’accès et leurs besoins de performance.

Un grand modèle offre un scénario utile. Les portions fréquemment utilisées pourraient rester en HBM, tandis que les poids moins actifs seraient placés en HBF. Un SSD pourrait conserver les données dont le système a moins souvent besoin.

Le système déplacerait alors les informations entre les niveaux à mesure que les conditions de charge évoluent. Cette approche rappelle les hiérarchies de cache établies, mais les capacités, les exigences de bande passante et les défis de packaging sont bien plus importants.

Le bénéfice dépend des décisions de placement. Si le logiciel récupère à plusieurs reprises les mauvaises données depuis un niveau plus lent, les cœurs du processeur peuvent attendre et les performances globales peuvent diminuer.

La HBF doit donc devenir davantage qu’une mémoire flash dense placée à côté d’un accélérateur. Le système environnant a besoin de contrôleurs et de logiciels capables de prévoir quelles données doivent appartenir à chaque couche mémoire.

L’IA agentique renforce cette pression. Un agent peut conserver des historiques plus longs, consulter des connaissances externes, appeler des outils logiciels et coordonner plusieurs opérations de modèle pour une seule requête utilisateur.

Ces flux de travail créent des ensembles de travail plus volumineux et moins prévisibles. Ils peuvent également maintenir l’infrastructure d’inférence active pendant des périodes plus longues qu’une simple invite suivie d’une réponse.

Pour les développeurs, la question n’est pas de savoir si chaque application a besoin de HBF. Elle est de savoir si les futurs systèmes d’inférence nécessitent un niveau intermédiaire qui réduise la capacité HBM coûteuse sans revenir au stockage ordinaire.

Pour les acheteurs en entreprise, l’architecture mémoire peut influer sur l’utilisation des serveurs, le temps de réponse, la consommation électrique et le nombre de modèles pouvant tenir dans un système. Ces facteurs façonnent les coûts d’exploitation, même lorsque les utilisateurs ne voient jamais les composants sous-jacents.

Les travailleurs du savoir ont eux aussi un intérêt indirect. Des contextes locaux plus vastes et des agents plus persistants nécessitent une infrastructure capable de conserver et de récupérer efficacement les données de travail.

Une base de connaissances interrogeable est confrontée à un problème de placement similaire au niveau applicatif. Les contenus pertinents doivent parvenir rapidement au modèle sans charger chaque document dans la couche de contexte la plus rapide.

La HBF traite le volet matériel de ce défi plus large. Elle cherche à conserver davantage de données liées aux modèles suffisamment près du calcul pour une inférence pratique, sans considérer chaque bit comme une donnée HBM haut de gamme.

Cela met sous pression les fournisseurs de processeurs, les opérateurs cloud et les fournisseurs de mémoire. Chaque groupe doit déterminer si un niveau supplémentaire améliore suffisamment le système pour justifier la complexité accrue du packaging et des logiciels.

L’attention de Google News masque le véritable affrontement : spécification contre silicium

La spécification est suffisamment crédible pour attirer des partenaires, mais seul un silicium fonctionnel peut prouver que la HBF a sa place aux côtés des processeurs d’IA.

Sandisk a d’abord présenté la HBF comme une architecture mémoire basée sur la NAND destinée à l’inférence. Son plan initial prévoyait les premiers échantillons HBF au cours du second semestre 2026.

L’entreprise prévoyait également des échantillons des premiers appareils d’inférence intégrant la HBF au début de 2027. Ces objectifs figuraient dans son communiqué de partenariat de 2025.

La spécification d’août 2026 ne confirme pas que ces jalons d’échantillonnage ont été atteints. Elle établit le cadre technique que les produits potentiels devront suivre.

Le concept de première génération de Sandisk vise 1,6 To/s de bande passante en lecture et 512 Go dans une pile de 16 dies. Les générations suivantes devraient dépasser 2 To/s et, à terme, atteindre 3,2 To/s.

Ces chiffres proviennent de la propre note technique HBF de Sandisk. Ils restent des objectifs de l’entreprise, et non des mesures indépendantes issues de systèmes commerciaux.

La note indique également qu’une configuration HBF simulée a obtenu des performances à 2,2 % près d’un modèle HBM à capacité illimitée pour un test précis. La charge de travail utilisait des poids de huit bits du modèle Llama 3.1 405B.

Ce résultat doit être interprété avec prudence. Sandisk s’est appuyée sur des tests internes et des simulations, et la comparaison supposait une capacité HBM illimitée. Les produits réels seront confrontés à une capacité finie, à des limites thermiques, au comportement logiciel et à des flux de données concurrents.

La NAND se comporte également différemment de la DRAM. Elle offre de la densité et de la non-volatilité, mais présente généralement une latence d’accès plus élevée et des contraintes d’endurance plus strictes.

La taille de page plus grande de la HBF peut compliquer les charges de travail qui demandent de petits fragments de données dispersés. Déplacer des octets inutiles consomme de la bande passante et de l’énergie, même lorsque le débit de transfert affiché semble élevé.

L’inférence de modèles à dominante lecture constitue un point de départ plausible, car les poids entraînés changent moins souvent que de nombreuses autres structures de données. Des usages plus intensifs en écriture exerceraient une pression accrue sur la gestion de l’endurance.

Le packaging représente un autre test. Une pile de 16 dies exige une fabrication cohérente, un contrôle thermique, une intégrité du signal et un rendement de production acceptable.

Un design peut fonctionner en simulation tout en devenant coûteux lors d’une production à grande échelle. Les défauts d’un composant peuvent affecter l’économie de tout un package avancé.

Le chiffre de 512 Go est donc important, mais la capacité réellement exploitable n’est qu’un aspect du produit. Les acheteurs examineront la distribution de la latence, la bande passante soutenue, la gestion des erreurs, la température, la durée de vie et le comportement sous des charges mixtes.

Les trois niveaux de bande passante soulèvent également des questions d’implémentation. La spécification définit des objectifs, mais les fournisseurs doivent démontrer quels processeurs et packages peuvent maintenir chaque niveau.

UCIe fournit une base d’interface ouverte, sans garantir qu’une pile HBF quelconque pourra se connecter à n’importe quel accélérateur. Les programmes de conformité et les conceptions de référence détermineront le degré réel d’interopérabilité offert au marché.

C’est là que Google et Tenstorrent comptent. Google apporte son expérience dans l’exploitation de grands services d’IA et la conception d’accélérateurs personnalisés. Tenstorrent peut vérifier si l’interface fonctionne au-delà du modèle dominant des GPU.

Leur adhésion au consortium est un signal positif d’adoption. Elle ne constitue ni un engagement d’achat, ni une annonce produit, ni un déploiement.

L’absence d’un processeur commercialisé clairement identifié demeure la principale lacune en matière de vérification. HBF a besoin d’au moins une plateforme d’accélérateur dotée d’un contrôleur, d’une conception de package, d’une pile logicielle et d’un bénéfice documenté pour les charges de travail.

Sans cette intégration, la norme risque de rester techniquement intéressante mais commercialement marginale. L’industrie des semi-conducteurs compte de nombreuses spécifications qui n’ont jamais connu une adoption étendue en production.

Sandisk et SK hynix améliorent les perspectives, car leurs capacités sont complémentaires. Sandisk apporte sa conception de NAND et son architecture flash, tandis que SK hynix couvre la NAND, la DRAM, la HBM, le packaging et la production de masse.

Leur partenariat réduit également l’impression que HBF n’est qu’une tentative propriétaire visant à protéger un seul fournisseur. La publication via OCP invite à un examen plus large et à une participation potentielle.

Toutefois, l’ouverture peut ralentir les décisions lorsque les entreprises divergent sur les détails d’implémentation. Un écosystème élargit sa portée en acceptant davantage de participants, mais le consensus et le travail de conformité prennent du temps.

La spécification a franchi sa première étape institutionnelle. Viennent ensuite la validation du silicium, puis celle des systèmes, le support logiciel, la qualification client et l’économie de production.

Un titre peut présenter la publication comme un aboutissement. Les marchés du matériel la considèrent comme le début d’une phase de tests plus longue.

HBF complète HBM, et ce compromis définit son marché

HBF ne sera viable que si sa capacité supplémentaire compense ses coûts de latence et d’intégration, sans affaiblir les charges de travail qu’elle doit prendre en charge.

Présenter HBF comme un remplaçant de HBM crée une opposition erronée. SK hynix la positionne explicitement entre HBM et les SSD, HBM conservant la responsabilité du niveau de bande passante le plus exigeant.

Cette distinction protège l’architecture d’un critère irréaliste. HBF, basée sur la NAND, n’a pas besoin de surpasser la DRAM pour chaque opération. Elle doit rendre utile un plus grand pool de mémoire à un niveau de performance acceptable.

Sandisk avait précédemment indiqué que HBF pourrait offrir une capacité huit à seize fois supérieure à celle de HBM à un coût similaire. La spécification ouverte actuelle est plus mesurée : elle définit des configurations et des niveaux de performance plutôt que de prouver cette affirmation économique.

La comparaison de capacité évoluera également avec le temps. Les fournisseurs de HBM continuent d’augmenter la capacité et la bande passante des piles, de sorte que HBF se mesure à une référence en mouvement.

HBM bénéficie d’un support établi des accélérateurs et d’une demande de production. Les feuilles de route des processeurs, les investissements dans le packaging, les contrôleurs mémoire et les outils logiciels s’organisent déjà autour d’elle.

HBF démarre sans cette base installée. Son avantage proposé réside dans la densité, non dans la maturité.

Les SSD exercent une pression de l’autre côté. Ils ne peuvent pas égaler un niveau de mémoire intégré au package, mais les améliorations logicielles et d’interconnexion peuvent rendre le stockage plus utile pour les charges de travail d’IA.

Les concepteurs de systèmes pourraient décider qu’un cache SSD amélioré offre des performances suffisantes avec un risque d’intégration moindre. D’autres pourraient réserver des pools HBM plus importants aux charges premium plutôt que d’ajouter un troisième niveau.

HBF doit surpasser ces alternatives à l’échelle du système complet. Un coût par bit avantageux ne sert à rien si des contrôleurs supplémentaires, la surface du package, le refroidissement ou le logiciel effacent les économies.

Les affirmations relatives à l’énergie exigent une prudence similaire. La NAND conserve les informations sans alimentation de rafraîchissement, ce qui lui confère un avantage structurel pour les données stockées.

Mais la consommation énergétique inclut aussi le déplacement des données, la correction d’erreurs, les contrôleurs et la gestion thermique. La mesure pertinente est l’énergie par inférence achevée, non la caractéristique de puissance isolée d’un composant.

La couche de gestion de la mémoire devient déterminante. Le logiciel doit identifier les données fréquemment utilisées, les placer de manière appropriée et les déplacer avant que le processeur ne se retrouve bloqué.

Cette exigence crée des opportunités pour les fournisseurs d’accélérateurs et les opérateurs cloud. Ils contrôlent l’ordonnancement, le comportement des compilateurs, le serving de modèles et la télémétrie pouvant guider le placement.

Elle crée aussi un risque de verrouillage. Une interface physique ouverte ne garantit pas que les logiciels de niveau supérieur resteront portables entre processeurs et fournisseurs de mémoire.

Les développeurs auront besoin d’outils qui exposent le comportement de HBF sans obliger chaque équipe de modèles à gérer manuellement les pages mémoire. Sinon, seuls les plus grands opérateurs d’infrastructure pourront en extraire des gains constants.

Les premières charges de travail attrayantes partageront probablement plusieurs caractéristiques. Elles seront riches en lectures, limitées par la capacité, tolérantes à une latence supplémentaire et suffisamment importantes pour justifier du matériel spécialisé.

Le serving de grands modèles correspond à ce profil. Les systèmes de récupération d’information, les modèles de recommandation et certaines applications multimodales pourraient également en bénéficier lorsque les données actives dépassent la capacité HBM pratique.

Ce n’est pas le cas de toutes les tâches d’IA. Les petits modèles qui tiennent facilement dans la mémoire existante gagnent peu à disposer d’un niveau supplémentaire. Les applications sensibles à la latence avec des schémas d’accès irréguliers peuvent préférer HBM malgré ses limites de capacité.

L’entraînement constitue un cas plus difficile, car il lit et écrit à plusieurs reprises de grandes structures de données. Le discours initial autour de HBF se concentre sur l’inférence, et ce pour de bonnes raisons.

Ce compromis maintient l’annonce dans le réel. HBF n’efface pas la hiérarchie mémoire. Elle ajoute un niveau supplémentaire et demande aux concepteurs de systèmes de gérer cette hiérarchie plus intelligemment.

La stratégie plus large de SK hynix renforce cette vision. L’entreprise promeut un portefeuille couvrant HBM, la DRAM conventionnelle, la NAND, les SSD d’entreprise et les couches mémoire émergentes.

Ce portefeuille peut réduire la concurrence interne entre HBM et HBF. SK hynix peut soutenir la combinaison choisie par les clients, même si l’économie de chaque produit influencera toujours ses priorités.

Sandisk a une incitation différente. Sa concentration dans la mémoire flash fait de l’inférence d’IA une occasion de rapprocher la NAND des calculs à forte valeur ajoutée.

Le partenariat aligne ces incitations autour d’une norme commune. Il n’élimine pas la concurrence de Samsung, Micron, Kioxia, des fournisseurs de processeurs ou des architectures mémoire alternatives.

La participation de concurrents renforcerait HBF en tant que catégorie industrielle. Elle pourrait aussi réduire la capacité de Sandisk et SK hynix à différencier leurs produits.

C’est une tension saine pour une norme ouverte. Une adoption large exige généralement que les fournisseurs cèdent une part de contrôle en échange d’un marché plus vaste.

Trois signaux montreront si HBF dépasse le stade du titre

Les prochaines preuves devront venir d’échantillons, d’engagements de processeurs et de charges de travail mesurées, plutôt que d’une nouvelle présentation de spécification.

Le premier signal sera du silicium HBF opérationnel lié à la nouvelle spécification. La feuille de route précédente de Sandisk prévoyait les premiers échantillons au second semestre 2026, laissant une fenêtre d’exécution limitée.

Une annonce utile d’échantillons devrait préciser la capacité, le niveau de bande passante, la configuration du package et l’état des tests. Elle devrait également distinguer les échantillons internes d’ingénierie du matériel accessible aux clients.

Des tests indépendants ou réalisés par des clients renforceraient encore le dossier. La latence mesurée, la bande passante soutenue, la consommation, l’endurance et la température comptent davantage qu’un chiffre de transfert de pointe.

Si des échantillons conformes apparaissent dans les délais, la spécification gagnera en crédibilité comme base produit. Un retard indiquerait que le packaging, le comportement de la NAND, les contrôleurs ou la fabrication restent non résolus.

Le deuxième signal sera un processeur ou une plateforme cloud nommé. Google et Tenstorrent participent au consortium, mais ni la participation ni les apparitions lors de tables rondes ne confirment une adoption commerciale.

Un engagement sérieux relierait HBF à une feuille de route de processeur, un package de référence, une carte de développement ou un déploiement cloud. Il préciserait également comment le logiciel répartit les données entre HBM et HBF.

Surveillez le support des contrôleurs et les outils pour développeurs en parallèle du matériel. Un dispositif mémoire sans logiciel d’ordonnancement, de profilage et de placement ne peut offrir tous ses bénéfices système.

Une plateforme engagée ne garantirait pas une norme industrielle. Elle établirait qu’un concepteur de processeurs perçoit suffisamment de valeur pour absorber le coût d’intégration.

Plusieurs participants parmi les processeurs ou les fournisseurs cloud soutiendraient la thèse de l’écosystème ouvert. Une seule implémentation propriétaire réduirait le rôle de HBF et accroîtrait sa dépendance envers un seul client.

Le troisième signal sera constitué de preuves issues de charges de travail sous contraintes réalistes. La simulation de Sandisk fournit une hypothèse de départ, mais les systèmes de production doivent gérer une HBM finie, des requêtes mixtes, des limites thermiques et des schémas d’accès changeants.

Les benchmarks devraient comparer des configurations complètes, et non des composants isolés. Un système HBF doit démontrer son débit, sa latence, son énergie et son coût face à des pools HBM plus grands ou à des alternatives soutenues par SSD.

Les tests les plus informatifs couvriront l’inférence de grands modèles avec plusieurs utilisateurs simultanés. Ils devraient aussi expliquer la précision du modèle, la taille des lots, la longueur du contexte, la politique de cache et l’utilisation du processeur.

Un résultat favorable montrerait que HBF maintient les unités de calcul coûteuses actives tout en prenant en charge des modèles actifs plus grands. Il renforcerait l’argument en faveur d’une mémoire hiérarchisée à mesure que l’inférence prend de l’ampleur.

Des résultats faibles révéleraient le coût de la latence NAND ou du déplacement des données. Ils pourraient cantonner HBF à des usages plus restreints où la capacité importe davantage que le temps de réponse.

La publication de la spécification via OCP offre aux chercheurs et aux adoptants potentiels une base commune pour ces évaluations. Le lancement du programme ouvert montre également que les entreprises entendent recruter un écosystème plutôt que de garder HBF fermé.

Les lecteurs suivant cette histoire via Google News devraient distinguer chaque étape future. Un membre du consortium, un échantillon, un dispositif intégré et un déploiement en production représentent des niveaux de preuve très différents.

Sandisk et SK hynix ont achevé la première de ces étapes. Elles ont défini une architecture ouverte avec des objectifs clairs de capacité, de bande passante, d’interface, de packaging et de logiciel.

La charge passe désormais du document de normalisation aux équipes d’ingénierie. Elles doivent démontrer que HBF peut être fabriquée de manière fiable, connectée à différents processeurs et gérée sans créer un nouveau goulet d’étranglement coûteux.

Ce résultat compte au-delà de deux entreprises de mémoire. Un matériel HBF réussi donnerait aux concepteurs de systèmes d’IA une autre façon d’équilibrer capacité, bande passante, énergie et coût.

Un échec offrirait tout de même une leçon utile. Il montrerait que l’écart entre HBM et les SSD ne peut être comblé simplement en intégrant de la NAND dense plus près du calcul.

Le prochain titre Google News qui vaudra la peine d’être ouvert devrait donc contenir davantage qu’un nouveau partenariat. Recherchez du silicium mesurable, un processeur nommé et un résultat de charge de travail qu’une autre organisation peut examiner.

En attendant ces signaux, HBF reste une proposition inhabituellement détaillée, soutenue par des acteurs crédibles. Elle n’est pas encore une couche éprouvée de l’infrastructure d’IA en production.

Suivez les échantillons, les intégrations et les benchmarks plutôt que le nombre d’annonces. Quel fournisseur de processeurs sera le premier à démontrer que HBF ouverte peut améliorer un véritable système d’inférence ?