L’expansion de la DRAM 1c de SK hynix s’accélère alors que Samsung relève les enjeux de la HBM4E

SK hynix porterait la DRAM 1c à 34 % de sa production d’ici fin 2026, accélérant une transition cruciale avant la production de masse de la HBM4E. L’expansion de la DRAM 1c de SK hynix dépasse la simple modernisation industrielle. Elle vise à faire passer un procédé plus récent à grande échelle sans compromettre la stabilité de production qui soutient le leadership de l’entreprise dans la HBM.

Cet équilibre est important, car Samsung a déjà intégré la DRAM 1c dans sa HBM4 commerciale. Samsung a également commencé à envoyer des échantillons de HBM4E à ses clients avant que SK hynix n’annonce ses propres expéditions d’échantillons. De son côté, Micron développe la HBM4E autour d’un nœud de production différent tout en augmentant les volumes de HBM4.

SK hynix aborde donc la prochaine compétition avec un défi inhabituel. L’entreprise doit accélérer un procédé DRAM plus récent tout en démontrant que son packaging, ses rendements et la fiabilité de son approvisionnement lui confèrent toujours un avantage. Le gagnant ne sera pas désigné par le seul nom d’un procédé. Les clients ont besoin d’une mémoire plus rapide, d’une consommation électrique maîtrisable, d’une qualité constante et de suffisamment de produits qualifiés pour les grands systèmes d’IA.

L’expansion de la DRAM 1c de SK hynix passe de la transition aux volumes

Le plan de production rapporté fait passer la DRAM 1c d’un nœud en développement à un élément central de la stratégie produit 2027 de SK hynix.

Des estimations sectorielles citées en septembre indiquent que la 1c représentait environ 10 % de la production de DRAM de SK hynix au premier trimestre 2026. Cette part serait passée à environ 13 % au deuxième trimestre.

La transition devrait s’accélérer au cours du second semestre. La part devrait atteindre environ 24 % au troisième trimestre et 34 % au quatrième. Elle passerait ensuite à environ 35 % au premier trimestre 2027, selon les mêmes estimations de production.

Ces chiffres sont des estimations sectorielles, et non des prévisions de production publiées directement par SK hynix. Cette distinction est importante, car l’allocation entre nœuds évolue selon les rendements, la qualification par les clients, la demande de produits et la disponibilité des équipements.

Toutefois, cette trajectoire correspond aux déclarations publiques de l’entreprise. En juillet, SK hynix a indiqué que les expéditions reposant sur son procédé de sixième génération de la catégorie 10 nanomètres avaient commencé à augmenter sérieusement. L’entreprise a notamment identifié SOCAMM2, un module mémoire compact conçu pour les serveurs d’IA, comme un premier produit en 1c.

Le nom du procédé exige un peu de contexte. « 1c » ne décrit pas une dimension physique exacte. Il désigne la sixième génération de la technologie de fabrication de DRAM de l’industrie dans la catégorie 10 nanomètres.

Un nœud plus récent peut placer davantage de puces mémoire sur chaque wafer et améliorer l’efficacité énergétique. Ces avantages peuvent réduire les coûts de production une fois les rendements stabilisés. Avant cela, les défauts de fabrication ou les variations de procédé peuvent effacer les gains théoriques.

La montée en cadence rapportée modifierait aussi l’équilibre au sein des usines de SK hynix. L’ancien procédé 1b a soutenu des produits incluant la HBM3E et la HBM4. Orienter davantage de capacité vers la 1c impose à SK hynix de gérer les commandes actuelles tout en préparant une nouvelle génération.

C’est pourquoi le chiffre de 34 % est déterminant. Une faible part de production peut soutenir des échantillons d’ingénierie et des produits sélectionnés. Une part approchant un tiers de la production suggère un engagement industriel plus large.

Ce calendrier suit la livraison d’échantillons de HBM4E par SK hynix. Le 18 juin, l’entreprise a annoncé avoir expédié à de grands clients des échantillons de HBM4E à 12 couches. Ces échantillons ont atteint une vitesse maximale revendiquée de 16 gigabits par seconde par broche.

SK hynix a également indiqué que le produit offrait une efficacité énergétique supérieure de plus de 20 % à celle de la génération précédente. Son packaging Advanced MR-MUF aurait réduit la résistance thermique de 17 %.

MR-MUF place un matériau moulé entre les puces empilées afin de protéger les connexions et d’améliorer la gestion de la chaleur. Cette approche est devenue un élément important de la stratégie de fabrication HBM de SK hynix.

L’échantillon contient 48GB de mémoire dans un empilement de 12 couches, selon l’annonce d’échantillons HBM4E de l’entreprise. Ces spécifications restent des déclarations de l’entreprise tant que les systèmes clients n’ont pas achevé leur qualification et ne fonctionnent pas à l’échelle commerciale.

Le changement de production crée la tension centrale de l’article. SK hynix a besoin de l’efficacité de la DRAM 1c, mais sa réputation concurrentielle dépend largement d’une fabrication prévisible. Une migration rapide n’aide que si la production qualifiée augmente avec la capacité installée.

Pourquoi la HBM4E rend ce changement de procédé urgent

La HBM4E accroît la pression sur le procédé DRAM sous-jacent, car la bande passante, la chaleur, l’énergie et la constance de fabrication doivent progresser simultanément.

La mémoire à large bande passante, ou HBM, empile plusieurs puces DRAM et les relie par des voies électriques verticales. Cette structure place la mémoire à proximité d’un processeur d’IA et transfère les données plus rapidement que les modules mémoire conventionnels.

Cette bande passante est importante, car les accélérateurs d’IA déplacent à répétition de grands paramètres de modèles et des résultats intermédiaires. Des processeurs coûteux peuvent rester sous-exploités lorsque la mémoire ne peut pas fournir les données assez rapidement.

La HBM4E est la successeure prévue de la HBM4. Le « E » désigne une génération améliorée destinée à prolonger les performances avant que l’industrie ne passe à une autre norme majeure.

SK hynix prévoit de commencer la production à grande échelle de HBM4E en 2027. L’entreprise indique que ses échantillons sont déjà entrés en phase d’évaluation chez les clients, donnant aux ingénieurs le temps d’optimiser conjointement les conceptions de mémoire et d’accélérateurs.

La puce DRAM centrale n’est qu’une partie du produit. La HBM nécessite aussi une puce de base logique, des connexions verticales, un empilement précis, une gestion thermique et un packaging avancé. Chaque couche supplémentaire crée davantage d’occasions pour qu’un défaut affecte l’empilement final.

Un procédé DRAM plus petit peut améliorer la densité et le comportement énergétique. Il introduit toutefois aussi de nouvelles variables de fabrication. SK hynix doit établir des rendements stables sur les puces individuelles avant de les combiner dans un packaging empilé plus coûteux.

Le rendement décrit la part des puces fabriquées qui répondent aux spécifications requises. Il devient particulièrement important pour la HBM, car un composant défectueux peut réduire la valeur d’un empilement entier.

Cela explique pourquoi SK hynix n’a pas placé la 1c au centre de sa stratégie HBM4. L’entreprise a utilisé le procédé 1b plus mature pour la HBM4, tout en mettant l’accent sur son savoir-faire en packaging et la stabilité de production. Elle a réservé la transition plus ambitieuse vers ce nœud pour la HBM4E.

Cette décision paraissait auparavant prudente face à l’approche de Samsung. Samsung a intégré la DRAM 1c et une puce de base logique de 4 nanomètres dans la HBM4. L’entreprise a annoncé une production commerciale et des expéditions aux clients le 12 février 2026.

Samsung a indiqué que sa HBM4 fonctionnait de manière constante à 11.7Gbps et pouvait atteindre 13Gbps. L’entreprise a également revendiqué une bande passante maximale de 3.3 téraoctets par seconde. Sa HBM4 commerciale a donné à Samsung une première occasion de valider la 1c dans un produit HBM commercialisé.

La séquence de SK hynix a suivi une logique différente. L’entreprise a d’abord protégé la stabilité de fabrication, puis a étendu la 1c via la DRAM conventionnelle et des produits serveur spécialisés. La HBM4E devient le point où cette préparation doit se traduire en mémoire empilée.

L’urgence provient également des cycles de développement des clients. La HBM est conçue aux côtés des accélérateurs d’IA, plutôt que sélectionnée une fois le processeur terminé. Les fournisseurs de mémoire doivent livrer les échantillons suffisamment tôt pour la qualification, les réglages et les essais système.

Un nœud de production qui semble prêt dans la DRAM conventionnelle peut encore rencontrer des problèmes dans la HBM. Le comportement thermique change lorsque plusieurs puces fonctionnent dans un boîtier compact. L’intégrité du signal et l’alimentation électrique deviennent plus difficiles à gérer à des débits de transfert plus élevés.

SK hynix doit donc disposer de volumes de production avant que la HBM4E n’entre en fabrication à grande échelle. Une production 1c plus élevée donne à l’entreprise davantage de wafers pour l’apprentissage des rendements, les ajustements de procédé, les échantillons clients et, à terme, les expéditions commerciales.

La montée en cadence soutient également des produits hors HBM4E. La DRAM serveur conventionnelle, la mémoire graphique et SOCAMM2 peuvent générer une demande supplémentaire pour des puces 1c qualifiées. Cette gamme de produits plus large réduit la dépendance à un seul lancement.

Elle crée toutefois aussi une pression sur l’allocation. SK hynix doit décider quels produits recevront la capacité rare des nœuds avancés. La forte rentabilité de la HBM encourage sa priorisation, mais les grands clients ont toujours besoin de DRAM conventionnelle pour les mêmes serveurs d’IA.

L’expansion de la DRAM 1c de SK hynix constitue donc à la fois une transition technologique et une décision d’approvisionnement. Elle détermine la quantité de mémoire avancée que l’entreprise pourra livrer sur plusieurs marchés en 2027.

Samsung a déjà fait de la DRAM 1c la référence concurrentielle

L’adoption plus précoce de Samsung transforme la compétition : il ne s’agit plus de savoir qui peut fabriquer de la DRAM 1c, mais qui peut fournir le meilleur package HBM4E complet.

Samsung a commencé la production de masse de HBM4 avec de la DRAM 1c en février 2026. Cette décision a remis en cause la stratégie conventionnelle consistant à utiliser un procédé DRAM mature pour une génération HBM nouvellement introduite.

L’entreprise a associé ses puces centrales 1c à une puce de base logique fabriquée selon un procédé de 4 nanomètres. Samsung présente cette combinaison comme un avantage issu de ses activités dans la mémoire et la fonderie.

Samsung a ensuite annoncé des expéditions d’échantillons de HBM4E en mai. Sa HBM4E utilise la même combinaison générale de DRAM 1c et de puce de base de 4 nanomètres.

L’entreprise affirme que des changements de conception et de procédé ont amélioré l’efficacité énergétique de 16 % par rapport à la génération précédente. Elle fait également état d’une amélioration supérieure à 14 % des caractéristiques de résistance thermique.

Les échantillons HBM4E de Samsung exercent une pression directe sur SK hynix. Les deux fournisseurs revendiquent désormais des performances de 16Gbps par broche tout en cherchant l’approbation des clients pour les systèmes de nouvelle génération.

Ces annonces ne désignent pas un vainqueur commercial. L’expédition d’échantillons signifie qu’un client dispose de matériel à évaluer. Elle ne révèle ni le volume qualifié, ni l’allocation contractuelle, ni le rendement de production, ni les performances au sein d’un accélérateur final.

Samsung a néanmoins éliminé une distinction potentielle. SK hynix ne peut pas présenter la seule adoption de la 1c comme une preuve de leadership, car Samsung expédie déjà un produit HBM construit avec ce nœud.

SK hynix doit plutôt rivaliser à travers l’ensemble de son système de fabrication. Son argument repose sur les performances DRAM, le packaging, la gestion thermique, les relations clients et la régularité de l’approvisionnement.

Advanced MR-MUF occupe une place centrale dans cette position. SK hynix indique que sa technique de packaging soutient la stabilité structurelle tout en contrôlant la chaleur dans un empilement de 12 couches. Sa réduction revendiquée de 17 % de la résistance thermique cible directement une contrainte majeure des centres de données.

La chaleur affecte plus que la fiabilité des puces. La capacité de refroidissement et la consommation électrique déterminent combien d’accélérateurs peuvent fonctionner dans un rack ou une installation. Une meilleure efficacité de la mémoire peut libérer une partie du budget énergétique du système pour le calcul.

Samsung aborde le même problème par l’intégration des procédés et l’optimisation du packaging. L’entreprise peut coordonner la mémoire, la conception de la puce de base, la production en fonderie et le packaging au sein d’une même organisation.

Cette intégration peut raccourcir les boucles de retour d’information, mais elle ne garantit pas de meilleurs rendements. Chaque étape de fabrication doit répondre aux exigences des clients, et un problème à l’une d’entre elles peut retarder le produit complet.

SK hynix s’appuie sur des partenaires externes pour une partie de la fabrication des dies logiques. Cet arrangement peut donner accès à des technologies de fonderie spécialisées, bien qu’il ajoute une coordination entre plusieurs entreprises.

La concurrence ne se résume donc pas à une simple course à la fabrication entre Samsung et SK hynix. Elle oppose une production intégrée à un modèle HBM spécialisé soutenu par des partenaires externes.

Micron ajoute une troisième voie. L’entreprise a commencé les livraisons en volume de HBM4 au premier trimestre 2026 pour les systèmes fondés sur la plateforme Vera Rubin de Nvidia. Micron indique que sa HBM4E utilisera son procédé DRAM 1-gamma, ou 1γ, éprouvé en production.

La feuille de route HBM4 de Micron vise une production en volume de HBM4E au cours de l’année civile 2027. Sa nomenclature de procédés diffère, mais sa stratégie met également l’accent sur l’utilisation d’un nœud bénéficiant d’une expérience de fabrication établie.

Pour les clients de puces d’IA, ces approches renforcent le pouvoir de négociation. Samsung, SK hynix et Micron progressent tous vers HBM4E, même si leurs procédés et leurs méthodes d’encapsulage diffèrent.

Plusieurs fournisseurs qualifiés peuvent réduire la dépendance envers un seul fournisseur. Ils peuvent aussi multiplier les options pour les conceptions mémoire propres aux accélérateurs, les objectifs de performances et les calendriers de livraison.

SK hynix conserve d’importants avantages issus des générations HBM précédentes. Son savoir-faire de production, son expérience de l’encapsulage et ses relations clients lui fournissent une base pour les qualifications. Pourtant, HBM4E rebattre partiellement les cartes, car chaque fournisseur introduit de nouvelles combinaisons de dies et de procédés.

La pression s’exerce désormais dans les deux sens. Samsung doit démontrer que son avance avec le 1c se traduit par des volumes commerciaux durables. SK hynix doit montrer que sa transition plus tardive peut monter rapidement en cadence sans sacrifier les rendements.

La part de production ne révèle ni les rendements ni le volume HBM4E qualifié

La plus grande incertitude n’est pas de savoir si SK hynix peut traiter davantage de wafers 1c, mais combien deviendront des produits HBM4E qualifiés par les clients.

Une estimation de part de production mesure la part de la capacité de fabrication attribuée à un procédé. Elle ne mesure pas directement les bons dies, les piles HBM finalisées ni les livraisons acceptées par les clients.

Cette distinction évite une conclusion trompeuse. Atteindre une part 1c annoncée de 34 % représenterait une avancée substantielle, mais cela ne signifierait pas automatiquement que SK hynix domine HBM4E.

L’entreprise doit encore obtenir de hauts rendements à plusieurs niveaux. Les dies DRAM individuels doivent passer les tests. Le die de base doit fonctionner correctement. L’empilage et l’encapsulage doivent préserver les caractéristiques électriques et thermiques.

Les produits finaux sont ensuite soumis à la qualification des clients. Les fournisseurs d’accélérateurs d’IA testent la mémoire dans différentes limites de performances, conditions d’alimentation, températures et charges de travail. Une qualification échouée ou retardée peut séparer les échantillons techniques des revenus commerciaux.

SK hynix indique avoir sélectionné pour HBM4E des procédés offrant une maturité technologique et une stabilité de production de masse. Cette formulation répond à la préoccupation centrale, mais elle reste une évaluation de l’entreprise.

Son annonce de juin indique également que le produit atteint 16 Gbit/s par broche et améliore l’efficacité énergétique de plus de 20 %. Ces chiffres fournissent un objectif utile, mais pas une vérification indépendante dans les systèmes commerciaux.

Les affirmations de Samsung sur les performances méritent le même traitement. Ses améliorations annoncées en matière d’efficacité et de thermique proviennent de documents de l’entreprise. Des tests tiers comparables ne sont pas encore publiquement disponibles.

Même les comparaisons directes de vitesse peuvent masquer des différences importantes. Un taux de transfert maximal ne décrit ni la bande passante soutenue, ni la consommation en fonctionnement, ni la température du système, ni le pourcentage de produits atteignant cette spécification.

L’allocation de capacité crée une autre incertitude. Une part 1c plus importante doit soutenir plusieurs produits, et pas seulement HBM4E. SOCAMM2 et les livraisons de DRAM conventionnelle utilisent déjà ce procédé.

SK hynix pourrait aussi devoir préserver une capacité 1b importante pour les commandes de HBM3E et de HBM4. Les clients ne cessent pas immédiatement d’acheter une génération précédente dès l’apparition d’un nouveau produit.

Ce chevauchement peut limiter le rythme de transition. Déplacer trop rapidement les équipements et les wafers vers le 1c pourrait mettre sous pression l’approvisionnement des produits établis. Avancer trop lentement pourrait limiter la disponibilité de HBM4E.

Le défi de fabrication s’étend à la capacité d’encapsulage. Produire davantage de dies centraux ne sert à rien si l’encapsulage avancé ne peut pas les traiter à un rythme équivalent.

L’encapsulage HBM nécessite des équipements, matériaux, tests et opérations qualifiées spécialisés. Augmenter une étape sans équilibrer les autres peut créer un goulot d’étranglement ailleurs.

La question des coûts est également en jeu. Les nœuds plus récents devraient à terme produire davantage de bits par wafer, mais les pertes de rendement initiales peuvent augmenter le coût de chaque die utilisable.

HBM amplifie ce risque, car une pile finalisée combine de nombreux composants de valeur. Les fabricants ont besoin de processus de sélection rigoureux pour éviter d’encapsuler des dies qui échoueront ultérieurement.

La concentration des clients représente un autre point de pression. Les grandes entreprises d’accélérateurs d’IA peuvent imposer des spécifications strictes et négocier une personnalisation des produits. Un changement de conception peut obliger les fournisseurs de mémoire à ajuster leurs calendriers ou configurations.

Le plan de production annoncé par SK hynix suppose que la demande restera suffisamment forte pour absorber une production avancée supplémentaire. Les dépenses actuelles d’infrastructure d’IA soutiennent cette hypothèse, mais la composition exacte des produits reste incertaine.

Un changement dans les calendriers des accélérateurs peut déplacer la demande de HBM d’un trimestre à l’autre. Les clients peuvent également qualifier des fournisseurs supplémentaires et redistribuer les commandes.

Aucun de ces risques n’invalide l’expansion de la production. Ils expliquent pourquoi la part de fabrication doit être considérée comme un indicateur précoce plutôt que comme un résultat définitif.

Les preuves les plus convaincantes viendront des volumes qualifiés par les clients. Elles devraient apparaître dans les commentaires sur les livraisons, la composition des produits HBM, l’amélioration durable des rendements et les commandes répétées.

D’ici là, l’expansion de la DRAM 1c de SK hynix montre une préparation. Elle ne prouve pas indépendamment que l’entreprise a transformé cette préparation en avantage de production HBM4E.

La véritable concurrence porte sur une bande passante stable à l’échelle commerciale

Le leadership en HBM4E dépendra de performances système reproductibles, et non du premier échantillon ou de l’annonce de procédé la plus ambitieuse.

Les fournisseurs de mémoire décrivent souvent leurs produits par leur vitesse de transfert, leur capacité et leur efficacité. Les constructeurs de systèmes d’IA doivent traduire ces spécifications en performances réellement exploitables par les accélérateurs.

Un objectif de 16 Gbit/s par broche peut accroître la bande passante disponible. Pourtant, cet avantage ne compte que lorsque la mémoire fonctionne de manière fiable à côté d’un processeur sous des charges de travail soutenues.

L’efficacité énergétique revêt une importance égale. Les centres de données d’IA font face à des contraintes liées à l’approvisionnement électrique, aux équipements de refroidissement, à la densité des baies et aux coûts d’exploitation. Une mémoire consommant moins d’énergie peut améliorer l’économie du système complet.

Le comportement thermique relie ces facteurs. Une pile HBM se trouve à proximité d’un accélérateur à forte consommation. Une mauvaise évacuation de la chaleur peut imposer des vitesses de fonctionnement plus faibles ou accroître les besoins en refroidissement.

SK hynix s’appuie sur son expérience de l’encapsulage pour affirmer qu’il peut gérer cette interaction. Samsung met en avant son contrôle de la mémoire, de la logique, de la fonderie et de l’encapsulage. Micron insiste sur la maturité de ses procédés et l’efficacité à l’échelle système.

Chaque stratégie porte une promesse opérationnelle différente. SK hynix promet une expertise spécialisée dans la fabrication de HBM. Samsung promet une coordination intégrée. Micron promet une transition efficace fondée sur un nœud éprouvé.

Les clients évalueront ces promesses au moyen de données de qualification que le public voit rarement. Ils mesureront les taux d’erreur, les vitesses soutenues, la consommation électrique, la chaleur et la régularité entre les lots de production.

La fiabilité de l’approvisionnement peut compter autant que la meilleure spécification. Les accélérateurs d’IA ont peu de valeur lorsque les pénuries de mémoire empêchent la livraison de systèmes complets.

Cette exigence favorise les fournisseurs qui coordonnent la production de wafers, l’encapsulage, les tests et la livraison. Elle récompense aussi les produits qui maintiennent de hauts rendements sans reconceptions répétées.

La montée en cadence annoncée par SK hynix indique que la direction comprend cette exigence d’échelle. Augmenter la production 1c avant la production de masse de HBM4E laisse du temps pour l’apprentissage du procédé et la préparation des stocks.

Toutefois, l’avance de Samsung signifie que SK hynix ne définit plus seul le calendrier. Samsung commercialise de la HBM4 basée sur le 1c et a annoncé des échantillons HBM4E avant la communication de SK hynix en juin.

La production en volume de HBM4 par Micron ajoute un autre point de référence. Un client comparant les fournisseurs peut désormais considérer l’exécution réelle de HBM4 en parallèle des affirmations futures sur HBM4E.

HBM4E devient ainsi un test d’exécution organisationnelle. Les équipes d’ingénierie doivent coordonner la conception des produits avec les clients tandis que les usines augmentent leur production et que les opérations d’encapsulage préservent le rendement.

Un fournisseur peut dominer sur une dimension et perdre sur une autre. Une vitesse plus élevée peut accroître la pression énergétique ou thermique. Un nœud avancé peut améliorer la densité tout en créant de difficiles rendements initiaux.

La fabrication intégrée peut simplifier la coordination, mais concentrer le risque d’exécution. Les partenariats avec des fonderies externes peuvent donner accès à une technologie de procédé performante tout en ajoutant des dépendances dans la chaîne d’approvisionnement.

Le meilleur produit commercial équilibrera ces compromis. Il devra offrir suffisamment de performances pour justifier son adoption sans introduire de risque inacceptable de qualification ou d’approvisionnement.

Cette issue concerne plus que trois entreprises de mémoire. Nvidia, AMD, les développeurs d’accélérateurs sur mesure, les fournisseurs de cloud et les fabricants de serveurs dépendent tous d’une disponibilité HBM prévisible.

Les développeurs en ressentent aussi les conséquences indirectement. Davantage de bande passante et de capacité peuvent prendre en charge des modèles plus grands, des charges d’inférence plus longues et un débit supérieur. Une mémoire rare peut restreindre les livraisons d’accélérateurs et la capacité cloud.

Les acheteurs d’entreprise devraient donc interpréter les affirmations sur HBM4E comme des signaux d’infrastructure. La question pertinente n’est pas de savoir quelle entreprise a annoncé la spécification la plus élevée. Il s’agit de savoir quelle plateforme reçoit de la mémoire qualifiée en volumes significatifs.

Cette perspective explique aussi l’importance des produits 1c conventionnels. SOCAMM2 et la DRAM pour serveurs apportent une expérience de fabrication avant que le procédé ne porte des engagements HBM4E plus importants.

SK hynix peut utiliser ces livraisons pour affiner le contrôle de fabrication et étendre son pool de dies qualifiés. Cet apprentissage devient précieux lorsque l’entreprise encapsule plusieurs dies dans des piles HBM coûteuses.

La stratégie de l’entreprise est cohérente, mais le résultat concurrentiel reste ouvert. Samsung a déjà démontré sa volonté de prendre plus tôt un risque plus élevé sur les nœuds. Micron s’est assuré une place dans le cycle HBM4.

SK hynix doit maintenant transformer une transition de procédé mesurée en une montée en cadence commerciale rapide. Son plan de production suggère que la phase mesurée touche à sa fin.

Trois signaux détermineront si le plan HBM4E fonctionne

Les prochaines preuves devraient venir de la qualification des clients, d’une échelle de production vérifiée et de l’allocation concurrentielle, plutôt que d’une nouvelle spécification de laboratoire.

Le premier signal est l’avancement de SK hynix dans la qualification des clients. Selon l’entreprise, ses échantillons HBM4E à 12 couches sont déjà entre les mains de grands clients.

Les investisseurs et les acheteurs de systèmes devraient surveiller les formulations indiquant que les échantillons ont dépassé le stade de l’évaluation. Des calendriers de production fermes, des engagements de plateforme ou des programmes clients nommés renforceraient l’argument en faveur d’une montée en cadence réussie.

Un retard de qualification l’affaiblirait. Un tel retard pourrait indiquer des problèmes liés à la vitesse, à la consommation, à la chaleur, à l’encapsulage ou à la compatibilité avec la conception du die de base d’un client.

Le deuxième signal est la relation entre la part de production 1c et les livraisons réelles. La progression trimestrielle annoncée vers 34 % fournit une référence mesurable.

Les mises à jour financières de SK hynix devraient montrer si les livraisons de DRAM de sixième génération continuent d’augmenter. Des commentaires sur des rendements matures ou une meilleure compétitivité en matière de coûts apporteraient un contexte supplémentaire, même si les preuves indépendantes resteraient limitées.

Une hausse de la part de production sans expéditions de produits correspondantes mériterait un examen attentif. Elle pourrait signifier que la production s’accumule avant la demande, ou que la qualification et le packaging n’ont pas suivi le rythme.

Le troisième signal est la répartition des clients entre Samsung, SK hynix et Micron. Samsung a déjà annoncé des échantillons commerciaux de HBM4 et HBM4E. Micron indique que sa HBM4 est produite en volume.

Les programmes d’accélérateurs nommément cités constituent une preuve plus solide que de simples affirmations de leadership. Ils révèlent si un produit a satisfait aux exigences techniques et intégré le plan d’approvisionnement d’un client.

Un recours accru au double approvisionnement affaiblirait toute hypothèse selon laquelle un seul fournisseur peut conserver un contrôle écrasant. Une attribution concentrée à SK hynix renforcerait l’idée que l’expérience du packaging l’emporte encore sur l’adoption plus précoce du 1c par Samsung.

Les lecteurs doivent également distinguer le calendrier des échantillons de celui de la production de masse. Être le premier à livrer peut créer un avantage d’ingénierie, mais une livraison stable à grand volume détermine la disponibilité des systèmes.

Le jugement central est simple. SK hynix déploie la DRAM 1c suffisamment tôt pour soutenir sa production prévue de HBM4E en 2027, et la montée en cadence rapportée est sensiblement plus importante qu’un programme d’échantillonnage.

Samsung a déjà relevé la barre en utilisant le 1c dans la HBM4 commerciale et en envoyant ses propres échantillons de HBM4E. Micron ajoute une autre voie de production crédible.

Cette concurrence rend la prochaine phase plus instructive que la phase des annonces. Observez quelles mémoires passent la qualification client, atteignent des volumes reproductibles et maintiennent leur efficacité au sein des systèmes d’IA commercialisés.

Pour les développeurs et les acheteurs en entreprise, suivez les plateformes d’accélérateurs qui nomment les fournisseurs de mémoire qualifiés. Pour les observateurs du secteur, comparez ces engagements à la croissance rapportée de la production 1c de SK hynix. Si les deux progressent de concert, l’expansion de la DRAM 1c de SK hynix devient un avantage commercial. Si la production augmente sans qualifications visibles, la transition reste une phase de préparation coûteuse plutôt qu’une avance décisive sur la HBM4E.