SK hynix 3D FeNAND transforme la NAND en moteur de calcul IA, mais l’épreuve du matériel reste à venir

SK hynix a détaillé une conception de 3D FeNAND qui fait sortir la NAND de son rôle de stockage, en annonçant un débit de calcul jusqu’à 16 fois supérieur à celui des matrices 2D classiques. L’entreprise fait également état d’une efficacité énergétique jusqu’à 4 950 fois plus élevée dans les conditions qu’elle a évaluées. Ces chiffres font de la 3D FeNAND de SK hynix une réponse particulièrement ambitieuse au problème des transferts de données de l’IA.

Cette recherche ne transforme pas un disque SSD ordinaire en remplaçant de GPU. Elle propose une architecture analogique de calcul-en-mémoire, ou A-CiM, qui exécute certaines opérations mathématiques là où les poids du modèle sont stockés. Cette conception réduit les transferts répétés entre la mémoire et le matériel de traitement distinct.

L’enjeu central est donc architectural, et non simplement commercial. Les systèmes d’IA classiques séparent le stockage, la mémoire et les processeurs, tandis que SK hynix souhaite qu’une structure mémoire unique à haute densité stocke les poids et les traite. Les résultats présentés lors de l’IEEE International Electron Devices Meeting 2025 montrent pourquoi cette idée mérite l’attention. Ils ne permettent pas encore de déterminer si elle peut devenir un matériel d’IA fiable et industrialisable.

SK hynix 3D FeNAND réunit trois optimisations auparavant distinctes

L’évolution importante ne réside pas dans une seule cellule mémoire améliorée, mais dans une architecture qui coordonne la cellule, ses circuits de support et le mappage des charges de travail.

SK hynix a présenté ces travaux dans un article intitulé “Co-Optimizing Cell, Non-Cell, and Page Schemes for Energy Efficient Analog Computing in 3D FeNAND.” L’article a été présenté à l’IEDM 2025, qui s’est tenu en décembre 2025. SK hynix a publié un compte rendu public détaillé le 14 octobre 2026.

La recherche sur la 3D FeNAND de l’entreprise décrit trois domaines d’optimisation liés. Le schéma de cellule contrôle la manière dont les cellules mémoire représentent les valeurs analogiques. Le schéma hors cellule concerne les lignes de mots et les autres structures qui sélectionnent et exploitent ces cellules. Le schéma de page contrôle l’organisation des données et des calculs des réseaux neuronaux.

Cette distinction compte, car le calcul analogique exige davantage que le stockage d’un zéro ou d’un un. Une cellule doit représenter plusieurs niveaux de conductance ou de courant suffisamment distincts pour encoder des poids utiles. Ces niveaux doivent rester lisibles malgré la résistance, les variations électriques et les interactions au sein d’une chaîne NAND verticale.

SK hynix indique avoir ajusté l’algorithme d’écriture avec une modulation du nombre d’impulsions. Cette méthode ajuste une cellule au moyen d’une série contrôlée d’impulsions électriques. L’objectif est de produire davantage de niveaux exploitables dans des conditions de faible courant, où les pertes de tension le long d’une longue chaîne NAND deviennent importantes.

La deuxième modification cible les transitions des lignes de mots. Une ligne de mots transporte la tension utilisée pour sélectionner et contrôler les cellules. La commutation répétée de ces lignes consomme de l’énergie, même lorsque les cellules mémoire elles-mêmes fonctionnent efficacement.

Les chercheurs ont proposé une méthode d’activation à deux lignes de mots. Elle réduit le nombre de transitions nécessaires lors du passage des données dans la matrice. Cette optimisation hors cellule s’attaque aux surcoûts situés hors de l’élément de stockage, un domaine que des benchmarks mémoire idéalisés peuvent masquer.

La troisième modification réorganise le calcul grâce au pipeline intra-page et au découpage des pages. Le pipeline intra-page associe plusieurs couches de réseaux neuronaux et des opérations dupliquées au sein d’une page. Le découpage des pages sélectionne des unités de fonctionnement plus petites lorsqu’une page entière entraînerait du travail inutile.

Selon le résumé technique de l’entreprise, la conception combinée a fourni 20,4 fois plus de TOPS que son architecture 3D FeNAND précédente. Les TOPS mesurent des milliers de milliards d’opérations par seconde. Elle a également fourni 7,17 fois plus de TOPS par watt, une mesure courante de l’efficacité énergétique du calcul.

Ces comparaisons diffèrent des résultats plus élevés obtenus face aux matrices mémoire 2D classiques. SK hynix annonce jusqu’à 16 fois plus de débit et 4 950 fois plus d’efficacité énergétique par rapport à ces alternatives 2D. Il est essentiel de distinguer les références de comparaison. L’une mesure les progrès par rapport aux précédents travaux sur FeNAND, tandis que l’autre mesure l’avantage de densité face aux matrices planes.

Cette recherche modifie le débat autour de la NAND, car la densité seule n’est plus l’objectif final. La matrice doit rendre cette densité utile au calcul sans perdre les gains dans les circuits de contrôle ou dans un mappage inefficace des données.

Le mur de la mémoire de l’IA donne un nouveau rôle à la NAND

SK hynix cible l’énergie dépensée pour déplacer les poids des modèles, sans chercher à faire dépasser aux cellules NAND les processeurs généralistes dans toutes les tâches.

Les accélérateurs modernes déplacent continuellement des données entre le stockage, la mémoire, les caches et les unités de calcul. Ces déplacements consomment de l’énergie et ajoutent de la latence. Le problème s’aggrave lorsqu’un modèle contient davantage de poids qu’une matrice mémoire proche ne peut en conserver.

Une analyse largement citée du calcul-en-mémoire identifie les déplacements de données comme un coût majeur en temps et en énergie. Le calcul-en-mémoire s’attaque à ce coût en exécutant certaines opérations à l’intérieur, ou très près, de la matrice mémoire.

Le calcul analogique-en-mémoire utilise le comportement électrique pour effectuer en parallèle de nombreuses multiplications et additions. Une opération de multiplication-accumulation multiplie les entrées par les poids et additionne les résultats. Les réseaux neuronaux effectuent ces opérations de façon répétée lors de l’inférence et de l’entraînement.

Cette charge de travail confère un avantage stratégique à la mémoire haute densité. Si une matrice stocke davantage de poids, le système les recharge moins souvent. Moins de rechargements peut réduire les transferts, les réécritures et les périodes d’inactivité autour du calcul proprement dit.

Les matrices 2D classiques de calcul-en-mémoire peuvent offrir des opérations parallèles, mais leur disposition plane limite la capacité dans une surface de puce donnée. Un grand modèle doit répartir ses poids entre plusieurs matrices ou charger à répétition de nouveaux groupes. Ces deux choix ajoutent des surcoûts.

La NAND tridimensionnelle résout déjà un problème de stockage connexe en empilant verticalement les cellules mémoire. SK hynix se demande si cette densité verticale peut également prendre en charge le calcul analogique. FeNAND remplace le contrôle conventionnel fondé sur les charges par un mécanisme ferroélectrique adapté à plusieurs états programmables.

Un matériau ferroélectrique conserve une polarisation interne après la disparition du champ électrique externe. La modification de cette polarisation change l’état électrique utilisé pour stocker les données et contrôler le courant de la cellule. En théorie, ce comportement permet un stockage non volatil de poids à plusieurs niveaux.

La NAND 3D commerciale s’appuie généralement sur le nitrure à pièges de charge, ou CTN. Cette structure stocke l’information en piégeant et en libérant des électrons dans une couche isolante. Elle fonctionne bien pour le stockage numérique dense, mais le contrôle précis du courant analogique répond à une exigence différente.

SK hynix affirme que FeNAND offre un meilleur contrôle de plusieurs niveaux de courant à plus faible puissance. Cette caractéristique rend la mémoire pertinente pour les opérations matricielles, et non seulement pour le stockage de fichiers. La structure verticale peut également placer un vaste ensemble de poids dans une zone limitée.

La pression s’exerce sur les architectures qui dépendent de déplacements constants des poids. Les GPU et autres accélérateurs numériques restent plus flexibles et plus matures. Toutefois, leur hiérarchie mémoire de support doit alimenter en permanence des unités de calcul hautement parallèles.

SK hynix ne propose pas l’élimination immédiate de HBM, de DRAM ou des GPU. Son portefeuille plus large comprend les trois grandes catégories de mémoire. FeNAND ajoute plutôt une autre couche possible, optimisée pour le stockage à haute densité des poids et certaines opérations analogiques.

Cette répartition du travail importe. L’entraînement exige souvent une haute précision numérique, des mises à jour fréquentes des poids et une exécution flexible. L’inférence peut utiliser des poids stables pour des opérations répétées, ce qui fait du calcul-en-mémoire non volatil une cible initiale plus plausible.

L’opportunité à court terme se situe donc dans les accélérateurs spécialisés. Les systèmes edge, les moteurs de recherche et les grandes charges d’inférence pourraient en bénéficier lorsque le déplacement des poids domine la consommation d’énergie. Le marché exact dépendra de la capacité de FeNAND à maintenir une précision utile en dehors des conditions de recherche.

Comment la 3D FeNAND de SK hynix transforme la densité en débit

Les gains revendiqués par cette conception proviennent du maintien d’un plus grand nombre de poids sur place et de l’élimination des goulets d’étranglement qui les entourent, et non d’un seul transistor plus rapide.

L’architecture part d’un avantage physique fondamental. La FeNAND verticale empile les cellules les unes au-dessus des autres, ce qui permet de stocker davantage de poids dans une empreinte donnée. Une capacité locale plus élevée réduit la nécessité d’échanger les poids avec la mémoire externe.

La capacité ne produit pas automatiquement du débit de calcul. Les longues chaînes verticales introduisent une résistance, qui crée une chute IR lorsque le courant circule. Une chute IR est la perte de tension causée par le passage du courant à travers une résistance.

Cette perte peut comprimer la plage de courant exploitable. Lorsque les états de courant se rapprochent, le système distingue plus difficilement un poids analogique d’un autre. Une séparation insuffisante augmente le risque d’erreurs de calcul.

L’optimisation de cellule de SK hynix utilise la modulation du nombre d’impulsions pour ajuster les états programmés. Au lieu de s’appuyer sur une seule opération d’écriture grossière, l’algorithme applique des impulsions contrôlées. L’entreprise indique que le schéma retenu a amélioré le comportement multiniveau dans des conditions de faible courant tenant compte des chutes IR.

Le goulet d’étranglement suivant se trouve hors de la cellule. Les lignes de mots doivent activer certaines parties de la chaîne NAND pendant le calcul. Les déplacements répétés entre les lignes sélectionnées ajoutent de l’énergie de commutation et retardent la séquence des opérations.

La recherche utilise l’activation à deux lignes de mots pour limiter cette charge de transition. Deux lignes de mots participent à une opération coordonnée, réduisant les commutations inutiles. Cette approche traite le comportement périphérique comme une partie du moteur de calcul plutôt que comme un câblage passif.

L’organisation des pages constitue le troisième niveau. La NAND lit et exploite des groupes de cellules organisés en pages. Une page trop grande pour une charge de travail peut activer des données et des circuits inutilisés. Une page trop petite peut nécessiter des opérations supplémentaires.

SK hynix a évalué le découpage des pages afin d’équilibrer ces coûts. Son résumé public compare une page de 16 kilooctets à une organisation de 4 kilooctets. La division plus petite peut améliorer le parallélisme lorsqu’elle correspond mieux à la charge de travail assignée.

Le pipeline intra-page modifie aussi la manière dont la matrice gère les couches de réseaux neuronaux. Cette méthode associe plus d’une couche et duplique certaines structures de réseau au sein d’une page. Selon les chercheurs, elle réduit les opérations de propagation avant et les transitions des lignes de mots.

Le programme de l’IEDM décrit le résultat comme une co-optimisation holistique. Cette formulation est importante. Corriger la cellule sans modifier le mappage des pages laisserait intacts les surcoûts au niveau du système.

Le mécanisme explique également le grand écart entre les gains de débit et d’efficacité énergétique. Éviter les rechargements de poids permet d’économiser plus que du temps de calcul. Cela peut éliminer des transferts et des opérations d’écriture répétés, produisant une amélioration bien plus importante du nombre d’opérations par watt.

Toutefois, le chiffre annoncé de 4 950 fois correspond à une comparaison de benchmarks, et non à une promesse concernant un serveur de production complet. Il compare l’approche FeNAND évaluée à certaines matrices mémoire 2D dans le cadre d’hypothèses de surface de puce contraintes. L’électronique de support, la conversion des données et les communications système continuent de consommer de l’énergie.

Les résultats analogiques doivent généralement être convertis en valeurs numériques utilisables par d’autres composants matériels. Les convertisseurs analogique-numérique peuvent occuper de l’espace et consommer beaucoup d’énergie. L’accumulation de résultats partiels entre plusieurs matrices peut aussi réintroduire certains déplacements de données.

Cette recherche reste importante parce qu’elle traite plusieurs de ces interactions avant de crier victoire. Le comportement des cellules, la surcharge de contrôle et l’efficacité du mapping figurent dans une même analyse. C’est plus instructif qu’une démonstration limitée aux cellules.

Elle ouvre également la voie à une co-conception matériel-logiciel. Les compilateurs et outils de mapping de modèles doivent connaître les pages disponibles, la précision et les niveaux de courant. Un accélérateur FeNAND utile nécessiterait des logiciels capables de placer les opérations du modèle selon les atouts du matériel.

La concurrence porte sur le déplacement des poids ou le calcul là où ils résident

Le 3D FeNAND de SK hynix remet en question la hiérarchie mémoire conventionnelle, mais il se mesure aussi à plusieurs autres technologies de calcul en mémoire.

Son principal concurrent est la séparation établie entre processeurs et mémoire. Cette architecture offre flexibilité, précision et logiciels matures. Sa faiblesse réside dans les transferts répétés de données à travers une hiérarchie qui consomme de l’énergie à chaque frontière.

La HBM réduit cette faiblesse en fournissant une très forte bande passante à proximité d’un accélérateur. Elle est devenue centrale dans les systèmes d’IA, car elle alimente les GPU beaucoup plus rapidement que la mémoire conventionnelle. La HBM déplace toutefois toujours les données, tandis que le calcul en mémoire cherche à éviter certains transferts.

Les deux technologies peuvent coexister. La HBM peut gérer les activations qui changent fréquemment et le trafic général de l’accélérateur. Une matrice FeNAND dense pourrait conserver un ensemble plus important de poids fixes et exécuter des opérations matricielles adaptées.

Le calcul en mémoire fondé sur la SRAM offre une autre voie. La SRAM est rapide et compatible avec la logique numérique, mais ses cellules occupent davantage de surface et perdent leurs données sans alimentation. Sa densité limitée peut restreindre la capacité de modèle disponible dans un accélérateur.

La mémoire résistive, ou RRAM, utilise une résistance programmable pour le calcul analogique. Les crossbars RRAM sont devenus une plateforme de recherche importante parce qu’ils exécutent efficacement des opérations matrice-vecteur. Leurs défis pratiques incluent les variations de composants, l’endurance, la surcharge de conversion et le passage à de grandes matrices.

La mémoire à changement de phase et la mémoire magnétique offrent d’autres options non volatiles. Chaque technologie équilibre différemment densité, énergie de programmation, endurance, vitesse et complexité de fabrication. Aucun composant unique n’a supprimé tous les compromis à l’échelle du système.

L’avantage proposé du FeNAND réside dans l’association de la densité verticale et de la programmabilité analogique. Une chaîne tridimensionnelle stocke bien davantage de poids qu’une matrice planaire comparable. Cette densité devient précieuse lorsqu’un modèle exigerait autrement des rechargements fréquents.

Cette approche rivalise aussi avec le traitement numérique proche de la mémoire. Ces systèmes placent une logique conventionnelle à côté de la mémoire plutôt que de s’appuyer sur des états de courant analogiques. Le calcul numérique offre généralement une précision plus prévisible, même s’il peut procurer des gains d’efficacité plus modestes.

IEDM 2025 a illustré cette concurrence élargie. Macronix a présenté une architecture de calcul en stockage mixte basée sur la 3D NAND pour les grands modèles de langage. Son étude de cas utilisait Qwen 2.5 Math 7B et évaluait les erreurs de calcul sur MATH500.

Ces travaux voisins montrent que le calcul basé sur la NAND ne se limite ni à une entreprise ni à un matériau. Les chercheurs explorent des conceptions analogiques, mixtes et de calcul en stockage. Leur motivation commune est de réduire les transferts entre de grands magasins de poids et des processeurs séparés.

SK hynix possède aussi une expérience antérieure dans cette direction de recherche. La présentation de FeNAND de l’IEEE décrivait un précédent dispositif SK hynix doté d’au moins 256 niveaux de conductance par cellule. Ces travaux rapportaient des opérations de multiplication-accumulation stables et une précision de 87,8 % dans la tâche évaluée.

Le nouvel article passe de la démonstration d’un calcul analogique dense à l’optimisation de l’architecture qui l’entoure. Cette évolution importe, car un produit crédible exige davantage qu’un composant aux caractéristiques favorables. Il nécessite une programmation reproductible, des coûts périphériques maîtrisables et un placement des données adapté aux charges de travail.

La question concurrentielle n’est pas de savoir si FeNAND peut exécuter une opération matricielle. Elle est de savoir si un système complet peut préserver ses avantages de densité et d’énergie. Toute conception qui ajoute trop de matériel de conversion, de correction ou de contrôle affaiblit l’argument central.

Les promesses d’efficacité doivent encore passer les tests de précision et de fabrication

La question sans réponse est de savoir si SK hynix peut préserver les avantages annoncés lorsque la variation, la précision, l’endurance et la surcharge du système complet sont mesurées ensemble.

Le calcul analogique échange une part de la certitude numérique contre le parallélisme physique. Les courants s’additionnent naturellement dans une matrice, ce qui permet à de nombreuses opérations de se produire simultanément. Pourtant, le bruit électrique et les variations des composants peuvent modifier le résultat.

Une analyse de 2026 sur la précision analogique identifie le bruit, les variations des composants, les effets de circuit et la surcharge de conversion comme des limites persistantes. Les méthodes de correction peuvent améliorer la précision, mais elles consomment de la surface, du temps ou de l’énergie.

FeNAND fait face à ces défis analogiques généraux, ainsi qu’au comportement d’une longue chaîne verticale. La résistance augmente à mesure que les signaux traversent la structure. Les cellules peuvent affecter les opérations voisines, tandis que les différences de procédé peuvent modifier les seuils de commutation.

Les matériaux ferroélectriques posent leurs propres questions de fiabilité. Les programmations répétées peuvent modifier le comportement du composant au fil du temps. La rétention, l’endurance, la sensibilité à la température et la variation doivent rester acceptables dans de grandes matrices produites industriellement.

Le stockage multiniveau accroît encore la difficulté. Davantage de niveaux augmentent la quantité d’informations stockées par cellule. Ils réduisent aussi la marge électrique entre états adjacents, rendant le bruit et la dérive plus déterminants.

L’optimisation d’écriture de SK hynix traite la séparation des niveaux de courant dans des conditions de résistance modélisées. C’est un élément utile, mais cela ne répond pas à toutes les questions relatives au produit. Les documents publics ne décrivent ni puce commerciale, ni calendrier de fabrication, ni programme de qualification client.

Les limites des benchmarks méritent également attention. Un débit jusqu’à 16 fois supérieur et une efficacité énergétique 4 950 fois plus élevée ne sont pas des multiplicateurs universels. Ces chiffres comparent des architectures particulières, des contraintes de surface de puce et des hypothèses de charge de travail.

L’amélioration de 20,4 fois des TOPS et le gain de 7,17 fois des TOPS par watt utilisent une précédente conception 3D FeNAND comme référence. Ces chiffres isolent mieux la valeur de la co-optimisation. Ils représentent toujours une évaluation de recherche plutôt que des mesures de produit reproduites indépendamment.

Les performances à l’échelle du système dépendront de composants extérieurs à la matrice mémoire. L’acheminement des entrées, la conversion des données, la gestion des erreurs, l’ordonnancement et la communication avec un processeur hôte y contribuent tous. Le refroidissement et l’alimentation électrique influencent aussi l’efficacité déployable.

L’adéquation à la charge de travail crée une autre contrainte. L’inférence riche en opérations matricielles se prête naturellement aux opérations analogiques de multiplication-accumulation. Le code à embranchements, les poids changeants, les tâches à haute précision et les logiciels généralistes s’y prêtent moins bien.

L’architecture des modèles peut évoluer plus vite que la production de semi-conducteurs. Une puce optimisée pour une disposition de pages ou une précision donnée pourrait rencontrer de nouveaux mécanismes d’attention, motifs de parcimonie ou formats de quantification. La programmabilité déterminera dans quelle mesure la conception résiste à ces changements.

Le logiciel reste une couche critique absente du récit public. Les développeurs ont besoin de compilateurs, d’outils de mapping, de routines d’étalonnage et de modèles de performance. Sans cette pile, même un matériel capable reste difficile à utiliser de façon cohérente.

L’intégration en fabrication constitue le principal test à long terme. Les chercheurs doivent intégrer des matériaux ferroélectriques dans un procédé NAND dense sans nuire au rendement ni à la fiabilité. Le dispositif obtenu doit aussi être compétitif économiquement face à la production de mémoire établie.

Aucune de ces limites n’invalide ces travaux. Elles précisent ce que l’article établit. SK hynix a présenté une voie plus intégrée pour le calcul FeNAND, soutenue par d’importants gains de benchmark au niveau de l’architecture.

Ce qui reste à démontrer est la commercialisation. L’entreprise n’a annoncé ni date de production, ni accélérateur nommé, ni fournisseur de systèmes déployant l’architecture. Les lecteurs devraient considérer ces résultats comme une étape de recherche, et non comme une spécification de produit commercialisé.

Trois signaux montreront si FeNAND peut quitter le laboratoire

Les prochaines preuves devront relier les résultats au niveau des matrices à un matériel fonctionnel, une précision reproductible et une trajectoire de fabrication réaliste.

Le premier signal sera une puce de test co-optimisée fabriquée, avec des mesures système inspectables de manière indépendante. Une telle démonstration devrait inclure des convertisseurs, des circuits périphériques, une logique d’ordonnancement et la communication avec l’hôte. Si l’avantage d’efficacité reste important après prise en compte de ces composants, l’argument architectural de SK hynix deviendra bien plus solide.

Le même test devrait rapporter la précision du modèle à côté des TOPS et des TOPS par watt. Un résultat rapide a une valeur limitée si les erreurs analogiques dégradent sensiblement la qualité des sorties. Des mesures à différentes températures et sur plusieurs puces révéleraient si la conception reste stable au-delà d’un échantillon favorable.

Le deuxième signal sera la validation des charges de travail sur des modèles d’IA actuels. Les chercheurs devraient divulguer la taille du modèle, la précision numérique, le comportement de mise à jour des poids, le mapping des pages et la fréquence de rechargement. Des tests d’inférence sur des transformers montreraient si la densité verticale réduit les déplacements dans une charge de travail que les acheteurs envisagent réellement de déployer.

Les comparaisons doivent aussi utiliser des frontières système cohérentes. FeNAND, RRAM, SRAM, les GPU soutenus par HBM et les conceptions numériques proches de la mémoire devraient inclure des coûts périphériques comparables. Un benchmark transparent renforcerait soit les affirmations de SK hynix, soit en préciserait la portée pratique.

Le troisième signal sera une feuille de route de fabrication et de logiciels. Il faudra surveiller les divulgations sur l’intégration du procédé, les données d’endurance, les outils pour développeurs et les partenariats avec des concepteurs d’accélérateurs. Un pilote ou une plateforme d’évaluation nommée indiquerait le passage de la recherche sur les composants à l’ingénierie produit.

Une feuille de route devrait expliquer où FeNAND se situe aux côtés des activités HBM, DRAM et NAND de SK hynix. S’il complète ces produits, le premier déploiement pourrait être un niveau d’inférence spécialisé. S’il exige un nouveau flux de fabrication, son adoption dépendra du rendement et de la demande des clients.

Pour les développeurs et les acheteurs d’entreprise, l’action immédiate est l’observation plutôt que l’approvisionnement. Suivez la frontière système qui sous-tend chaque chiffre de performance. Demandez quelles opérations restent dans la mémoire et lesquelles retournent vers un processeur conventionnel.

Les équipes qui suivent cette évolution devraient conserver les articles, définitions de benchmarks et notes d’implémentation dans une base de connaissances d’ingénierie consultable. Les preuves décisives arriveront au fil des articles sur les composants, des divulgations d’architecture et des publications logicielles.

Le 3D FeNAND de SK hynix a déjà présenté un argument de recherche crédible pour considérer la NAND comme davantage qu’un stockage passif. Son épreuve la plus difficile commence désormais : conserver cet avantage lorsque la précision analogique, le matériel périphérique, les logiciels et la production de masse se rencontrent dans un même système.