Le traitement en mémoire de SK hynix s’attaque aux goulets d’étranglement de l’IA au-delà des GPU et de la HBM

SK hynix a replacé le traitement en mémoire au cœur de sa stratégie IA, malgré des années de dépendance du secteur aux systèmes GPU et HBM. Lors de l’AI Infra Summit 2026, l’entreprise a présenté une puce AiM, une carte accélératrice AiMX et un serveur exécutant une démonstration interactive de grand modèle de langage. Le message était clair : faire transiter chaque opération par un GPU devient un goulet d’étranglement coûteux.

La présentation du 16 septembre n’a pas introduit le PIM comme une invention nouvelle. SK hynix a annoncé son premier échantillon GDDR6-AiM en 2022 et a présenté une carte AiMX en 2023. Ce qui a changé, c’est l’argument de l’entreprise sur la place de cette technologie. SK hynix la positionne désormais comme un partenaire spécialisé des infrastructures GPU et de mémoire à haute bande passante, en particulier pour l’inférence IA rapide.

Cette distinction compte, car l’enjeu principal n’oppose pas SK hynix à Nvidia ou à un autre fabricant de puces. Il oppose l’architecture GPU-HBM conventionnelle à une conception hétérogène qui confie les tâches intensives en mémoire à un matériel mémoire dédié. Cette nouvelle approche promet de réduire les mouvements de données, mais son adoption commerciale dépend encore des logiciels, de l’économie de production et de performances vérifiées de manière indépendante.

Ce que SK hynix a présenté à Santa Clara

SK hynix a présenté le PIM comme un élément opérationnel d’un système plus large de service de l’IA, et non comme une simple puce mémoire de laboratoire.

L’entreprise a participé à l’AI Infra Summit 2026, organisé du 15 au 17 septembre à Santa Clara, en Californie. SK hynix a indiqué que l’événement avait attiré environ 6 000 participants, soit près du double de l’année précédente. Son stand a également doublé de taille et réunissait plusieurs technologies mémoire sous le thème « New Spectrum ».

La présentation PIM comprenait la puce mémoire AiM de l’entreprise, une carte accélératrice AiMX et un serveur intégrant cette carte. Le traitement en mémoire, ou PIM, place des fonctions de calcul limitées au sein de la mémoire ou à proximité immédiate de celle-ci. Il réduit la nécessité de transférer chaque donnée entre la mémoire et un processeur distinct.

Les visiteurs pouvaient interagir avec un service LLM exécuté sur le système présenté. Ce détail va au-delà d’un simple échantillon statique de puce, même si une démonstration en conférence ne confirme pas la maturité pour la production. La présentation de l’infrastructure IA montrait comment SK hynix souhaite que les clients comprennent le produit : comme un composant déployable au sein d’un serveur.

Le vice-président Lim Eui-cheol a présenté cette stratégie lors de la session Data Movement de la conférence. Son intervention avançait que des charges de travail de plus en plus diversifiées ne s’adaptent plus à une conception matérielle unique. Les agents à latence ultra-faible, les applications à contexte long et l’inférence à fort volume imposent des exigences différentes en matière de capacité mémoire, de bande passante et de ressources de calcul.

Selon Lim, l’architecture GPU-HBM conventionnelle ne suffit plus, à elle seule, à répondre à toutes ces exigences. Il s’agit de la position de l’entreprise, et non d’un verdict indépendant sur les systèmes GPU actuels. Elle explique toutefois pourquoi SK hynix a apporté trois technologies distinctes au même événement.

Le PIM cible le décodage rapide et les opérations limitées par la mémoire. La High Bandwidth Flash, ou HBF, est destinée à placer une capacité NAND plus importante entre la HBM et le stockage SSD. SALT-KV est un système piloté par logiciel qui répartit le cache clé-valeur d’un LLM entre les couches HBM, DRAM et SSD.

Un cache clé-valeur stocke des informations d’attention déjà calculées pendant la génération par un modèle de langage. Son empreinte mémoire augmente à mesure que les conversations s’allongent et que davantage de requêtes sont exécutées simultanément. Déplacer ou conserver efficacement ces données peut influencer la vitesse d’inférence et l’utilisation de l’infrastructure.

Ce portefeuille reflète donc un constat central : le service de l’IA nécessitera plusieurs couches mémoire spécialisées plutôt qu’un seul réservoir uniformément rapide. SK hynix cherche à faire évoluer son rôle, de la vente de mémoire haute vitesse vers la conception de l’emplacement des données IA et du lieu d’exécution de certaines opérations.

Cette ambition explique aussi pourquoi l’apparition de 2026 ne doit pas être décrite comme la première présentation du PIM par SK hynix. L’entreprise a annoncé GDDR6-AiM en février 2022. Elle a introduit son premier prototype de carte AiMX en 2023 et a doublé en 2024 la capacité présentée de cette carte pour atteindre 32 Go.

Le dernier événement fait progresser le récit, du développement de composants vers le déploiement système. SK hynix n’a toutefois pas communiqué publiquement les volumes expédiés, les déploiements clients nommés ni le calendrier de production nécessaires pour confirmer une adoption commerciale à grande échelle.

Cet écart crée la tension centrale de l’article. SK hynix peut présenter un serveur PIM intégré et exposer un problème architectural convaincant. L’entreprise doit encore démontrer que les clients adapteront leurs logiciels et leur infrastructure autour de cette solution.

Pourquoi les systèmes GPU et HBM sont confrontés à un problème de mouvement des données

La contrainte visée par SK hynix apparaît lorsque des processeurs coûteux attendent des données plutôt que d’effectuer des calculs utiles.

Les accélérateurs IA modernes associent des processeurs fortement parallèles à une mémoire à haute bande passante, ou HBM. La HBM empile des puces DRAM et les relie par des connexions verticales denses. Le placement de ces piles à proximité d’un GPU fournit une bande passante nettement supérieure à celle de la mémoire serveur conventionnelle.

Cette configuration est devenue centrale pour l’entraînement et l’inférence de l’IA. Toutefois, une puissance de traitement supplémentaire ne supprime pas toutes les contraintes mémoire. Une charge de travail peut rester limitée par la lecture répétée des poids du modèle, des données d’attention ou des résultats intermédiaires.

Le mouvement des données consomme du temps et de l’énergie, même lorsque l’opération mathématique elle-même est simple. Un système conventionnel récupère des données depuis la mémoire, les transmet à un processeur, effectue une opération, puis réécrit le résultat. Répéter cette séquence sur de grands modèles peut laisser le matériel arithmétique sous-utilisé.

Le problème devient particulièrement visible lors du décodage des LLM. Le décodage génère les jetons de sortie de manière séquentielle, de sorte que chaque étape dépend de l’état précédent. Le processus réalise souvent des calculs relativement modestes tout en lisant de grandes quantités de données du modèle et du contexte.

L’entraînement présente un équilibre différent. Il regroupe des opérations mathématiques plus importantes et peut maintenir les unités GPU fortement sollicitées. Les charges de travail d’inférence varient davantage, car les tailles de lots, les longueurs de contexte, les objectifs de latence et les schémas de requêtes diffèrent selon les services.

SK hynix s’appuie sur cette diversité pour contester l’hypothèse selon laquelle chaque opération importante doit être exécutée sur le GPU. L’entreprise ne soutient pas que les accélérateurs généralistes sont devenus inutiles. Elle propose de déporter les opérations limitées par la mémoire qui s’y prêtent, tout en laissant les tâches intensives en calcul aux processeurs établis.

Cette approche met sous pression plusieurs éléments de la conception actuelle des systèmes. Les opérateurs de GPU doivent déterminer si une capacité d’accélération supplémentaire constitue la réponse la plus efficace à une inférence lente. Les fournisseurs de serveurs doivent décider si une nouvelle catégorie de cartes apporte suffisamment de bénéfices pour justifier une complexité accrue.

Les fournisseurs de cloud sont confrontés à une question connexe. Un composant plus rapide a une valeur limitée si les logiciels ne peuvent pas lui attribuer les tâches de manière fiable. L’utilisation du matériel, la compatibilité des modèles, la gestion des systèmes et la maintenance peuvent compter autant que la bande passante théorique.

L’économie dépend également du service exploité par le client. Un agent conversationnel haut de gamme qui privilégie la fourniture immédiate de jetons a des besoins différents d’un service par lots traitant des milliers de requêtes. La récupération à contexte long introduit un autre modèle d’utilisation de la mémoire.

SK hynix indique que le PIM convient le mieux aux charges de travail à décodage rapide des services haut de gamme. Cette précision est importante. Elle limite la proposition aux charges de travail pour lesquelles la faible latence et les accès mémoire répétés justifient un matériel spécialisé.

L’entreprise ne présente pas une technologie mémoire unique comme la réponse à chaque goulet d’étranglement de l’IA. HBF répond aux besoins de capacité et de bande passante pour les usages à contexte long. SALT-KV détermine où les informations mises en cache doivent résider. Le PIM exécute certains calculs à proximité des données stockées.

Cette répartition remet en question la préférence dominante pour l’extension d’une plateforme GPU-HBM familière. Ajouter davantage de GPU et une HBM plus rapide reste plus simple sur le plan opérationnel lorsque les logiciels existants les prennent déjà en charge. Une conception hétérogène n’offre un gain d’efficacité qu’une fois les charges de travail correctement réparties.

Les chercheurs continuent d’identifier le même compromis. Une étude de 2026 sur des systèmes hétérogènes DRAM-PIM-GPU a conclu qu’une efficacité significative exige une co-optimisation à l’échelle du système. Son analyse de conception PIM a constaté que la mémoire statique et la consommation des GPU inactifs peuvent modifier sensiblement l’efficacité apparente.

L’étude a également constaté que le mappage des charges de travail produisait des gains limités de bout en bout dans les configurations testées. Ces résultats n’évaluent pas directement le serveur de 2026 de SK hynix. Ils montrent pourquoi les mesures au niveau des composants ne permettent pas, à elles seules, de prédire les performances complètes d’une application.

Pour les acheteurs d’entreprise, cela signifie que le PIM doit être évalué comme une architecture système. La question pertinente n’est pas de savoir si le calcul peut être effectué dans la mémoire. Elle est de savoir si une application prise en charge accomplit un travail utile plus rapidement et plus efficacement une fois tous les surcoûts inclus.

Le traitement en mémoire de SK hynix rapproche certaines tâches des données

Le traitement en mémoire de SK hynix modifie le lieu du calcul, mais ne transforme pas la DRAM en un remplacement complet du GPU.

La conception AiM de l’entreprise ajoute des fonctions de calcul à la mémoire GDDR6. GDDR6 est une norme de mémoire graphique à haute vitesse qui offre une bande passante importante sans utiliser la structure empilée de la HBM. Plusieurs dispositifs GDDR6-AiM peuvent être combinés sur la carte accélératrice AiMX.

En 2022, SK hynix a indiqué que son premier échantillon GDDR6-AiM fonctionnait à 16 gigabits par seconde et utilisait 1,25 volt. La mémoire de comparaison standard citée par l’entreprise fonctionnait à 1,35 volt. L’entreprise a également revendiqué des performances jusqu’à 16 fois supérieures pour certaines opérations et une réduction de 80 % de la consommation électrique.

Ces chiffres provenaient de SK hynix et décrivaient des conditions spécifiques. Ils ne doivent pas être interprétés comme des gains universels pour l’ensemble des applications IA. L’annonce originale de GDDR6-AiM n’établissait pas les performances de chaque modèle de production, serveur ou pile logicielle.

L’étape suivante a été AiMX. SK hynix a présenté le premier prototype de carte accélératrice en 2023, avec le modèle de langage OPT 13B de Meta. L’entreprise a indiqué que ce système traitait les données plus de dix fois plus vite qu’une comparaison fondée sur GPU, tout en utilisant un cinquième de l’énergie.

Cette affirmation incluait une condition importante. SK hynix a indiqué que les performances supposaient un circuit intégré spécifique à l’application pour l’AiM Control Hub de la carte. Le résultat présenté dépendait donc d’une implémentation de contrôleur particulière, et pas uniquement des puces mémoire.

Le premier prototype AiMX a néanmoins établi le mécanisme envisagé. Au lieu de demander à un GPU de récupérer chaque valeur, la carte exécute les opérations prises en charge à proximité des dispositifs GDDR6-AiM. La réduction du trafic peut libérer le GPU pour des tâches mieux adaptées à ses atouts.

SK hynix a mis à jour le prototype en 2024. La nouvelle carte embarquait 32 Go, soit deux fois la capacité de la version précédente. L’entreprise l’a présentée avec le modèle Llama 3 70B de Meta et s’est concentrée sur l’inférence multi-lots.

Le traitement multi-lots regroupe plusieurs requêtes pour leur exécution. Il peut améliorer l’utilisation des ressources, mais accroît aussi la pression sur la mémoire et l’ordonnancement. SK hynix a présenté AiMX comme un accélérateur d’attention dans cet environnement.

L’attention permet à un LLM de relier le token actuel à des tokens antérieurs pertinents. Elle est essentielle au comportement du modèle, mais implique le déplacement et le traitement de quantités importantes d’état stocké. Certaines parties de l’attention constituent donc une cible attractive pour l’accélération près de la mémoire.

L’entreprise a également affirmé que sa conception de 2024 pouvait tripler la vitesse des LLM mobiles par rapport à la DRAM mobile, à niveau de puissance égal. Là encore, il s’agissait d’une comparaison communiquée par l’entreprise, et non d’un benchmark indépendant à grande échelle. La démonstration AiMX de 32 GB n’a pas annoncé de disponibilité sur le marché grand public.

Lors de la conférence de 2026, Lim a présenté une autre comparaison entre le PIM et la mémoire statique à accès aléatoire, ou SRAM. La SRAM est rapide, mais elle occupe une surface de puce considérable et offre généralement une capacité moindre que la DRAM.

Selon un article coréen consacré à la présentation, Lim a déclaré que le PIM pouvait offrir environ 300 fois la capacité de la SRAM dans une même surface. Il pourrait également conserver une bande passante interne élevée. Les déclarations lors de la conférence présentaient le PIM comme un moyen d’éviter les limites de capacité et de coût de la SRAM.

Cette comparaison porte sur un véritable compromis architectural. Une mémoire locale rapide contribue à réduire la latence, mais les grandes matrices SRAM sont coûteuses et gourmandes en surface. La DRAM offre une densité bien supérieure, même si la DRAM classique ne possède pas les mêmes capacités de calcul direct.

SK hynix propose de séparer la puce mémoire de la puce de calcul et de les connecter verticalement par hybrid bonding. L’hybrid bonding assemble des surfaces polies et des connexions en cuivre sans microbilles de soudure conventionnelles. Cette technique peut permettre des liaisons plus denses entre des puces optimisées indépendamment.

Cette séparation est importante, car l’intégration d’une logique substantielle directement dans une puce DRAM peut réduire la capacité mémoire et accroître les coûts de fabrication. Une puce logique peut utiliser un procédé adapté au calcul, tandis qu’une puce mémoire conserve une conception centrée sur la DRAM.

Toutefois, l’hybrid bonding impose ses propres exigences de production. L’alignement, la qualité des surfaces, la chaleur, le rendement et les tests influencent tous les coûts. Une pile techniquement élégante ne devient pas automatiquement un produit de volume économique.

Le mécanisme est donc plus précis que ne le suggère l’expression « mémoire qui calcule ». AiM traite des opérations prises en charge à proximité des données. AiMX combine ces dispositifs au sein d’un accélérateur. Un processeur hôte, un GPU, une hiérarchie mémoire, un contrôleur et une pile logicielle continuent de coordonner l’ensemble de la charge de travail.

Cette limite est aussi la source du bénéfice potentiel. Le matériel spécialisé n’a pas besoin de remplacer chaque composant pour apporter de la valeur. Il doit seulement éliminer une part suffisante des transferts de données répétitifs d’une charge de travail importante.

Le véritable adversaire est une architecture universelle

SK hynix remet en cause l’idée selon laquelle des combinaisons GPU-HBM toujours plus rapides devraient traiter chaque étape de l’inférence IA.

Il s’agit d’une compétition entre deux approches. La première prolonge l’architecture dominante en ajoutant des accélérateurs plus rapides, des piles HBM plus importantes et des systèmes supplémentaires. L’autre répartit le travail entre GPU, PIM, stockage et niveaux de mémoire gérés par logiciel.

La première approche bénéficie d’une base logicielle mature. Les développeurs utilisent déjà des frameworks GPU établis, des noyaux optimisés, des systèmes de supervision et des outils de déploiement. Les fournisseurs de modèles publient souvent des configurations conçues autour de ces plateformes.

La seconde approche promet une meilleure adéquation entre le matériel et la charge de travail. Les opérations limitées par la mémoire peuvent s’exécuter près des données, tandis que les GPU continuent de traiter les tâches intensives en calcul. Des niveaux de mémoire plus lents mais plus vastes peuvent stocker les informations qui n’exigent pas un accès immédiat.

Cette division rappelle une chaîne de production spécialisée. Chaque composant effectue la tâche correspondant à ses caractéristiques. Le système résultant peut devenir plus efficace, mais sa coordination devient plus difficile.

La stratégie de SK hynix exerce une pression indirecte sur les fournisseurs de GPU. Si les cartes PIM prennent en charge une part significative du décodage, les clients peuvent avoir besoin de moins de cycles GPU pour le même volume de service. Toutefois, des systèmes PIM réussis pourraient aussi accroître la demande de GPU en rendant les services IA complets plus économiques.

C’est pourquoi présenter le PIM comme un remplacement direct du GPU déformerait la présentation actuelle de l’entreprise. SK hynix a montré AiMX dans un serveur et évoqué une infrastructure hétérogène. Sa cible est le déplacement inefficace des données, non l’élimination du processeur.

Samsung offre la référence concurrentielle la plus claire parmi les grands fournisseurs de mémoire. L’entreprise a développé HBM-PIM et démontré cette technologie avec du matériel accélérateur AMD. Samsung a également exploré des conceptions de processing-near-memory et de PIM pour l’IA embarquée.

L’approche de Samsung confirme que l’industrie considère le calcul à proximité de la mémoire comme davantage qu’une expérimentation de SK hynix. Son architecture HBM-PIM déporte certaines opérations vers la HBM au lieu d’utiliser des cartes AiM fondées sur la GDDR6.

La différence de format mémoire ne désigne pas un vainqueur évident. La HBM fournit une bande passante très élevée à proximité d’un accélérateur, tandis que la GDDR6 peut présenter des caractéristiques différentes en matière de capacité, de packaging et de coût. Les clients évalueront les systèmes complets et les charges de travail prises en charge.

Les développeurs de PIM sont également confrontés à un problème classique de standardisation. Le matériel devient plus facile à adopter lorsque les logiciels peuvent le cibler sans réécritures importantes. Une conception liée aux bibliothèques personnalisées d’un seul fournisseur ou à un ensemble étroit d’opérateurs risque de rester un produit de niche.

Les compilateurs doivent identifier les opérations adaptées au déport. Les environnements d’exécution doivent planifier ces opérations et gérer le placement des données. Les outils de supervision doivent expliquer les défaillances et les changements de performances à travers plusieurs emplacements de traitement.

Les modèles évoluent également plus vite que les cycles de renouvellement des serveurs. Un accélérateur optimisé pour un schéma d’attention peut perdre de sa pertinence si de nouvelles architectures modifient les accès mémoire. La reconfigurabilité et les mises à jour logicielles comptent donc autant que les performances brutes du silicium.

C’est là que le portefeuille plus large de SK hynix devient stratégiquement pertinent. SALT-KV tente de prendre des décisions de placement entre la mémoire et le stockage. HBF fournit un niveau de capacité supplémentaire. PIM traite certaines opérations.

Ensemble, ces technologies suggèrent que SK hynix veut influencer l’ensemble du parcours des données. Ce rôle dépasse la fabrication de dispositifs mémoire à bande passante plus élevée. Il exige des logiciels système, une intégration client et un soutien durable aux développeurs.

Les équipes d’ingénierie évaluant ce matériel devront conserver les conditions de benchmark, les versions de modèles, les mesures de puissance et les conclusions de déploiement. Une base de connaissances d’ingénierie consultable peut maintenir ces hypothèses associées aux décisions d’achat ultérieures.

La question concurrentielle dépasse donc celle de savoir quelle entreprise construit la mémoire la plus rapide. Le vainqueur devra rendre la mémoire spécialisée compréhensible et utilisable dans les opérations IA existantes. Un avantage au niveau des composants, sans voie d’adoption, ne modifiera pas la conception des infrastructures.

Ce que les démonstrations PIM ne prouvent toujours pas

SK hynix a établi une continuité technique, mais n’a pas encore démontré une adoption commerciale à grande échelle.

L’effort AiM couvre désormais plusieurs étapes publiques. SK hynix a annoncé l’échantillon mémoire en 2022, présenté une carte en 2023, doublé la capacité affichée en 2024 et montré un serveur en 2026.

Cette progression est significative. Elle indique un investissement continu plutôt qu’une simple annonce de conférence. Toutefois, les démonstrations publiques ne peuvent répondre à plusieurs questions importantes pour les acheteurs.

Premièrement, SK hynix n’a pas communiqué de date générale de production pour la configuration PIM de 2026. La présentation la plus récente n’a identifié ni client hyperscale, ni déploiement contractuel, ni volume d’expédition confirmé.

Deuxièmement, les affirmations de performances les plus marquantes de l’entreprise reposent sur des comparaisons sélectionnées. Les chiffres de 2022 concernaient certains calculs. Le résultat AiMX de 2023 dépendait d’une condition de hub de contrôle basé sur ASIC. La démonstration de 2024 se concentrait sur un modèle et une configuration de traitement spécifiques.

Une évaluation équitable exige un matériel comparable, une qualité de modèle identique, une précision équivalente et la puissance du système complet. Elle devrait également inclure les processeurs hôtes, les composants inactifs, le rafraîchissement mémoire, le réseau et la surcharge logicielle.

La latence devrait être mesurée sur plusieurs tailles de lots et longueurs de contexte. Le débit devrait inclure la planification des requêtes et les transferts de données en dehors de la carte. Les tests de fiabilité devraient couvrir un fonctionnement prolongé, et non seulement une démonstration contrôlée.

Troisièmement, le PIM n’accélère pas toutes les parties d’une charge de travail IA de manière égale. Les opérations intensives en calcul peuvent rester mieux adaptées aux GPU ou aux processeurs tensoriels dédiés. La synchronisation entre appareils peut annuler les gains lorsque les tâches sont mal réparties.

Des travaux universitaires récents renforcent cette prudence. L’efficacité au niveau du système dépend de la configuration des canaux, de la puissance statique, de la structure du modèle et du mappage de la charge de travail. Un résultat favorable pour un noyau peut se réduire une fois l’ensemble du pipeline d’inférence mesuré.

Quatrièmement, les économies de fabrication restent incertaines. L’ajout de logique et d’interconnexions denses peut accroître la complexité de conception. Séparer la mémoire et la logique par hybrid bonding peut préserver la densité mémoire, mais ajoute des étapes de packaging et des considérations de rendement.

Une structure semblable à des chiplets exige également des tests avant et après l’assemblage. Un défaut dans une couche peut affecter la valeur du package combiné. Les fournisseurs doivent démontrer que les gains de performances survivent à ces coûts de production.

Cinquièmement, la portabilité logicielle déterminera la volonté des clients. Les entreprises ne déploient pas un accélérateur pour un seul benchmark impressionnant. Elles ont besoin d’une prise en charge des modèles évolutifs, des frameworks courants, des mises à jour de sécurité, de l’observabilité et d’une maintenance prévisible.

Les affirmations de SK hynix doivent donc être interprétées comme un dossier technique en attente de validation par le marché. L’entreprise a montré que le PIM peut passer d’un échantillon mémoire à un serveur interactif. Elle n’a pas démontré que la plateforme résultante est prête pour de larges cycles de remplacement.

Cette distinction ne rend pas l’annonce sans importance. Elle définit le prochain niveau de preuve. Un autre prototype avec un chiffre plus élevé comptera moins qu’un déploiement identifié fonctionnant dans des conditions de service réelles.

Trois signaux montreront si AiMX devient une infrastructure

La prochaine phase dépendra de preuves côté client, de benchmarks système reproductibles et d’un écosystème logiciel exploitable.

Le premier signal est un engagement de production lié à un système ou à un client identifié. Une date d’expédition, une qualification de serveur ou un déploiement cloud ferait passer AiMX au-delà des démonstrations répétées en conférence. Des informations sur les volumes renforceraient encore cette preuve.

Si SK hynix annonce un tel engagement, son architecture centrée sur la mémoire semblera plus proche d’une plateforme commerciale. Une nouvelle vitrine sans détails de déploiement laisserait la question de l’adoption sans réponse.

Le deuxième signal est un benchmark reproductible de manière indépendante. Il devrait comparer AiMX à un système GPU-HBM défini sur plusieurs modèles, longueurs de contexte et tailles de lots. Les résultats doivent inclure la puissance totale du serveur et la latence de bout en bout.

Un test transparent renforcerait les affirmations selon lesquelles le processing-in-memory de SK hynix réduit les coûts réels d’inférence. Des mesures étroites au niveau des composants ou des systèmes non comparables affaibliraient la comparaison, même si leurs chiffres phares paraissent élevés.

Le troisième signal est un soutien logiciel plus large. Les acheteurs devraient surveiller l’intégration avec les frameworks d’inférence courants, une couverture d’opérateurs documentée, des outils de profilage et le soutien de partenaires serveurs. Un accès public aux développeurs révélerait l’ampleur de l’adaptation des modèles requise par la plateforme.

Une intégration logicielle robuste indiquerait que SK hynix considère l’adoption comme un enjeu allant au-delà des semi-conducteurs. Une pile de démonstration fermée maintiendrait AiMX dans une dépendance à l’ingénierie sur mesure.

Ces signaux offrent également un cadre pratique aux acheteurs techniques. Demandez si le modèle exact s’exécute sans modification de la qualité. Mesurez le serveur dans son ensemble plutôt qu’une seule carte. Consignez quelles opérations s’exécutent sur PIM et lesquelles restent sur le GPU.

Testez ensuite l’évolution des performances lorsque le trafic, le contexte et la taille des lots varient. Les services d’IA restent rarement dans le cadre d’une charge de travail soigneusement sélectionnée. L’infrastructure doit rester utile lorsque les modèles et le comportement des utilisateurs évoluent.

SK hynix a présenté un argument crédible selon lequel le déplacement des données mérite davantage d’attention. Sa présentation de 2026 montre également que PIM a dépassé le stade du premier échantillon de puce de l’entreprise. La question non résolue est de savoir si les clients accepteront un accélérateur supplémentaire et ses exigences logicielles.

Surveillez le premier déploiement en production, le premier benchmark système reproductible et la première pile de développement largement accessible. Ces jalons détermineront si AiMX devient un élément de l’infrastructure d’IA ou reste une démonstration impressionnante.