Il teardown di Intel Panther Lake mostra che 18A è reale, ma non ancora leader nella densità

Intel ha distribuito il suo primo processore commerciale con alimentazione dal retro, ma il teardown di Intel Panther Lake non evidenzia un semplice ritorno alla leadership di processo.

L'analisi, pubblicata il 26 settembre da SemiAnalysis, esamina i transistor Intel 18A, il cablaggio, i floorplan e il packaging Foveros-S. La sua conclusione centrale supera sia l'entusiasmo sia lo scetticismo. Intel ha trasformato due complesse tecnologie produttive in silicio consumer funzionante, ma 18A non guida tutti i nodi avanzati in termini di densità.

Questa distinzione conta perché Panther Lake ha un peso maggiore di un normale processore per laptop. È la prova che Intel può produrre transistor gate-all-around e alimentazione dal retro su scala commerciale. Verifica inoltre se Intel sia in grado di ripristinare una roadmap danneggiata da anni di ritardi.

Il teardown rileva progressi ingegneristici concreti alla base del prodotto. Tuttavia, Panther Lake combina ancora la produzione di Intel e TSMC, invece di dimostrare che Intel possa fornire autonomamente ogni componente di punta.

TSMC rimane il riferimento che Intel deve superare. Il tile grafico di fascia alta di Panther Lake utilizza TSMC N3E, mentre il tile I/O impiega il più datato processo TSMC N6. Il package presenta quindi sia il rilancio produttivo di Intel sia la sua continua dipendenza da una fonderia esterna.

Cosa ha effettivamente rilevato il teardown di Intel Panther Lake

Il teardown conferma che Intel 18A viene distribuito in un processore commerciale, definendo al contempo limiti chiari su ciò che questo traguardo dimostra.

Panther Lake, commercializzato come Intel Core Ultra Series 3, utilizza un design disaggregato formato da vari componenti specializzati. Un compute tile, un GPU tile e un I/O tile poggiano su una base passiva in silicio. Intel chiama il sistema di packaging Foveros-S.

Entrambe le varianti del compute tile utilizzano Intel 18A. Il più piccolo tile grafico Xe3 a quattro core utilizza Intel 3, mentre il più grande tile grafico a 12 core utilizza TSMC N3E. Entrambi i tile I/O disponibili utilizzano TSMC N6.

Questa divisione consente a Intel di riservare il suo processo più recente alle funzioni che ne traggono maggiore vantaggio. Core CPU, cache, unità di elaborazione neurale e diverse funzioni precedentemente affidate al system-on-chip condividono il compute tile 18A.

L'architettura limita inoltre il rischio produttivo di Intel. I processi maturi gestiscono le interfacce analogiche e altre funzioni che ricavano meno valore dalla scalabilità dei transistor all'avanguardia.

SemiAnalysis ha esaminato il compute tile PTL-U, entrambi i tile grafici e il tile I/O più piccolo. Il suo teardown di Panther Lake utilizza imaging in sezione trasversale e analisi dei materiali per ispezionare strutture nascoste sotto la superficie del chip.

Le prove raccolte supportano diverse conclusioni.

Primo, 18A utilizza transistor RibbonFET a quattro fogli. RibbonFET è il nome scelto da Intel per un transistor gate-all-around, in cui il gate circonda canali di silicio sovrapposti per un controllo elettrico più preciso.

Secondo, PowerVia sposta la rete principale di alimentazione dietro lo strato dei transistor. Sei livelli metallici sul retro misurati alimentano i contatti locali dei dispositivi tramite connessioni verticali su scala nanometrica.

Terzo, la libreria ad alte prestazioni distribuita da Intel utilizza un pitch M0 di 36 nanometri. M0 è il primo strato metallico locale sopra i transistor. Il process design kit di Intel supporta anche un'opzione più compatta da 32 nanometri.

Quarto, la logica 18A rappresentativa misurata da SemiAnalysis presenta una densità simile alla logica TSMC N3E nel GPU più grande di Panther Lake. Era inoltre del 18,6% più densa dell'esempio GPU Intel 3 secondo il modello di analisi.

Questi risultati non rendono Intel 18A il leader universale della densità. SemiAnalysis conclude che la sua densità di picco è inferiore a TSMC N3P, TSMC N2 e Samsung SF2.

Anche il confronto presenta dei limiti. La densità delle celle rappresentative non coincide con la densità di transistor dell'intero die. I progetti reali combinano logica, memoria, circuiti analogici, spazi vuoti per il routing e blocchi specializzati.

Ciononostante, il teardown cambia il dibattito. Intel 18A non è più soltanto una promessa di roadmap, un veicolo di test o un documento per conferenze. È una tecnologia produttiva che può essere sezionata, misurata e confrontata.

PowerVia cambia il cablaggio prima di cambiare il titolo

Il meccanismo più importante di 18A non è un numero più piccolo associato al nodo. È la separazione tra cablaggio di alimentazione e di segnale.

I processori tradizionali instradano entrambi tramite strati metallici sopra i transistor. Le linee di alimentazione occupano spazio prezioso vicino ai dispositivi, mentre le connessioni verticali trasportano la corrente verso il basso dagli strati superiori più larghi.

PowerVia sposta la rete di alimentazione primaria sul retro del wafer. Via passanti nel silicio su scala nanometrica collegano quindi la rete ai contatti di source e drain vicino a ciascun transistor.

Il teardown di Intel Panther Lake identifica gli strati di segnale sul fronte da M0 a M14. Identifica inoltre uno stack di alimentazione separato sul retro da BM0 a BM5. Gli strati più vicini ai transistor sono M0 e BM0.

Questa separazione fisica offre un vantaggio pratico. I fili di segnale non competono più con le principali linee di alimentazione per le stesse tracce di routing locali.

Intel può quindi utilizzare una struttura compatta di celle logiche a cinque tracce, mantenendo fili locali relativamente robusti. SemiAnalysis ha misurato un'area trasversale M0 molto maggiore nella logica dei performance core di 18A rispetto al motore vettoriale grafico N3E.

Un conduttore più largo riduce generalmente la resistenza e la densità di corrente. Tuttavia, fili più alti e larghi aggiungono anche capacità. Il risultato finale del circuito dipende dall'equilibrio fra questi effetti.

Intel afferma che PowerVia può ridurre fino a dieci volte il droop dinamico di tensione nel caso peggiore. Il droop di tensione è una riduzione temporanea dell'alimentazione quando la richiesta di corrente di un circuito cambia rapidamente. L'azienda sostiene inoltre una compattazione dell'area a livello di blocco fino all'11% nei progetti instradati.

Queste cifre provengono dai dati di processo 18A di Intel stessa, quindi non dovrebbero essere considerate risultati universali di Panther Lake. Progetti, carichi di lavoro, librerie e layout fisici differenti possono produrre esiti diversi.

Il teardown offre prove più concrete sull'implementazione. Rileva una rete di rame sul retro che alimenta i dispositivi attraverso nano-TSV. Mostra inoltre come Intel utilizzi connessioni in tungsteno rivestite di molibdeno e cablaggio locale in rame sul fronte.

PowerVia comporta dei costi. Intel deve lavorare entrambi i lati del wafer e mantenere l'allineamento attraverso ulteriori fasi produttive. Lo stack sul retro introduce inoltre capacità, resistenza termica e complessità di integrazione.

Il comportamento termico merita attenzione perché Intel sostituisce parte del silicio sotto la logica densa con materiale dielettrico. Questo isolamento sopprime la conduzione indesiderata sotto i ribbon, ma indebolisce un percorso diretto del calore attraverso il silicio.

Il calore deve attraversare più efficacemente contatti, cablaggi e package. Questo rende il comportamento di raffreddamento sotto carichi di lavoro prolungati un importante test a livello di sistema.

RibbonFET aggiunge un ulteriore livello di compromessi ingegneristici. Il design di Intel utilizza quattro nanosheet sovrapposti, mentre l'esempio Samsung SF2 studiato da SemiAnalysis utilizza tre fogli più larghi.

Un maggior numero di fogli aumenta la larghezza di canale disponibile, ma rende più difficile la fabbricazione. Fogli più stretti migliorano il controllo del gate, sebbene confinamento e scattering possano influenzare il movimento dei portatori.

Questi compromessi spiegano perché Intel 18A non può essere valutato soltanto attraverso la densità. Alimentazione, resistenza, leakage, comportamento della tensione, producibilità e calore contribuiscono tutti alle prestazioni utili.

La tecnologia è significativa perché Intel ha combinato il suo primo transistor gate-all-around con la sua prima rete commerciale di alimentazione dal retro. Le fonderie spesso preferiscono introdurre separatamente grandi cambiamenti di processo.

Intel ha accettato entrambi i rischi contemporaneamente. Panther Lake dimostra che la struttura combinata può essere distribuita, ma resa a lungo termine e costi restano al di fuori della visione diretta del teardown.

Panther Lake vs Lunar Lake rivela core incrementali e consolidamento aggressivo

I maggiori guadagni di area di Panther Lake derivano dall'integrazione e dalla riprogettazione dei blocchi, non da una drammatica reinvenzione dei suoi core CPU.

Lunar Lake offre il riferimento architetturale più chiaro. Entrambe le piattaforme abbinano quattro performance core a quattro efficiency core a basso consumo nelle configurazioni a minore potenza. Collocano inoltre grafica, media, display ed elaborazione neurale vicino al complesso CPU.

Il confronto tra Panther Lake e Lunar Lake mostra che l'impronta dei performance core rimane quasi invariata. Eppure il core Cougar Cove di Panther Lake aumenta la cache L2 privata da 2,5 MiB a 3 MiB.

Ciò significa che Intel ha inserito il 20% in più di capacità L2 in un'area di core approssimativamente uguale. Una maggiore cache privata può mantenere i dati di lavoro più vicini alle unità di esecuzione e ridurre gli accessi alla cache condivisa o alla memoria principale.

La cache L3 condivisa dei performance core è diventata più piccola del 14,8%. Questo cambiamento rafforza l'idea che Panther Lake ridistribuisca le risorse di memoria anziché limitarsi a ingrandire ogni livello.

Il suo cluster di efficiency core a basso consumo Darkmont è più piccolo del 5% rispetto al cluster Skymont di Lunar Lake. La maggior parte della riduzione deriva dalla riorganizzazione delle regioni L2 e delle relative strutture di supporto.

Si tratta di miglioramenti significativi, ma non di una riprogettazione completa della CPU. SemiAnalysis descrive i cambiamenti dei core come incrementali, un utile contrappeso all'attenzione rivolta a 18A.

Il cambiamento strutturale più ampio è il consolidamento. Meteor Lake e Arrow Lake utilizzavano un tile system-on-chip separato per varie funzioni della piattaforma. Panther Lake elimina quel tile attivo.

Il processore neurale, i core a basso consumo, i controller di memoria, i motori media, i motori display e le interfacce fisiche ora condividono il compute tile 18A. Le richieste di memoria della CPU non devono più attraversare un collegamento die-to-die prima di raggiungere il controller di memoria.

L'eliminazione di questo passaggio può ridurre la latenza e l'energia dell'interfaccia. Rimuove inoltre un componente attivo in silicio dal package.

Il compromesso è che i circuiti analogici e di interfaccia devono occupare costosa area 18A. Questi blocchi non si riducono come la logica digitale densa, poiché requisiti esterni di tensione e integrità del segnale ne vincolano la geometria.

Il processore neurale di Panther Lake mostra la più drastica riduzione misurata. SemiAnalysis riferisce che NPU 5 occupa il 36,9% di area in meno rispetto a NPU 4 di Lunar Lake.

Intel ha mantenuto il conteggio totale delle operazioni multiply-accumulate INT8, riducendo i motori di calcolo neurale da sei a tre. Ogni nuovo motore dispone di un array di calcolo più grande, ma il design dimezza scratchpad e processori SHAVE programmabili.

Questo consolidamento riduce le strutture di controllo e archiviazione duplicate. Crea inoltre un punto di pressione per i carichi di lavoro i cui dati intermedi non possono rimanere nel più piccolo pool di memoria locale.

NPU 5 aggiunge il supporto nativo per FP8. FP8 utilizza metà della larghezza degli operandi di FP16, riducendo il fabbisogno di archiviazione e trasferimento quando un modello tollera la minore precisione.

Entrambe le generazioni soddisfano la soglia di 40 TOPS per il processore neurale fissata da Microsoft per i Copilot+ PC. Panther Lake raggiunge questa categoria con un'area NPU misurata sostanzialmente inferiore.

I benchmark dei prodotti suggeriscono che queste scelte architetturali producano sistemi utili, non soltanto attraenti immagini al microscopio. Una recensione indipendente di Panther Lake ha rilevato una forte efficienza e buone prestazioni della grafica integrata.

La recensione ha evidenziato anche dei limiti. Un gioco impegnativo ha ottenuto in media 24 fotogrammi al secondo a 1080p usando il preset più elevato. Aumentando le impostazioni delle prestazioni di Windows, il risultato è salito a 35 fotogrammi al secondo.

Quel divario è importante perché la grafica di fascia alta di Panther Lake dipende da un tile prodotto da TSMC. Il successo più visibile di Intel nelle prestazioni consumer non è esclusivamente un risultato di Intel 18A.

Il package a nodi misti è al tempo stesso un punto di forza e un'ammissione

Foveros-S consente a Intel di creare un prodotto competitivo prima che ogni componente sia pronto per 18A, ma impedisce che Panther Lake rappresenti una vittoria pura della fonderia.

Panther Lake separa le funzioni di calcolo, grafica e I/O in tile. Questi tile attivi sono affiancati su una base di silicio passiva, anziché sovrapporre verticalmente logica attiva.

I microbump collegano ciascun tile ai circuiti ad alta densità presenti nella base. I through-silicon via trasportano i segnali attraverso la base verso il substrato del package e la scheda madre.

Intel documenta un passo di connessione nominale di 36 micrometri per Foveros-S. SemiAnalysis ha misurato bump locali adiacenti di circa 25,24 micrometri in una sezione trasversale di Panther Lake.

La minore distanza locale supporta comunicazioni dense tra i tile. Tuttavia, ogni connessione del package consuma comunque energia e introduce latenza rispetto alla comunicazione all'interno di un singolo die.

Intel evita un importante attraversamento collocando CPU e controller di memoria sullo stesso tile di calcolo. Il tile grafico separato deve comunque attraversare un collegamento del package per raggiungere la memoria principale.

Cache grafiche più grandi possono ridurre tale traffico. Non possono eliminare il collegamento né il suo costo elettrico.

Il package offre vantaggi produttivi convincenti. I die più piccoli hanno minori probabilità di contenere un difetto casuale fatale rispetto a un singolo die grande. Intel può inoltre testare i componenti prima di combinarli.

Il riutilizzo dei tile distribuisce i costi di progettazione e qualificazione su più prodotti. Diverse opzioni GPU e I/O consentono a Intel di servire varie classi di laptop senza produrre un unico progetto sovradimensionato per ogni modello.

Soprattutto, questa configurazione limita il processo più recente al tile di calcolo. Intel non deve trasferire immediatamente su 18A ogni blocco di interfaccia o GPU di fascia alta.

La GPU Xe3 più piccola usa Intel 3, mentre la versione più grande a 12 core usa TSMC N3E. I tile I/O restano su TSMC N6, dove è possibile riutilizzare interfacce fisiche consolidate.

Si tratta di una scelta razionale di ingegneria del prodotto. Rivela però anche la differenza tra realizzare un processore competitivo e dimostrare una leadership completa nella fonderia.

Un tempo Intel produceva internamente quasi tutte le principali parti dei suoi processori client. Panther Lake dipende invece dalla specializzazione dei processi, da wafer esterni e dal packaging avanzato.

La presenza di TSMC è particolarmente rilevante perché la logica di calcolo 18A e la logica grafica N3E hanno mostrato una densità rappresentativa simile. Intel ha comunque scelto N3E per l'implementazione GPU più grande.

Sono plausibili diverse spiegazioni, tra cui tempi di progettazione, maturità delle librerie, capacità, costi e rischio. Il teardown non stabilisce quale fattore abbia prevalso, quindi affermazioni più forti andrebbero oltre le prove disponibili.

Il packaging stesso aggiunge costi. Intel paga la base di silicio passiva, i circuiti die-to-die, l'assemblaggio dei microbump, i test e le potenziali perdite durante il bonding.

Un tile più piccolo può migliorare la resa dei wafer, ma un prodotto completo richiede comunque più componenti funzionanti e un processo di assemblaggio riuscito. La misura economica rilevante è il costo di un package funzionante.

Questa tensione rende Foveros-S centrale per il recupero di Intel. Offre all'azienda flessibilità mentre il suo sistema produttivo si ricostruisce. Rende però anche più difficile per gli osservatori esterni valutare l'economia della produzione.

L'annuncio ufficiale di Intel relativo all'architettura Panther Lake prometteva un'efficienza al livello di Lunar Lake con prestazioni della classe di Arrow Lake. Prevedeva inoltre guadagni superiori al 50% nelle prestazioni di CPU e grafica rispetto ai confronti con la generazione precedente.

Tali affermazioni dipendono dai test e dalle configurazioni scelti da Intel. I sistemi in commercio e i benchmark indipendenti offrono prove migliori per stabilire se il package completo soddisfi le aspettative degli acquirenti.

Il teardown può spiegare dove è stata spostata l'area e come sono collegati i die. Non può rivelare il costo del package, la resa produttiva, i volumi di fornitura o il comportamento energetico di ogni carico di lavoro reale.

Intel 18A è una pietra miliare produttiva, non una rimonta completata

Panther Lake dimostra che Intel può realizzare un processo avanzato, ma la leadership richiede un'economia ripetibile e prodotti competitivi attraverso più generazioni.

I problemi produttivi di Intel non sono stati semplici slittamenti di calendario. I ritardi nei nodi di processo hanno sconvolto le roadmap client e server, indebolito il timing dei prodotti e aiutato i concorrenti a guadagnare terreno.

Panther Lake assume quindi un valore simbolico. Arriva come silicio reale dopo che Intel è passata da Intel 4 in Meteor Lake a Intel 3 nei più recenti prodotti server.

Intel afferma che 18A migliora la densità dei chip del 30% rispetto a Intel 3. I suoi materiali attuali dichiarano inoltre prestazioni fino al 18% superiori a pari potenza, oppure consumi inferiori del 38% a pari prestazioni.

Restano dati aziendali, non garanzie neutrali. L'implementazione commerciale di Panther Lake offre agli analisti un campione fisico, ma non rivela tutte le condizioni operative alla base dei confronti di Intel.

Il teardown fornisce una valutazione più circoscritta e difendibile. La logica di calcolo 18A rappresentativa di Intel eguaglia in densità la logica grafica TSMC N3E e supera l'esempio Intel 3 misurato.

Al tempo stesso, 18A non conquista il primato della densità massima rispetto a ogni nodo contemporaneo. TSMC N3P e N2, insieme a Samsung SF2, restano davanti nel confronto.

Samsung ha inoltre raggiunto la produzione gate-all-around prima di Intel. I suoi nodi precedenti non includevano la distribuzione commerciale dell'alimentazione dal retro, conferendo alle tecnologie diversi punti di forza e profili di maturità.

N2 di TSMC aggiunge un ulteriore riferimento competitivo. Intel deve dimostrare che 18A e i suoi successori restino attraenti dopo che i nodi rivali raggiungeranno una produzione su larga scala.

L'Intel Panther Lake Teardown individua inoltre costi termici e di capacità che complicano le semplici narrazioni di marketing. L'alimentazione dal retro migliora la libertà di routing, ma le strutture aggiuntive non sono gratuite.

La resa resta la maggiore incognita. Un processo tecnicamente impressionante può comunque avere difficoltà se da ciascun wafer emergono troppo pochi die funzionanti o se richiede uno screening costoso.

Intel non ha divulgato informazioni sufficienti e specifiche per prodotto affinché osservatori esterni possano calcolare la resa 18A di Panther Lake. Un teardown non può ricavare quei dati di fabbrica da un singolo dispositivo funzionante.

L'adozione da parte delle fonderie rappresenta un'altra prova. Intel ha progettato Panther Lake internamente, consentendo ai suoi team di prodotto e produzione di coordinarsi strettamente.

I clienti esterni hanno bisogno di strumenti di progettazione maturi, proprietà intellettuale riutilizzabile, regole prevedibili e tempistiche affidabili. Il successo con un processore interno non dimostra automaticamente quel modello di fonderia più ampio.

L'analisi indipendente del processo aggiunge peso alle prove fisiche. Un'analisi di 18A dell'aprile 2026 ha inoltre identificato strutture front-end RibbonFET e i materiali utilizzati nell'interconnessione di Intel.

Più analisi fisiche riducono la credibilità dell'argomento secondo cui 18A esisterebbe soprattutto nelle presentazioni. Lasciano comunque irrisolte le questioni commerciali.

L'affermazione più forte di Intel riguarda ora l'esecuzione, non la leadership assoluta. Ha introdotto insieme dispositivi gate-all-around e alimentazione dal retro, li ha prodotti in volume e li ha integrati nei computer consumer.

La sua affermazione più debole è che una sola implementazione di successo ripristini la posizione detenuta da Intel prima dei ritardi a 10 nanometri. La leadership di processo richiede anche prestazioni, densità, resa, costi, capacità e consegne costanti.

Panther Lake supera il primo test di credibilità. Non risolve l'intera competizione.

Tre segnali mostreranno se Intel può ripetere il risultato

La fase successiva dipende dalla coerenza produttiva, dall'adozione esterna e dalla capacità dei prodotti successivi di Intel di ridurre la dipendenza dalle fonderie rivali.

Il primo segnale è la disponibilità sostenuta di Panther Lake in numerosi design di laptop. Un'ampia offerta suggerirebbe che Intel può produrre un numero sufficiente di tile di calcolo 18A funzionanti, assemblando al contempo package a nodi misti in volumi utili.

La disponibilità dovrebbe essere valutata insieme a misurazioni indipendenti di consumi e prestazioni. Un prodotto può essere distribuito ampiamente senza essere leader, mentre un prodotto veloce può restare commercialmente limitato dalla fornitura o dai costi.

Autonomia della batteria, prestazioni CPU sostenute, temperature e comportamento grafico contano più dei brevi benchmark di picco. Queste misurazioni testano gli effetti di sistema che le immagini dei transistor non possono cogliere.

Se Panther Lake rimarrà ampiamente disponibile e competitivo attraverso più cicli di prodotto, l'affermazione produttiva di Intel si rafforzerà. Configurazioni limitate o una fornitura incoerente la indebolirebbero.

Il secondo segnale è l'uso di Intel 18A da parte di clienti esterni. Panther Lake beneficia di un'organizzazione di progettazione interna in grado di adattarsi direttamente ai vincoli di processo di Intel.

Un'attività di fonderia credibile deve supportare aziende che non condividono la roadmap di prodotto né la conoscenza istituzionale di Intel. Tali clienti necessitano di strumenti di progettazione ripetibili e fiducia nelle consegne.

Intel ha già descritto 18A come pronto per progetti dei clienti e in produzione ad alto volume. Impegni pubblici per prodotti da parte di progettisti di chip esterni offrirebbero una validazione più impegnativa.

Il terzo segnale è il modo in cui Intel assegna i futuri tile di calcolo e grafica. La GPU più grande di Panther Lake resta su TSMC N3E, mentre il suo I/O rimane su TSMC N6.

Questa strategia è sensata oggi. I prodotti futuri mostreranno se Intel riuscirà a spostare silicio di maggior valore sui propri processi senza sacrificare tempi, prestazioni o sostenibilità economica.

Una quota maggiore di tile competitivi prodotti da Intel rafforzerebbe l'idea che 18A abbia stabilito una base riutilizzabile. Una dipendenza continua da TSMC mostrerebbe che il packaging avanzato resta il ponte di Intel, non la sua destinazione.

La conclusione più utile è quindi più circoscritta sia del trionfo sia del fallimento. Con Panther Lake, Intel ha superato una difficile soglia produttiva.

Il chip combina transistor RibbonFET funzionanti, distribuzione commerciale dell'alimentazione dal retro e un flessibile package multi-tile. La sua architettura produce inoltre risparmi di area misurabili nei blocchi cache, core di efficienza e NPU.

Tuttavia, l'Intel Panther Lake Teardown descrive un prodotto costruito attraverso compromessi selettivi. Intel 18A è competitivo con N3E nella logica studiata, ma non domina ogni confronto di densità. Il tile grafico premium proviene ancora da TSMC.

Osservate i sistemi reali, i clienti esterni di 18A e le prossime assegnazioni di tile di Intel. Questi tre segnali riveleranno se Panther Lake ha avviato una ripresa ripetibile o ha segnato un singolo successo gestito con cura.