Il chip di fotonica del silicio dell'Università di Pechino raggiunge 3,2 Tbps, ma il record di laboratorio non è un prodotto pronto per la distribuzione

I ricercatori dell'Università di Pechino hanno portato un chip di fotonica del silicio a 3,2 terabit al secondo, mettendo in discussione le ipotesi su quanto possano scalare i modulatori in puro silicio. L'esperimento ha combinato otto canali ottici, ciascuno con una capacità di 400 gigabit al secondo, con l'elaborazione del segnale mediante reti neurali. La sua rilevanza risiede in questa combinazione, non soltanto nella capacità annunciata.

Il risultato di fotonica del silicio dell'Università di Pechino affronta un problema crescente nei cluster di calcolo AI. Gli acceleratori possono elaborare carichi di lavoro enormi, ma necessitano comunque di collegamenti efficienti per trasferire parametri dei modelli, attivazioni e altri dati. Le connessioni in rame diventano più difficili da estendere all'aumentare della larghezza di banda, mentre i componenti ottici affrontano limiti propri in termini di costi, consumi e produzione.

I ricercatori hanno usato strutture a luce lenta per aumentare l'interazione tra luce e silicio. Hanno poi applicato reti neurali artificiali per correggere le distorsioni nei segnali ricevuti. Questo approccio colloca il lavoro nel confronto con materiali alternativi per modulatori, incluso il niobato di litio a film sottile, e con motori fotonici commerciali da 3,2 Tbps già avviati verso la valutazione da parte dei clienti.

La distinzione è importante. Il team ha riportato un esperimento di trasmissione ad alta capacità, non un ricetrasmettitore completamente assemblato e pronto per l'impiego. Il risultato definisce un percorso tecnico che i fornitori possono esplorare, ma resa produttiva, consumo totale del collegamento, packaging ed elaborazione in tempo reale restano questioni aperte.

Il risultato della fotonica del silicio dell'Università di Pechino raggiunge 3,2 Tbps

Il risultato centrale è un chip di modulatori in puro silicio a otto canali che raggiunge una capacità aggregata di 3,2 Tbps in condizioni di laboratorio.

Il lavoro è apparso su Nature Communications il 16 luglio 2025. Tra gli autori figurano ricercatori dell'Università di Pechino, dell'Università della California a Santa Barbara, della Beijing Information Science and Technology University, del Peng Cheng Laboratory e di altre organizzazioni di ricerca.

L'articolo descrive un chip a otto canali con multiplexing a divisione di lunghezza d'onda. Il multiplexing a divisione di lunghezza d'onda, o WDM, invia flussi di dati separati su diversi colori della luce. Ogni canale ha raggiunto 400 Gbps usando la modulazione di ampiezza d'impulso a quattro livelli, comunemente chiamata PAM-4.

PAM-4 rappresenta due bit con ogni simbolo trasmesso usando quattro livelli di segnale. È già un formato importante nel networking ad alta velocità dei data center. Il suo impiego conferisce all'esperimento maggiore rilevanza industriale rispetto a un risultato basato su un formato di modulazione insolitamente specializzato.

Insieme, gli otto canali hanno prodotto una capacità dati totale di 3,2 Tbps. I ricercatori hanno riportato tassi di errore sui bit inferiori alla soglia di correzione degli errori diretta a decisione rigida. Tale soglia indica se la correzione degli errori convenzionale possa recuperare i dati trasmessi con affidabilità sufficiente per un collegamento di comunicazione.

L'area di modulazione attiva misurava 4 millimetri per 0,5 millimetri. Questa impronta ha prodotto una densità di velocità dati on-chip riportata di 1,6 terabit al secondo per millimetro quadrato. L'array è stato fabbricato su un wafer di silicio su isolante da 200 millimetri utilizzando un processo standard di fotolitografia a 90 nanometri.

Questo dettaglio produttivo supporta una delle affermazioni più importanti dell'articolo. I modulatori a luce lenta usano puro silicio e presentano dimensioni compatibili con una fonderia commerciale di fotonica del silicio. Non richiedono un nuovo materiale ottico legato alla sezione di modulazione.

I singoli bracci di modulazione misuravano soltanto 249 micrometri. Il chip ha inoltre mostrato una larghezza di banda elettro-ottica di 90 gigahertz, un'efficienza di modulazione di 0,82 volt-centimetri e una banda passante ottica estesa per 7 nanometri attorno a 1.550 nanometri.

Queste metriche descrivono aspetti correlati del progetto. La larghezza di banda indica la rapidità con cui il modulatore può rispondere. L'efficienza di modulazione riflette quanta tensione e lunghezza del dispositivo sono necessarie per modificare il segnale ottico. La banda passante mostra quanta parte dello spettro ottico la struttura possa utilizzare efficacemente.

I modulatori al silicio convenzionali costringono spesso i progettisti a un compromesso tra efficienza e larghezza di banda. Un dispositivo più lungo può aumentare l'interazione luce-materia, ma occupa anche più area e può introdurre limitazioni elettriche. Un dispositivo più corto migliora la densità, ma normalmente offre minore interazione a una data tensione di pilotaggio.

La struttura a luce lenta del team modifica questo equilibrio. Utilizza una guida d'onda periodica contenente elementi risonanti in cascata, facendo sì che la luce trascorra più tempo effettivo di interazione all'interno di una regione compatta. I ricercatori hanno progettato la struttura per migliorare la modulazione di fase senza restringere la banda ottica utilizzabile a un livello impraticabile.

Le misurazioni di supporto e i dati dei grafici dell'articolo sono disponibili tramite il suo dataset di ricerca pubblico. Questo accesso rende il record sperimentale più verificabile, sebbene riprodurre il collegamento completo richiederebbe comunque apparecchiature specializzate per fabbricazione e test.

Non si tratta quindi di una semplice lettura isolata della velocità di picco. L'esperimento unisce un design compatto del modulatore, il funzionamento a otto canali, un formato di segnalazione standard e misurazioni del tasso di errore. Questa combinazione offre agli ingegneri una base più chiara per valutare l'architettura.

Tuttavia, il risultato non dovrebbe essere scambiato per un modulo ottico completo da 3,2 Tbps. Non dimostra la resa produttiva, l'affidabilità dei connettori, la durata sul campo né il consumo energetico di ogni componente di supporto. Queste questioni di sistema determineranno se il design di laboratorio diventerà un'infrastruttura utile.

Il traffico dati dell'AI mette sotto pressione i collegamenti tra chip

Acceleratori più veloci aumentano il valore del networking ottico solo quando il collegamento circostante può fornire larghezza di banda senza consumare un budget eccessivo di energia e dissipazione termica.

I cluster AI distribuiscono il calcolo su molti acceleratori. L'addestramento di un modello di grandi dimensioni richiede che questi dispositivi scambino dati frequentemente, talvolta attraverso connessioni scale-up all'interno di un dominio di calcolo e talvolta attraverso una rete scale-out più ampia.

Un'interconnessione lenta o congestionata lascia in attesa processori costosi. Un'interconnessione energivora compete inoltre con quei processori per elettricità e raffreddamento. Ciò rende l'efficienza del networking un vincolo a livello di sistema, anziché una specifica secondaria dei componenti.

I collegamenti elettrici restano efficaci su distanze brevi, ma velocità di segnalazione più elevate ne rendono più difficile la progettazione. Le perdite aumentano con la frequenza, l'integrità del segnale diventa più sensibile al packaging e i retimer possono aggiungere consumo. Anche fitte raccolte di tracce in rame occupano spazio prezioso attorno ai package densi degli acceleratori.

I collegamenti ottici trasferiscono dati attraverso la fibra ed evitano alcune perdite elettriche dipendenti dalla distanza. La fotonica del silicio è interessante perché i progettisti possono creare componenti ottici su wafer mediante processi legati alla produzione di semiconduttori. Promette alta integrazione e un percorso verso maggiori volumi produttivi.

Il lavoro di fotonica del silicio dell'Università di Pechino si concentra sul modulatore, che converte un flusso di dati elettrici in variazioni della luce. Portare ciascuna corsia a 400 Gbps consente a un collegamento di raggiungere una data capacità aggregata con meno corsie, fibre, driver e interfacce associate.

Questa riduzione è utile solo se la corsia più veloce resta gestibile. Velocità seriali più elevate possono amplificare distorsione non lineare, rumore, errori di temporizzazione e limiti di larghezza di banda. Un modulatore nominalmente veloce non garantisce che un ricevitore possa distinguere accuratamente i livelli PAM-4.

I ricercatori hanno affrontato questi degradi con l'equalizzazione tramite rete neurale. Un equalizzatore stima come il canale di comunicazione abbia distorto un segnale, quindi compensa tale distorsione. L'esperimento ha usato un'unità ricorrente con gate bidirezionale, o bi-GRU, che analizza le relazioni in una sequenza di campioni ricevuti.

La rete neurale ha aiutato a recuperare segnali PAM-4 a 400 Gbps da ciascun canale. Per questo descrivere il lavoro semplicemente come un chip per data center AI trascura un dettaglio importante. L'AI non era in esecuzione sul chip fotonico come applicazione. Il machine learning faceva parte del metodo di elaborazione del segnale usato per raggiungere la velocità di trasmissione riportata.

L'esperimento ha elaborato i segnali campionati offline dopo la ricezione. Un oscilloscopio ad alta velocità ha acquisito le forme d'onda prima che la rete neurale le analizzasse. Questa configurazione è adatta a testare un'idea, ma non stabilisce costo, latenza o consumo energetico di un equalizzatore destinato alla produzione.

Un ricetrasmettitore distribuito dovrebbe disporre di elaborazione in tempo reale su elettronica specializzata. I suoi progettisti dovrebbero stabilire se l'equalizzatore neurale rientri in un budget energetico accettabile e se un'approssimazione più semplice possa preservarne gran parte delle prestazioni.

Questo crea pressione su più gruppi contemporaneamente. I produttori di componenti ottici hanno bisogno di modulatori più veloci. I fornitori di processori digitali di segnale hanno bisogno di equalizzazione efficiente. Le aziende di packaging devono posizionare l'ottica più vicino a switch e acceleratori senza creare problemi di affidabilità o termici.

Gli operatori di rete affrontano una decisione diversa. Devono scegliere quando adottare generazioni ottiche più veloci e se mantenere moduli collegabili al margine del sistema oppure avvicinare l'ottica al silicio di calcolo.

La ricerca non risolve queste scelte architetturali. Rafforza l'argomentazione secondo cui il puro silicio meriti un posto in esse, persino a 400 Gbps per lunghezza d'onda ottica.

La luce lenta e l'equalizzazione neurale estendono le capacità del puro silicio

Il meccanismo abbina una più intensa interazione ottica nel silicio a una correzione assistita dal software dopo la trasmissione.

Il silicio è un materiale eccellente per produrre circuiti ottici densi, ma non è ideale per ogni funzione ottica. La sua risposta elettro-ottica rende possibile la modulazione ad alta velocità, ma i progettisti devono gestire con attenzione efficienza, larghezza di banda, lunghezza del dispositivo e distorsione.

Altre piattaforme cercano di migliorare queste caratteristiche con materiali diversi. Il niobato di litio a film sottile offre una forte risposta elettro-ottica e basse perdite ottiche. Il fosfuro di indio può integrare sorgenti luminose e componenti attivi veloci. I design ibridi combinano questi materiali con guide d'onda in silicio.

Il team dell'Università di Pechino ha invece chiesto fino a che punto potesse spingersi una piattaforma standard in puro silicio. La risposta dipende dalla luce lenta ingegnerizzata, non dalla memorizzazione fisica di un bit di dati per un periodo prolungato.

La guida d'onda periodica modifica la dispersione della luce, aumentando l'interazione tra il campo ottico e la regione controllata elettricamente. Questo consente a uno sfasatore compatto di produrre un effetto di modulazione utile. Il design usa un interferometro Mach-Zehnder, che trasforma differenze di fase controllate in variazioni dell'intensità in uscita.

Il modulatore compatto risponde alle esigenze di densità ed efficienza, ma i dispositivi a luce lenta possono introdurre sensibilità e distorsione. Il comportamento risonante può inoltre rendere alcuni componenti fotonici dipendenti da lunghezze d'onda e temperature rigorosamente controllate.

I ricercatori affermano che la loro struttura fornisce una banda passante ottica sufficientemente ampia da evitare regolazioni individuali della lunghezza d'onda risonante. Riferiscono inoltre che il collegamento non ha richiesto una piattaforma aggiuntiva con raffreddatore termoelettrico. Queste proprietà semplificherebbero un sistema futuro se dovessero mantenersi tra dispositivi prodotti e condizioni operative.

L’equalizzatore neurale affronta un’altra parte del problema. PAM-4 colloca quattro livelli di ampiezza più vicini tra loro rispetto ai due livelli di un segnale binario. La distorsione può sfumarne i confini, soprattutto quando la velocità di simbolo si avvicina ai limiti di un modulatore e di un ricevitore.

Una rete neurale ricorrente può modellare effetti non lineari e dipendenti dal tempo che un equalizzatore lineare di base potrebbe lasciare irrisolti. Nel test riportato, il bi-GRU elaborava le informazioni in entrambe le direzioni lungo le sequenze acquisite. Questo può migliorare la ricostruzione perché la stima di un campione utilizza il contesto circostante.

I ricercatori hanno inoltre esaminato approcci a minore complessità. Il loro obiettivo più ampio non era semplicemente applicare il modello più grande disponibile. Un’implementazione commerciale richiede un equilibrio pratico tra tasso di errore, calcolo, latenza e potenza elettrica.

Il meccanismo genera un insolito ciclo di retroazione. I carichi di lavoro dell’AI creano domanda di interconnessioni per data center più veloci. L’elaborazione tramite reti neurali aiuta quindi il collegamento ottico a trasportare più dati. Collegamenti più veloci possono a loro volta supportare sistemi AI distribuiti più grandi.

Il ciclo è concettualmente convincente, ma il bilancio deve includere ogni componente. Spostare la complessità dal dispositivo ottico all’elaborazione elettronica non la fa scomparire. Un confronto utile deve misurare l’intero percorso di trasmettitore, ricevitore, equalizzatore, laser, driver e raffreddamento.

La configurazione di test includeva un generatore di forme d’onda arbitrarie ad alta velocità, amplificazione elettrica commerciale, amplificazione ottica e un oscilloscopio da 256 gigacampioni al secondo. Questi strumenti aiutano a isolare le prestazioni del dispositivo, ma non sostituiscono l’elettronica di transceiver pronta per il deployment.

L’articolo va quindi letto come una dimostrazione di componente e collegamento. Mostra che il noto compromesso tra efficienza e larghezza di banda è meno rigido di quanto i progettisti possano supporre. Non dimostra che l’equalizzazione neurale sia gratuita né che i modulatori a luce lenta siano già pronti per gli acquisti hyperscale.

Il risultato resta importante perché amplia lo spazio progettuale. Se gli ingegneri riusciranno a preservare il comportamento ottico semplificando al contempo l’elettronica, il silicio puro potrebbe competere a velocità per lane in precedenza associate a combinazioni di materiali più complesse.

I chip commerciali da 3,2 Tbps fissano un parametro pratico più elevato

Il chip di ricerca compete con altre strade ottiche, ma il suo vero avversario è il divario tra capacità di laboratorio e un collegamento producibile.

Una capacità di punta di 3,2 Tbps non è più di per sé unica. Più fornitori e gruppi di ricerca puntano a questa velocità aggregata utilizzando diversi numeri di lane, lunghezze d’onda, materiali dei modulatori e strategie di packaging.

OpenLight ha annunciato la disponibilità di campioni per un circuito integrato fotonico DR8 da 3,2T nel marzo 2026. DR8 descrive otto lane ottiche parallele. Il suo dispositivo utilizza laser integrati in fosfuro di indio e modulatori a elettroassorbimento da 448 Gbps su una piattaforma di fotonica al silicio.

OpenLight afferma che il suo circuito fotonico da 3,2T dissipa meno di 2 watt a pieno funzionamento e a 80 gradi Celsius. L’azienda traduce questo dato in circa 0,63 picojoule per bit per il circuito.

Si tratta di un’affermazione dell’azienda riguardo al proprio circuito integrato fotonico, non necessariamente al consumo energetico di un transceiver completo. Tuttavia, illustra il parametro commerciale che il progetto accademico dovrà infine affrontare. I clienti valutano potenza, temperatura, packaging, integrazione dei laser e qualifica insieme al throughput.

Anche NewPhotonics ha descritto un trasmettitore DR8 da 3,2 Tbps che utilizza otto canali da 448 Gbps. Il suo progetto combina laser, modulatori e un processore di segnale ottico. L’azienda afferma che l’equalizzazione nel dominio ottico può ridurre alcune esigenze di condizionamento del segnale elettrico.

Questi concorrenti mostrano perché la strada del silicio puro sia interessante. I dispositivi ibridi possono aggiungere materiali con migliori proprietà ottiche attive, ma i loro flussi di integrazione e produzione possono diventare più complessi. Il silicio puro offre un percorso di fonderia potenzialmente più semplice, a condizione che raggiunga le prestazioni necessarie.

Il confronto non è semplicemente tra silicio puro e fosfuro di indio o niobato di litio. Ogni architettura distribuisce la complessità in modo diverso. Una potrebbe utilizzare un materiale più capace, un’altra potrebbe richiedere un’equalizzazione digitale più intensa e un’altra ancora potrebbe accettare un controllo termico più rigoroso.

Un progetto di ricerca separato del 2026 della Zhejiang University e dello Zhejiang Lab ha proposto un’architettura di input-output fotonico al silicio in banda O da 3,2 Tbps. Il suo progetto a 32 canali utilizza canali PAM-4 insieme a multiplexer, modulatori a microring, demultiplexer e fotorivelatori.

Questa architettura raggiunge lo stesso valore aggregato con più canali a velocità individuali inferiori. Il contrasto dimostra perché la sola capacità totale fornisca un quadro incompleto. Velocità per lane, numero di canali, banda di lunghezza d’onda, area, energia, packaging e overhead di controllo plasmano tutti il risultato pratico.

L’uso di meno lane più veloci può ridurre la complessità ottica e di packaging. Richiede però elettronica ad alta frequenza migliore e un’integrità del segnale più rigorosa. L’uso di più lane riduce la velocità richiesta per ciascuna, ma aggiunge componenti, instradamento e gestione delle lunghezze d’onda.

Il chip di fotonica al silicio della Peking University sceglie otto lane veloci. La sua area di modulazione compatta rende questa strada interessante per input-output ottici ad alta densità. Tuttavia, l’esperimento pubblicato non integra tutti i laser, i driver, i ricevitori e l’elaborazione in un unico motore confezionato.

I fornitori commerciali devono risolvere questi problemi di integrazione prima di distribuire campioni di prodotto. Devono inoltre caratterizzare i dispositivi attraverso le variazioni di produzione e gli intervalli di temperatura. La qualifica richiede tempo perché gli operatori dei data center si aspettano che i componenti rimangano stabili in funzionamento continuo.

Il risultato accademico esercita quindi pressione sulle strade basate su materiali alternativi a livello di dispositivo, ma i prodotti commerciali lo mettono alla prova a livello di sistema. Una lane in silicio puro da 400 Gbps è scientificamente degna di nota. Un modulo qualificato che i clienti possano distribuire è un risultato diverso.

Cosa non dimostra il numero di 3,2 Tbps

La maggiore incertezza è se le prestazioni ottiche misurate resistano all’elaborazione in tempo reale, al packaging, alle variazioni termiche e alla produzione in volume.

I tassi di errore dell’esperimento sono scesi sotto una soglia di correzione degli errori in avanti, ma dipendevano dall’elaborazione offline. Questo metodo consente ai ricercatori di testare algoritmi sofisticati senza dover prima progettare silicio personalizzato per l’esecuzione in tempo reale.

Rimanda inoltre una questione ingegneristica fondamentale. Un bi-GRU può richiedere operazioni matriciali ripetute e l’accesso a campioni lungo una sequenza. Implementarlo a centinaia di gigabit al secondo potrebbe richiedere una notevole elaborazione parallela.

Il costo esatto dipenderebbe da quantizzazione, dimensione del modello, accesso alla memoria, architettura del circuito e latenza consentita. L’articolo include lavoro sulla riduzione della complessità dell’equalizzazione, ma non presenta un processore transceiver finito con consumo energetico in tempo reale misurato.

L’esperimento ottico ha inoltre utilizzato apparecchiature di laboratorio esterne. L’amplificazione ottica compensava le perdite, mentre un oscilloscopio di fascia alta acquisiva la forma d’onda ricevuta. Un collegamento distribuibile necessita di ricevitori compatti e circuiti elettronici in grado di ottenere una sensibilità adeguata senza strumentazione di laboratorio.

Il packaging introduce ulteriori perdite. Le fibre devono accoppiarsi efficientemente al chip, i segnali elettrici devono raggiungere il modulatore senza degrado eccessivo e il calore dell’elettronica circostante deve restare sotto controllo. Piccoli miglioramenti misurati su un die possono scomparire se il packaging aggiunge troppe perdite o consumo.

La variabilità produttiva rappresenta un’altra prova. Le strutture fotoniche a luce lenta e risonanti possono essere sensibili a piccoli cambiamenti nella geometria delle guide d’onda. Un processo litografico a 90 nanometri è commercialmente noto, ma ciò non garantisce automaticamente un’elevata resa per ogni struttura ottica.

I ricercatori riportano una banda passante ottica di 7 nanometri e un funzionamento senza regolazione individuale della lunghezza d’onda nel chip dimostrato. I test di produzione dovrebbero mostrare con quale coerenza queste proprietà si mantengano tra wafer, lotti di fabbricazione e temperature operative.

L’assenza di un ulteriore raffreddatore termoelettrico nell’esperimento è incoraggiante. Non dimostra che un prodotto confezionato possa funzionare senza controllo termico accanto ad acceleratori o chip di commutazione caldi.

Un’altra limitazione riguarda la portata. Il risultato di punta descrive la capacità attraverso il collegamento sperimentale, non una distanza universale alla quale ogni data center possa trasportare 3,2 Tbps. Le prestazioni del collegamento dipendono dalla lunghezza della fibra, dalla potenza ottica, dalla sensibilità del ricevitore, dai connettori e dal margine di errore richiesto.

Anche la parola “record” richiede un inquadramento attento. L’articolo descrive quello che i suoi autori ritengono sia stato il più alto tasso per singola lane riportato su una piattaforma fotonica standard in silicio puro utilizzando PAM-4. Non rivendica la capacità più elevata tra ogni tecnologia ottica o ogni architettura multicanale.

Questa affermazione più circoscritta resta significativa. I modulatori in silicio puro hanno storicamente sollevato dubbi alle velocità estreme a causa dei loro limiti di efficienza e distorsione. Lo studio fornisce a tali dubbi un controesempio sperimentale più forte.

Tuttavia, un singolo chip di ricerca riuscito non elimina i vantaggi dei materiali concorrenti. Il niobato di litio può offrire linearità e larghezza di banda eccellenti. Il fosfuro di indio può fornire laser efficienti e modulazione a elettroassorbimento. I dispositivi plasmonici puntano a impronte molto piccole e velocità elevate, con diverse sfide di perdita e produzione.

La conclusione corretta è quindi condizionale. La luce lenta e l’equalizzazione tramite AI estendono le prestazioni dimostrate del silicio. Il loro valore di sistema resta dipendente dalla quantità di overhead elettrico e di packaging necessaria per ottenere tali prestazioni fuori da un laboratorio.

I lettori dovrebbero inoltre distinguere la tempistica della pubblicazione da una rinnovata copertura nelle notizie. L’articolo sottoposto a revisione paritaria è stato pubblicato nel luglio 2025, anche se il risultato compare in successivi flussi di notizie tecnologiche. L’evento è un risultato di ricerca riemerso, non un lancio commerciale dell’ottobre 2026 appena annunciato.

Questa cronologia non indebolisce la scienza. Cambia ciò che i lettori dovrebbero aspettarsi in seguito. La domanda rilevante non è più se l’esperimento sia avvenuto. È se la successiva ingegnerizzazione abbia portato il progetto verso una validazione in tempo reale e confezionata.

Tre segnali mostreranno se il chip conta

L’equalizzazione in tempo reale, le misurazioni di collegamenti confezionati e una fabbricazione ripetibile determineranno se questa architettura supererà un traguardo di ricerca.

Il primo segnale è una dimostrazione in tempo reale di 400 Gbps per lane. Ricercatori o partner commerciali devono sostituire l’elaborazione offline dell’oscilloscopio con elettronica distribuibile. Le prove più solide includerebbero latenza misurata, tasso di errore ed energia totale dell’equalizzatore sotto traffico continuo.

Una simile dimostrazione rafforzerebbe l’ipotesi che l’equalizzazione neurale sia una parte pratica del collegamento anziché una tecnica di ricostruzione da laboratorio. Un forte calo della velocità per lane o un elevato fabbisogno di energia elettronica indebolirebbero l’argomento.

Il secondo segnale è un motore ottico confezionato contenente i componenti circostanti. Tale sistema dovrebbe includere driver, ricevitori, accoppiamento in fibra e una sorgente luminosa appropriata. Le misurazioni dovrebbero riportare throughput aggregato, perdita di inserzione, potenza totale, intervallo di temperatura e portata.

Un risultato confezionato rivelerebbe se la piccola area di modulazione si traduca in una densità di sistema significativa. Consentirebbe inoltre il confronto diretto con prodotti commerciali 3.2T DR8, che già enfatizzano laser integrati, campioni di qualifica e semplicità di packaging.

Il terzo segnale è la ripetibilità produttiva. Un percorso produttivo credibile richiede misurazioni su più chip e wafer, non soltanto sul die dalle prestazioni migliori. Rendimento, uniformità dei canali, coerenza della banda passante e deriva termica dovrebbero restare entro limiti utili.

Il riepilogo dello studio dell'istituzione definisce il lavoro come il primo sistema fotonico interamente in silicio con una capacità totale di 3,2 Tbps che utilizza luce lenta accelerata dall'AI. Il passo successivo è dimostrare che il “sistema” può comprendere l'hardware pratico escluso da un esperimento su banco ottico.

Le risposte della concorrenza forniranno ulteriore contesto. OpenLight prevedeva campioni beta da 3,2T per la qualificazione dei moduli nel quarto trimestre del 2026. Anche NewPhotonics ha indicato un programma di campionamento nel quarto trimestre. I loro progressi indicheranno con quale rapidità i progetti ibridi con lane da 400 Gbps si avvicinano ai test presso i clienti.

Se questi prodotti avanzeranno mentre il progetto interamente in silicio resterà dipendente dall'elaborazione offline, il vantaggio commerciale rimarrà alle piattaforme ibride integrate. Se l'architettura accademica acquisirà elettronica efficiente in tempo reale e un packaging affidabile, la sua compatibilità con le fonderie standard diventerà molto più rilevante.

Per gli acquirenti di infrastrutture AI, la lezione non è scegliere una tecnologia in base a un singolo dato di throughput. Dovrebbero confrontare energia dell'intero collegamento, comportamento termico, portata, manutenibilità, qualificazione e maturità della catena di fornitura.

Per gli ingegneri di chip e reti, il risultato della fotonica al silicio della Peking University merita attenzione perché indebolisce un limite dato per scontato. Mostra che la luce lenta ingegnerizzata e l'equalizzazione basata sull'apprendimento possono trasportare 400 Gbps PAM-4 su ogni lane interamente in silicio.

Le prossime prove dovranno provenire da sistemi più vicini alla distribuzione. Occorrerà osservare un equalizzatore in tempo reale, un motore da 3,2 Tbps confezionato e dati prestazionali su più wafer. Questi tre risultati mostreranno se il progetto diventerà un collegamento per data center AI o resterà un impressionante record di laboratorio.