I chip PIM di Samsung e SK hynix non erano una nuova presentazione del 2026, ma la corsa è andata avanti
Samsung e SK hynix non hanno annunciato un lancio congiunto di chip di memoria-computazione di nuova generazione per ottobre 2026, nonostante un titolo emerso di recente suggerisse il contrario. L'evento verificabile alla base di tale formulazione risale a febbraio 2022, quando SK hynix si preparava a presentare una tecnologia di processing-in-memory all'ISSCC.
Questa distinzione conta perché i chip PIM di Samsung e SK hynix fanno ora parte di una competizione molto più ampia sulle infrastrutture AI. Entrambe le aziende sono passate da annunci di ricerca isolati a sistemi di memoria progettati intorno a inferenza, movimento dei dati, capacità e consumo energetico.
La storia originaria riguardava il processing-in-memory, o PIM, che colloca calcoli selezionati nella memoria anziché inviare ogni operazione a un processore separato. La competizione attuale è più ampia. Samsung e SK hynix stanno ora sviluppando diverse combinazioni di PIM, memoria ad alta larghezza di banda, flash, packaging e software.
Non si tratta semplicemente di Samsung contro SK hynix su un singolo chip sperimentale. La competizione principale è tra sistemi convenzionali incentrati sulle GPU e architetture che avvicinano l'archiviazione o l'elaborazione ai dati.
La presentazione riportata risale all'ISSCC 2022
Le prove disponibili indicano un vecchio annuncio in occasione di una conferenza, non una nuova presentazione programmata per ottobre 2026.
SK hynix ha annunciato GDDR6-AiM il 16 febbraio 2022. L'azienda lo ha descritto come un prodotto di processing-in-memory che aggiungeva funzioni computazionali alla memoria GDDR6.
SK hynix ha dichiarato che avrebbe mostrato lo sviluppo alla International Solid-State Circuits Conference del 2022. Quell'anno l'ISSCC si è svolto virtualmente dal 20 al 24 febbraio, non nell'ottobre 2026.
L'annuncio dell'azienda fornisce diversi indizi corrispondenti al titolo riemerso. Riguardava un chip di memoria di nuova generazione, l'elaborazione all'interno della memoria e una presenza a una grande conferenza mondiale sui semiconduttori.
Anche il linguaggio relativo alle tempistiche corrisponde a una storia scritta poco prima di quella conferenza. Tuttavia, SK hynix aveva detto che la presentazione si sarebbe svolta “alla fine di questo mese”, anziché nel mese successivo.
Secondo l'annuncio di GDDR6-AiM, il campione combinava funzioni computazionali con GDDR6 operante a 16 gigabit al secondo. L'azienda lo ha posizionato per machine learning, calcolo ad alte prestazioni e elaborazione dati su larga scala.
SK hynix ha affermato che la sostituzione della DRAM convenzionale con GDDR6-AiM avrebbe potuto rendere determinati calcoli 16 volte più veloci. Ha inoltre dichiarato una riduzione dell'80 percento del consumo energetico limitando gli spostamenti tra memoria e processori.
Si trattava di risultati riportati dall'azienda e legati a carichi di lavoro selezionati. Non stabilivano guadagni comparabili per ogni modello AI, server o ambiente di produzione.
Lo stesso periodo ha incluso presentazioni ISSCC separate da parte di entrambi i produttori coreani di memoria. Il press kit dell'ISSCC elencava una presentazione di SK hynix su un progetto HBM3 con 896 gigabyte al secondo di larghezza di banda.
Samsung ha presentato un progetto GDDR6 da 16 gigabit operante a 27 gigabit al secondo per pin. Queste presentazioni riguardavano prestazioni avanzate della memoria, sebbene non costituissero un annuncio congiunto di un prodotto PIM.
La storia PIM di Samsung era iniziata prima. Nel febbraio 2021, ha introdotto HBM-PIM, una versione della memoria ad alta larghezza di banda con unità di elaborazione programmabili integrate in ciascun banco di memoria.
Samsung ha dichiarato che il progetto era destinato all'addestramento AI, all'inferenza e al calcolo ad alte prestazioni. Il suo paper è stato inoltre selezionato per una presentazione all'ISSCC.
Le fonti primarie supportano quindi una conclusione più precisa. Samsung e SK hynix stavano entrambe sviluppando l'elaborazione incentrata sulla memoria nel ciclo ISSCC 2021 e 2022. Non stavano presentando un unico prodotto condiviso.
Un titolo che rimuove la data originale può trasformare quello sviluppo storico in un'apparente notizia dell'ultima ora. I lettori dovrebbero trattare con cautela espressioni relative come “il mese prossimo” quando un aggregatore non mostra il timestamp completo dell'editore.
Perché il processing in memory resta importante nel 2026
Il PIM resta rilevante perché lo spostamento dei dati consuma oggi tempo ed energia che un'aritmetica più veloce da sola non può recuperare.
Un acceleratore convenzionale trasferisce ripetutamente pesi del modello, attivazioni e risultati intermedi tra processori e memoria. Il processore può restare inattivo quando il sistema di memoria non riesce a fornire dati con sufficiente rapidità.
Gli ingegneri chiamano questo vincolo memory wall. Le prestazioni dei processori sono migliorate più rapidamente della capacità di spostare in modo efficiente grandi set di dati attraverso un sistema.
Il processing in memory, spiegato in termini pratici, è meno complicato di quanto suggerisca il nome. Operazioni selezionate avvengono dove i dati sono archiviati, riducendo i passaggi attraverso l'interfaccia che collega la memoria al processore.
L'idea non sostituisce una CPU o una GPU con la DRAM ordinaria. Assegna invece operazioni adatte a una logica specializzata collocata all'interno o vicino al sottosistema di memoria.
Questa distinzione è importante. I processori general-purpose restano più adatti al flusso di controllo e a calcoli diversificati. L'elaborazione sul lato memoria funziona al meglio quando un carico di lavoro esegue ripetutamente operazioni prevedibili su grandi set di dati.
L'inferenza AI genera molti carichi di lavoro di questo tipo. Un modello linguistico deve recuperare continuamente parametri e gestire dati temporanei durante la generazione di ciascun token.
Prompt più lunghi aumentano inoltre la pressione sulla cache chiave-valore, una raccolta di dati di attenzione calcolati in precedenza e riutilizzati durante la generazione. Mantenere queste informazioni disponibili può ridurre i calcoli ripetuti, ma richiede notevole capacità di memoria e larghezza di banda.
Aggiungere più potenza aritmetica alle GPU non risolve automaticamente questi problemi. Se i dati non possono raggiungere le unità di calcolo abbastanza rapidamente, processori aggiuntivi possono aumentare costi e consumi senza fornire prestazioni proporzionali.
Gli approcci PIM cercano di ridurre questo squilibrio. Possono eseguire operazioni come calcoli matriciali, ricerche, filtraggio o gestione dello spostamento dei dati più vicino alla memoria.
Il progetto originale HBM-PIM di Samsung collocava unità di elaborazione programmabili all'interno dei banchi di uno stack HBM. HBM utilizza die DRAM collegati verticalmente per offrire un'elevata larghezza di banda in un package compatto.
Samsung ha riportato che il suo prototipo ha più che raddoppiato le prestazioni del sistema riducendo al contempo il consumo energetico di oltre il 70 percento in applicazioni selezionate. Questi dati provenivano dai test di Samsung e non dovrebbero essere considerati benchmark indipendenti.
SK hynix ha adottato un percorso iniziale diverso con GDDR6-AiM. La memoria GDDR è comunemente associata alla grafica, ma la sua larghezza di banda la rende utile anche per l'accelerazione AI.
L'azienda ha successivamente combinato chip AiM in una scheda acceleratrice chiamata AiMX. Questo packaging ha offerto un percorso più chiaro per testare il PIM nei server senza riprogettare un intero processore attorno alla memoria.
Ecco perché i chip PIM di Samsung e SK hynix meritano ancora attenzione quattro anni dopo i rapporti originali. L'infrastruttura AI dipende sempre più da fattori che vanno oltre il throughput di picco delle GPU.
Gli operatori valutano ora l'efficienza con cui una piattaforma eroga modelli, gestisce contesti lunghi, amministra i dati della cache e scala entro i limiti di potenza. L'architettura della memoria può influire su ciascuna di queste misurazioni.
Il risultato è uno spostamento dalla memoria più veloce come componente alla memoria come parte dell'architettura di elaborazione. Questo cambiamento aumenta il valore strategico delle aziende che in precedenza fornivano chip standardizzati a valle del processore.
La memoria AI di Samsung vs SK hynix è ora una competizione di sistemi
La competizione si è ampliata dalle singole specifiche di memoria a percorsi completi per spostare, archiviare ed elaborare dati AI.
Samsung ha continuato a sviluppare il PIM collegando la tecnologia al suo più ampio portafoglio di memoria e packaging. Il suo vantaggio è la capacità di operare tra memoria, produzione di logica e packaging avanzato.
Al Future of Memory and Storage 2026, Samsung ha mostrato circa 30 tecnologie di memoria e archiviazione. La gamma includeva HBM4E, HBM5, LPDDR5X-PIM e prodotti di archiviazione enterprise.
LPDDR5X-PIM porta funzioni computazionali nella DRAM a basso consumo. Ciò rende l'approccio rilevante per sistemi edge e dispositivi in cui il consumo energetico conta quanto il throughput puro.
Samsung ha anche presentato zHBM, un'architettura tridimensionale proposta che colloca memoria ad alta larghezza di banda sopra un processore. Il progetto mira ad accorciare i percorsi dei dati e affrontare i limiti termici mediante una struttura di raffreddamento dedicata.
Questo approccio differisce dall'inserimento di unità di calcolo in ogni prodotto di memoria. Considera distanza fisica, packaging e calore come parti dello stesso problema di movimento dei dati.
Il portafoglio di memoria 2026 di Samsung si estende quindi dai prodotti HBM a breve termine alle architetture a più lungo termine. Alcune voci sono prodotti in spedizione, mentre altre restano campioni, dimostrazioni o concetti di roadmap.
SK hynix sta costruendo il proprio stack attorno a HBM, PIM, flash ad alta larghezza di banda e software. L'azienda ha definito questa direzione una strategia di “full stack AI memory”.
Il suo chip GDDR6-AiM resta la base di AiMX, la scheda acceleratrice progettata per carichi di lavoro di modelli linguistici di grandi dimensioni. SK hynix ha dimostrato AiMX all'interno di un server anziché limitare la tecnologia a un die autonomo.
Nel settembre 2026, l'azienda ha mostrato un server AiMX che eseguiva una dimostrazione interattiva di un modello linguistico. Ha inoltre presentato flash ad alta larghezza di banda e una tecnica software chiamata SALT-KV.
Il flash ad alta larghezza di banda, o HBF, applica la tecnologia di interconnessione verticale alla memoria flash NAND. SK hynix lo posiziona come livello orientato alla capacità tra la rapida HBM e l'archiviazione convenzionale a stato solido.
SALT-KV affronta la cache chiave-valore creata durante l'inferenza dei modelli linguistici. L'azienda afferma che il suo software gestisce le informazioni memorizzate nella cache in base alle loro caratteristiche e al potenziale di riutilizzo.
SK hynix sostiene che queste tecnologie rispondono a diverse esigenze di inferenza. Il PIM punta alla decodifica rapida, mentre l'HBF fornisce maggiore capacità per carichi di lavoro con contesti lunghi.
Quel portafoglio illustra l'attuale competizione sulla memoria AI tra Samsung e SK hynix. Le aziende non stanno puntando su un unico successore universale della DRAM ordinaria.
Samsung sta enfatizzando l'integrazione tra packaging, memoria e produzione. SK hynix sta assemblando livelli di memoria specializzati e software attorno a distinti modelli di erogazione AI.
Micron e altri fornitori di memoria aggiungono pressione competitiva, mentre Nvidia, AMD e i progettisti di acceleratori personalizzati influenzano quali interfacce diventeranno commercialmente importanti. Un progetto di memoria tecnicamente impressionante necessita comunque del supporto dei processori e della qualificazione dei clienti.
Anche gli operatori cloud progettano una quota maggiore del proprio silicio. Le loro scelte possono determinare se una tecnologia di memoria diventi uno standard ampiamente supportato o resti legata a una configurazione ristretta di acceleratore.
Questo rende il controllo del livello software sempre più importante. Gli sviluppatori necessitano di compilatori, librerie, scheduler e strumenti di monitoraggio che comprendano dove debba essere eseguita ciascuna operazione.
L'hardware che richiede un'estesa riscrittura delle applicazioni crea attrito. L'hardware che appare attraverso framework familiari ha maggiori probabilità di passare da una dimostrazione alla produzione.
Il meccanismo consiste nel ridurre lo spostamento dei dati
L'argomento più forte a favore dell'elaborazione lato memoria non è che la memoria diventi una GPU, ma che un minor numero di byte debba attraversare costosi colli di bottiglia.
Un moderno server AI contiene diverse forme di memoria e archiviazione. Registri e cache si trovano più vicini ai core di calcolo, seguiti da HBM o da altra memoria collegata.
La memoria di sistema aggiunge capacità più lontano dall'acceleratore. Le unità a stato solido ospitano set di dati molto più grandi, ma comportano una latenza maggiore.
Ogni trasferimento attraverso questi livelli consuma energia. Introduce inoltre ritardi e richiede interfacce, controller e risorse di packaging.
Il PIM modifica il flusso di lavoro collocando unità di calcolo limitate accanto ai dati memorizzati. Tali unità possono elaborare operazioni adatte prima di inviare risultati più piccoli al processore centrale.
Si consideri un sistema di raccomandazione che cerca in grandi tabelle di embedding. Un'architettura convenzionale può spostare quantità rilevanti di dati verso un processore anche quando l'output finale è un piccolo insieme di candidati.
La logica lato memoria può filtrare o combinare i dati vicino alla loro origine. Il processore riceve quindi meno byte e trascorre meno tempo ad attendere il traffico di memoria.
L'inferenza dei modelli linguistici presenta un altro caso. La generazione di testo richiede accessi ripetuti ai parametri del modello e ai dati di attenzione memorizzati nella cache.
Il PIM può accelerare calcoli ripetitivi selezionati. Livelli di memoria ad alta capacità possono mantenere una quantità maggiore dei dati di lavoro del modello vicino al server, invece di ricaricarli ripetutamente da archivi più lenti.
Nessuno dei due metodi elimina la GPU. La GPU continua a eseguire i calcoli centrali del modello e a coordinare l'esecuzione.
Il vantaggio previsto è un sistema più equilibrato. Calcolo, larghezza di banda, capacità e potenza dovrebbero crescere insieme, invece di lasciare una risorsa sottoutilizzata.
SK hynix ha sostenuto questa tesi nella sua presentazione all'AI Infra Summit del settembre 2026. L'azienda ha affermato che la tradizionale architettura GPU-HBM stava diventando insufficiente per carichi di lavoro che spaziano dagli agenti a bassa latenza ai servizi con contesto lungo.
La sua vetrina della memoria AI includeva PIM, HBF, AiMX e SALT-KV. I visitatori potevano esaminare l'hardware e interagire con una demo di modello linguistico in esecuzione su un server dotato di AiMX.
Quella dimostrazione conta più di un ulteriore dato teorico sulle prestazioni. Mostra un percorso da un chip di memoria a un sistema che sviluppatori e clienti possono valutare.
Tuttavia, una demo in conferenza non dimostra l'economia di produzione. Non può stabilire l'affidabilità su scala di flotta, la compatibilità software tra modelli o un costo totale di proprietà inferiore.
Samsung affronta lo stesso onere. I suoi concetti di PIM e memoria tridimensionale devono adattarsi alle roadmap dei processori, alla capacità di packaging, ai sistemi di raffreddamento e al software dei clienti.
Il meccanismo introduce anche compromessi. La logica aggiunta alla memoria consuma area del die e potenza, aumentando al contempo la complessità progettuale.
Un'unità PIM ottimizzata per una classe di calcoli può diventare meno utile quando cambiano le architetture dei modelli. Le funzioni fisse offrono efficienza, ma la programmabilità generale aumenta costi e overhead.
I produttori di memoria devono decidere dove collocare questo confine. Troppa poca flessibilità restringe il mercato, mentre troppa flessibilità ricrea la complessità di un processore convenzionale.
Queste tensioni spiegano perché descrivere l'elaborazione nella memoria soltanto attraverso le prestazioni di picco può fuorviare i lettori. Il movimento dei dati è il problema, ma un'implementazione utile dipende dall'intero sistema.
Le dichiarazioni delle conferenze necessitano ancora di prove in produzione
La questione irrisolta non è se il PIM funzioni, ma se funzioni in modo sufficientemente ampio da giustificare un nuovo livello hardware e software.
Gli annunci aziendali di solito riportano risultati ottenuti su carichi di lavoro scelti per adattarsi a una nuova architettura. Tali test possono dimostrare il potenziale tecnico senza prevedere le prestazioni in produzione.
Le dichiarazioni iniziali di SK hynix su un'elaborazione 16 volte più veloce e un consumo energetico inferiore dell'80 percento si applicavano a determinati calcoli. Non descrivevano ogni carico di lavoro né divulgavano un risultato universale di implementazione.
Le precedenti dichiarazioni di Samsung su prestazioni ed energia erano analogamente legate a valutazioni interne. Dovrebbero essere lette come misurazioni del fornitore, non come confronti indipendenti tra sistemi completi in produzione.
La sensibilità al carico di lavoro rappresenta il primo rischio. L'elaborazione lato memoria offre il massimo vantaggio quando le operazioni sono ripetitive, parallele e limitate dal movimento dei dati.
I programmi con flusso di controllo irregolare possono ottenere vantaggi minori. Alcune attività possono inoltre essere limitate dalla rete, dalla pianificazione del processore o dall'archiviazione, anziché dalla larghezza di banda della memoria.
Il software rappresenta una seconda barriera. Un chip PIM necessita di strumenti che decidano quali operazioni debbano essere eseguite nella memoria e quali debbano rimanere sull'acceleratore.
Tali strumenti devono funzionare con modelli e framework in evoluzione. Altrimenti, i clienti affrontano costi di ingegneria che possono annullare i risparmi infrastrutturali.
Gli standard costituiscono una terza sfida. Processori AI, dispositivi di memoria e stack software provengono da fornitori diversi con cicli di rilascio separati.
Un'implementazione proprietaria può muoversi più rapidamente all'inizio. Un modello di programmazione comune può raggiungere più clienti, ma l'accordo in un settore richiede tempo.
La produzione introduce un'altra incertezza. Combinare logica e memoria densa può complicare i test, la gestione delle rese, il packaging e la progettazione termica.
L'industria della memoria possiede una vasta esperienza nella produzione affidabile di DRAM su larga scala. L'aggiunta del calcolo può modificare l'economia che rende attraente la memoria standardizzata.
L'ampiezza produttiva di Samsung le offre diverse opzioni di integrazione. Tuttavia, deve dimostrare che la combinazione di tali capacità produca sistemi affidabili con rese accettabili.
SK hynix occupa una posizione forte nella memoria ad alta larghezza di banda e ha presentato una gamma più ampia di soluzioni di memoria AI. Deve trasformare questo slancio tecnico in implementazioni presso i clienti ripetibili, oltre le esposizioni.
È qui che la memoria AI Samsung vs SK hynix diventa meno lineare di una gara sulle specifiche. Architetture diverse possono avere successo in parti diverse del mercato.
Samsung potrebbe trovare opportunità più forti in package strettamente integrati o dispositivi a basso consumo. SK hynix potrebbe guadagnare terreno con schede acceleratrici, sistemi di inferenza specializzati o architetture di memoria stratificate.
Entrambe le aziende dipendono anche da clienti che controllano i progetti degli acceleratori. Nvidia, AMD, i fornitori cloud e altri sviluppatori di chip possono supportare, rimodellare o aggirare l'architettura preferita da un fornitore di memoria.
La prova più forte sarebbe quindi un'implementazione in produzione nominata, con risultati ripetibili sui carichi di lavoro. I clienti dovrebbero divulgare prestazioni, energia, utilizzo e costi software in condizioni realistiche.
Senza tali prove, i lettori dovrebbero distinguere tre fasi di progresso. Un articolo di ricerca stabilisce la fattibilità, un prototipo dimostra l'integrazione e un prodotto commerciale qualificato stabilisce la preparazione del cliente.
Il titolo riemerso descriveva originariamente le prime due fasi. Non dovrebbe essere interpretato come prova che i chip PIM di Samsung e SK hynix avessero già raggiunto un'ampia adozione commerciale.
Tre segnali mostreranno se il PIM sta diventando un mercato
La qualificazione dei clienti, il supporto software e un'economia dell'inferenza ripetibile determineranno se i prodotti di elaborazione nella memoria andranno oltre le implementazioni specializzate.
Il primo segnale è una piattaforma di produzione nominata che adotti PIM o AiMX. Un'implementazione confermata su server o acceleratore dimostrerebbe che un cliente ha accettato i compromessi in termini di hardware, software e affidabilità.
La qualità di questa divulgazione conta. Un progetto pilota, un memorandum o una partnership espositiva non hanno lo stesso peso di un sistema distribuito e disponibile per i clienti.
Un'adozione in produzione rafforzerebbe l'argomento secondo cui i fornitori di memoria possono catturare più valore dal calcolo AI. Una persistente dipendenza dall'HBM convenzionale indebolirebbe le affermazioni di una transizione architetturale.
Il secondo segnale è il supporto all'interno del software AI mainstream. Gli sviluppatori dovrebbero osservare l'integrazione nei compilatori, kernel ottimizzati, interfacce di programmazione aperte e pianificazione a livello di framework.
Il software determina se le applicazioni possano utilizzare hardware specializzato senza essere riscritte attorno a un singolo fornitore. Determina inoltre se il sistema si adatti al mutare delle strutture dei modelli.
Strumenti ampiamente disponibili rafforzerebbero il mercato dei chip PIM Samsung SK hynix. Software frammentato o chiuso li limiterebbe ai clienti in grado di mantenere infrastrutture personalizzate.
Il terzo segnale è un'economia dell'inferenza misurata in modo indipendente. Confronti utili dovrebbero includere latenza, throughput, energia, capacità di memoria e utilizzo su diversi tipi di modelli.
L'inferenza con contesto lungo merita particolare attenzione, perché i suoi requisiti di cache esercitano una pressione diretta sulla capacità di memoria. Gli agenti interattivi veloci rappresentano un altro test, poiché enfatizzano la bassa latenza.
Se PIM, HBF o memoria tridimensionale migliorano queste misurazioni senza richiedere un lavoro software eccessivo, il calcolo incentrato sulla memoria diventerà più convincente. Se i vantaggi scompaiono al di fuori delle demo selezionate, le architetture convenzionali degli acceleratori conserveranno il loro vantaggio.
I lettori dovrebbero inoltre separare il PIM dal più ampio successo dell'HBM. L'HBM è già diventata essenziale per gli acceleratori AI ad alte prestazioni, ma ciò non garantisce l'adozione del calcolo nella memoria.
L'esito più probabile nel breve termine è una gerarchia mista. Le GPU rimarranno centrali, mentre livelli specializzati di memoria e archiviazione gestiranno i carichi di lavoro che beneficiano di maggiore larghezza di banda, capacità o elaborazione locale.
Samsung e SK hynix si stanno preparando a questo esito con combinazioni diverse di tecnologie. Le loro strategie suggeriscono che i futuri sistemi AI non dipenderanno da un unico tipo di memoria.
Il cambiamento più ampio è concettuale. I fornitori di memoria descrivono sempre più i propri prodotti come parti attive dell'infrastruttura AI, anziché come componenti di archiviazione passive.
Questo cambiamento alza la posta in gioco per le aziende di processori. Offre inoltre agli operatori cloud maggiori possibilità di scelta su dove i dati vengano archiviati, spostati ed elaborati.
Sviluppatori e acquirenti aziendali dovrebbero osservare le implementazioni anziché le etichette delle conferenze. La domanda importante è se una nuova architettura di memoria migliori un carico di lavoro reale dopo aver considerato i costi di integrazione.
Il rapporto originale resta utile come indicatore storico. Ha catturato il momento in cui i maggiori produttori di memoria della Corea hanno sfidato pubblicamente la tradizionale separazione tra calcolo e archiviazione.
Quattro anni dopo, l'idea non è scomparsa. Si è espansa in roadmap concorrenti per PIM, HBM, flash ad alta larghezza di banda, packaging avanzato e software consapevole della memoria.
Il prossimo annuncio significativo non sarà un'altra promessa che la memoria possa elaborare dati. Sarà la prova che i clienti possono implementare la tecnologia ripetutamente, misurarne i vantaggi e supportarla su carichi di lavoro AI in evoluzione.
Per chiunque valuti un'infrastruttura AI, questo è il test pratico da seguire. Cercate sistemi nominati, software accessibile e risultati di terze parti prima di trattare la prossima dimostrazione in conferenza come una transizione di mercato.
