Dostarczanie zasilania AI Intela przenosi się do wnętrza układu, gdy zasilanie szaf osiąga swoje granice
Intel Foundry przedstawił wielowarstwową strategię zasilania, ponieważ nowoczesne pakiety akceleratorów AI wchodzą w zakres wielu kiloamperów. Firma przekonuje, że konwencjonalne okablowanie, kondensatory i regulatory na płycie głównej nie są już w stanie obsłużyć wyższej gęstości obliczeniowej wyłącznie poprzez stopniowe zmiany.
Nowy dokument dotyczący dostarczania zasilania łączy kilka technologii, które zwykle omawia się oddzielnie. Obejmują one dostarczanie zasilania po tylnej stronie PowerVia, wbudowane kondensatory, zaawansowane mostki chipletowe i zintegrowane regulatory napięcia.
To połączenie ma znaczenie, ponieważ problem zasilania obejmuje dziś wszystko — od dystrybucji w centrum danych po pojedyncze tranzystory. NVIDIA, Google i Microsoft promują dystrybucję prądu stałego o napięciu 800 V na poziomie obiektu. Intel koncentruje się na końcowych etapach, gdzie tysiące amperów muszą dotrzeć do gęsto upakowanej logiki bez niedopuszczalnych strat lub zmian napięcia.
Konflikt nie sprowadza się już po prostu do wydajności kontra zużycie energii elektrycznej. Projektanci układów muszą zdecydować, gdzie następuje konwersja napięcia, jak zasilanie dociera do każdego układu i jak zgromadzony ładunek reaguje na nagłe obciążenia.
Intel nie twierdzi, że jedna architektura rozwiązuje każdy przypadek. Stanowisko firmy ma większe konsekwencje: dostarczanie zasilania w centrach danych AI stało się problemem projektowym obejmującym cały stos, w którym każda warstwa wpływa na następną.
Dostarczanie zasilania AI Intela jest teraz problemem całego stosu
Główny argument Intela brzmi: dostarczanie zasilania stało się bezpośrednim ograniczeniem użytecznej wydajności akceleratorów.
Akcelerator AI działa przy niskim napięciu rdzenia, zużywając jednocześnie znaczną ilość energii. Ponieważ moc elektryczna jest równa napięciu pomnożonemu przez prąd, niższe napięcie wymaga wyższego prądu dla tej samej dostarczanej mocy.
Intel podaje, że obecne pakiety akceleratorów wymagają już wielu kiloamperów. Prąd ten musi przejść przez ograniczony obszar zajęty przez układy obliczeniowe, pamięć o wysokiej przepustowości, interkonekty, elementy chłodzenia i połączenia pakietu.
Wyzwanie staje się trudniejsze podczas gwałtownych zmian obciążenia. Duże obszary akceleratora mogą przejść od ograniczonej aktywności do intensywnych obliczeń w ciągu kilku cykli zegara. Taka zmiana powoduje stan przejściowy prądu, co oznacza, że obciążenie niemal natychmiast wymaga znacznie większego prądu.
Sieć dostarczania zasilania nie może reagować bez oporu i opóźnienia. Wynikający z tego spadek napięcia zmniejsza napięcie dostępne dla tranzystorów dokładnie wtedy, gdy aktywność rośnie. Projektanci kompensują to marginesami bezpieczeństwa, które zapewniają dodatkowe napięcie dla niezawodności, ale zużywają dodatkową energię.
Intel ilustruje tę presję modelem porównującym procesory o mocy 1 kilowata i 5 kilowatów. W przykładzie 1-kilowatowym system wymaga 1 252 watów na wejściu regulatora płyty głównej.
W przykładzie 5-kilowatowym wymagane zasilanie wejściowe rośnie do 8 301 watów. Intel przypisuje rosnącą różnicę stratom regulatora, stratom rezystancyjnym i mocy zarezerwowanej na ochronę przed spadkiem napięcia.
Liczby te przedstawiają modelowaną analizę Intela, a nie pomiary ujawnionego komercyjnego akceleratora. Pokazują jednak, dlaczego sprawność może pogarszać się wraz ze wzrostem prądu. Straty spowodowane rezystancją rosną wraz z kwadratem prądu, więc skalowanie prądu powoduje nieproporcjonalną karę.
Złożoność pakietu dodaje kolejne ograniczenie. Nowoczesny akcelerator może łączyć płytki obliczeniowe, układy wejścia i wyjścia, pamięć o wysokiej przepustowości oraz mostki krzemowe. Każdy komponent może mieć inne wymagania napięciowe i inną charakterystykę stanów przejściowych.
Zasilanie musi docierać do tych komponentów przez substraty, mikrowypustki, mostki i przelotki przezkrzemowe. Przelotka przezkrzemowa, czyli TSV, to pionowe połączenie elektryczne przechodzące przez krzem.
Tradycyjne konstrukcje z połączeniami po przedniej stronie powodują również, że przewody sygnałowe i szyny zasilające konkurują o przestrzeń do prowadzenia połączeń. Dodatkowe warstwy okablowania mogą zmniejszyć zatłoczenie, ale mogą też wydłużyć drogę między źródłem zasilania a aktywną elektroniką.
Dłuższa droga zwiększa rezystancję. Zwiększa także napięcie tracone, zanim energia elektryczna dotrze do tranzystorów.
Problem wykracza poza sam pakiet. Intel szacuje, że tradycyjne szafy zwykle obsługiwały około 10–20 kilowatów i opierały się głównie na chłodzeniu powietrzem. Nowoczesne szafy AI już przekraczają 100 kilowatów i często wymagają chłodzenia cieczą.
Mapy drogowe branży wskazują obecnie, że pobór mocy przez szafy może zbliżyć się do jednego megawata w dalszej części tej dekady. Szafa na tym poziomie nie może polegać po prostu na dodawaniu większej liczby konwencjonalnych kabli, regulatorów i urządzeń chłodzących.
Wyższa moc szafy zmniejsza przestrzeń dostępną dla tych systemów wspomagających. Sprawia też, że nawet niewielkie straty sprawności są bardziej kosztowne, ponieważ każdy zmarnowany wat staje się ciepłem, które trzeba odprowadzić.
Rezultatem jest łańcuch zależności. Napięcie w obiekcie wpływa na dystrybucję w szafie. Dystrybucja w szafie wpływa na projekt płytki. Napięcie płytki wpływa na rozmieszczenie regulatorów, podczas gdy rozmieszczenie regulatorów wpływa na prowadzenie połączeń w pakiecie i chłodzenie.
Dostarczania zasilania AI Intela nie można zatem oceniać jako funkcji pojedynczego komponentu. Jego wartość zależy od tego, czy te warstwy działają jako jedna skoordynowana sieć.
PowerVia oddziela przewody zasilające od ruchu sygnałowego
PowerVia zmienia fizyczną drogę do warstwy tranzystorów, przenosząc główne okablowanie zasilające za krzem.
Konwencjonalne układy przenoszą zarówno sygnały, jak i zasilanie przez warstwy metalu nad tranzystorami. W miarę jak konstrukcje stają się gęstsze, obie sieci konkurują o coraz bardziej ograniczoną przestrzeń do prowadzenia połączeń.
PowerVia, architektura dostarczania zasilania po tylnej stronie Intela, zapewnia zasilaniu oddzielną drogę. Umieszcza grube przewody zasilające i połączenia z tyłu matrycy, zachowując warstwy przedniej strony dla sygnałów.
Architektura robi więcej niż tylko usuwa zatłoczenie okablowania. Skraca rezystancyjną drogę między zewnętrznymi połączeniami zasilania a aktywną elektroniką. Może to zmniejszyć spadek IR, czyli utratę napięcia podczas przepływu prądu przez rezystancję.
Intel wprowadził PowerVia wraz z procesem produkcyjnym Intel 18A. Firma twierdzi, że technologia poprawia prowadzenie sygnałów, wykorzystanie komórek standardowych i stabilność napięcia przy wymagających obciążeniach.
Informacja o Intel 18A podaje, że PowerVia może zapewnić do 10 procent wyższe wykorzystanie komórek. Twierdzi również, że może zapewnić do 4 procent wzrostu wydajności przy stałym poborze mocy.
Wartości te zależą od projektu i konfiguracji. Nie należy interpretować ich jako automatycznych ulepszeń dla każdego procesora zbudowanego w procesie Intel 18A.
Zasilanie po tylnej stronie zmienia również wymagania dotyczące termiki, testowania i produkcji. Tylna strona matrycy nie jest już jedynie powierzchnią strukturalną ani nieskomplikowaną drogą do systemu chłodzenia.
Połączenia zasilające muszą współistnieć z odprowadzaniem ciepła i strukturami zaawansowanego pakowania. Inżynierowie potrzebują też innych metod inspekcji i debugowania obwodów, gdy zasilanie wchodzi od spodu.
Intel rozwiązał część tych problemów za pomocą układów testowych, zanim umieścił PowerVia w swojej mapie drogowej produkcji. Produkty klientów pozostają jednak ważniejszym punktem potwierdzenia, ponieważ komercyjne konstrukcje wprowadzają większe systemy i zróżnicowane obciążenia.
Kolejna iteracja Intela podnosi stawkę. Intel 18A-P dodaje Power Boost, architekturę z podwójnym kontaktem łączącą kontakty przedniej i tylnej strony. Intel podaje dla tego podejścia ponad 10 procent wyższą częstotliwość przy dopasowanej pojemności.
Planowane jest, że Intel 14A wprowadzi PowerDirect, drugą generację technologii tylnej strony firmy. Intel twierdzi, że PowerDirect będzie dążyć do dalszej poprawy powierzchni i dostarczania zasilania.
Rozwój ten umieszcza Intela w szerszej rywalizacji produkcyjnej. TSMC i Samsung również rozwijają technologie zasilania po tylnej stronie, choć ich wdrożenia i harmonogramy produkcyjne różnią się.
Istotna konkurencja nie dotyczy wyłącznie tego, która odlewnia pierwsza wprowadzi okablowanie tylnej strony. Klienci będą porównywać uzysk, złożoność projektu, zachowanie termiczne, dostępne narzędzia i korzyści w kompletnych produktach.
Tworzy to presję na dostawców automatyzacji projektowania elektronicznego. Ich oprogramowanie musi uwzględniać łączność tylnej strony, ograniczenia rozmieszczenia, prowadzenie zegara, interakcje termiczne i zachowanie nowych sieci zasilających.
Zmienia to również planowanie projektu. Dostarczanie zasilania nie może już czekać, aż większość decyzji logicznych i fizycznych zostanie podjęta. Architekci muszą uwzględniać ścieżki zasilania obok chipletów, pamięci, chłodzenia i interfejsów sygnałowych.
Dla firm tworzących akceleratory AI atrakcyjność jest jasna. Uwolnienie zasobów przedniej strony może obsłużyć większą przepustowość sygnałów, jednocześnie skracając drogę wykorzystywaną przez wysoki prąd.
PowerVia rozwiązuje jednak tylko kwestię stałej ścieżki przenoszącej energię elektryczną. Nie zapewnia lokalnie zgromadzonego ładunku potrzebnego, gdy akcelerator nagle zmienia aktywność.
To wymaganie stawia kondensatory w centrum strategii Intela.
Wbudowane kondensatory stają się częścią architektury pakietu
Intel rozprowadza kondensatory po całej matrycy i pakiecie, ponieważ żadna pojedyncza warstwa magazynowania nie może pokryć wszystkich skal czasowych stanów przejściowych.
Kondensator odsprzęgający przechowuje niewielką ilość ładunku elektrycznego blisko obwodu. Uwalnia ten ładunek, gdy zapotrzebowanie rośnie szybciej, niż może zareagować szersza sieć zasilania.
Tradycyjne systemy umieszczają kondensatory na płycie głównej i w pakiecie. Nowoczesne pakiety akceleratorów pozostawiają mniej miejsca na te komponenty, ponieważ układy obliczeniowe i pamięć zajmują znaczną część górnej powierzchni.
Dolna strona jest również zatłoczona. Połączenia typu ball-grid muszą przenosić prąd oraz sygnały wejścia-wyjścia między pakietem a jego płytką.
Odległość ma znaczenie podczas szybkiego stanu przejściowego. Kondensator znajdujący się dalej od obciążenia musi dostarczać energię dłuższą drogą o większej rezystancji i indukcyjności.
Pierwszą odpowiedzią Intela jest Omni MIM, kondensator metal–izolator–metal umieszczony na matrycy. W przeciwieństwie do starszych konstrukcji płaskich Omni MIM rozszerza struktury kondensatora pionowo przez rowki.
Ta trójwymiarowa struktura zwiększa gęstość pojemności bez zajmowania tej samej ilości poziomej powierzchni krzemu. Umieszczenie jej blisko aktywnej elektroniki pomaga reagować na zmiany zasilania o wysokiej częstotliwości.
Pojemność na matrycy pozostaje jednak ograniczona. Jej zgromadzony ładunek musi zostać ostatecznie uzupełniony z większego kondensatora na innym poziomie.
Intel rozwija więc eMIM-T, który umieszcza wiele warstw kondensatorów MIM wewnątrz warstw narastających pakietu. Takie podejście utrzymuje dodatkową pojemność blisko obciążenia bez zajmowania aktywnej powierzchni matrycy.
Inna technologia, nazywana wbudowanym kondensatorem z głębokimi rowkami, znajduje się wewnątrz rdzenia pakietu. Intel opisuje ją jako uzupełniający etap dla odsprzęgania niskich i średnich częstotliwości.
Warstwy te tworzą hierarchię reakcji. Kondensatory na matrycy obsługują najszybsze zmiany. Kondensatory pakietu zapewniają więcej zgromadzonej energii, podczas gdy systemy płyty i szafy obsługują dłuższe zdarzenia.
Intel osobno informował o postępach w pracach nad nowymi materiałami kondensatorowymi. Badacze firmy zademonstrowali wewnętrzną gęstość pojemności sięgającą 98 femtofaradów na mikrometr kwadratowy w wybranych materiałach.
Firma porównała tę wartość z 37 femtofaradami na mikrometr kwadratowy dla materiału stosowanego w ówczesnej technologii. Intel poinformował również o stabilnym zachowaniu przez ponad 400 000 sekund podczas testów w podwyższonej temperaturze.
Eksperymenty te nie gwarantują natychmiastowego wdrożenia produkcyjnego. Jednorodność osadzania, integracja wielowarstwowa, upływność, niezawodność i koszt produkcji nadal decydują o tym, czy materiał trafi do produktów klientów.
Mostki chipletowe tworzą kolejny problem z zasilaniem. Intel Embedded Multi-die Interconnect Bridge, czyli EMIB, łączy sąsiadujące układy scalone za pomocą niewielkiego krzemowego mostka.
Tradycyjne implementacje prowadzą zasilanie wokół tego mostka. Wraz ze wzrostem gęstości prądu takie obejście może zwiększać rezystancję i koncentrować prąd na połączeniach krawędziowych.
Nowsza konstrukcja Intel EMIB-T dodaje TSV przechodzące przez mostek, zapewniając zasilaniu bardziej bezpośrednią ścieżkę pionową. Integruje także lokalne kondensatory MIM, aby tłumić zakłócenia na szybkich liniach wejścia-wyjścia.
Intel podaje, że EMIB-T może podwoić przepustowość i zmniejszyć zakłócenia zasilania o 50 procent w porównaniu z wcześniejszą architekturą. Twierdzenia te pochodzą z prac technicznych wspieranych przez Intel i wymagają walidacji w systemach produkcyjnych.
Cel ten jest szczególnie istotny dla interfejsów pamięci HBM4 i późniejszych generacji. Pamięć o wysokiej przepustowości łączy szerokie łącza danych z rygorystycznymi tolerancjami napięcia, przez co jest wrażliwa na zakłócenia zasilania.
To właśnie tutaj dostarczanie zasilania i przesyłanie danych stają się nierozłączne. Zwiększenie przepustowości pamięci może podnieść zapotrzebowanie na prąd i zająć przestrzeń trasowania potrzebną sieci zasilającej.
Ulepszony mostek musi więc jednocześnie dostarczać sygnały i prąd. Optymalizacja wyłącznie ścieżki danych grozi powstaniem ograniczenia zasilania, które uniemożliwi interfejsowi osiągnięcie zakładanej wydajności.
Wbudowane kondensatory wiążą się również z kompromisami. Dodają etapy produkcji i zajmują objętość w obudowie. Awaria może wpłynąć na kosztowny zespół zawierający kilka układów o wysokiej wartości.
Projektanci muszą modelować interakcje między zachowaniem elektrycznym, naprężeniami mechanicznymi, ciepłem i pokryciem testowym. Kondensator, który działa dobrze samodzielnie, nadal musi przetrwać montaż obudowy i długie cykle pracy.
Podejście portfelowe Intel uwzględnia te ograniczenia. Firma oferuje kilka lokalizacji kondensatorów, zamiast traktować jedną technologię jako uniwersalną odpowiedź.
Pozostaje pytanie, jak w pierwszej kolejności zmniejszyć prąd przepływający przez obudowę. Odpowiedzią Intel jest przeniesienie konwersji napięcia znacznie bliżej obciążenia obliczeniowego.
Technologia Intel IVR przenosi konwersję bliżej obciążenia
Zintegrowana regulacja napięcia zamienia trudną integrację obudowy na krótsze ścieżki zasilania i szybszą reakcję.
Konwencjonalny regulator napięcia na płycie głównej przekształca napięcie dystrybucyjne, często wynoszące około 12 woltów, na znacznie niższe napięcie wymagane przez procesor. Powstały prąd przepływa następnie przez płytę i obudowę.
Model ten staje się nieefektywny, gdy prąd akceleratora osiąga zakres wielu kiloamperów. Długie ścieżki niskiego napięcia doświadczają strat rezystancyjnych, a ich indukcyjność spowalnia reakcję na nagłe zapotrzebowanie.
Zintegrowany regulator napięcia, czyli IVR, umieszcza konwersję na procesorze, wewnątrz obudowy lub bezpośrednio pod obciążeniem. Przesyła energię przy wyższym napięciu, zanim zostanie ona lokalnie przekształcona.
Wyższe napięcie pozwala przesłać tę samą moc przy niższym prądzie. Lokalna konwersja tworzy następnie niskie napięcie wymagane przez tranzystory dopiero w pobliżu miejsca jego użycia.
Intel pracuje nad IVR-ami od ponad dekady. Jego pierwotny, w pełni zintegrowany regulator napięcia łączył przełączniki, logikę sterującą i kondensatory wyjściowe na matrycy procesora.
Konstrukcja ta wykorzystywała w obudowie cewki indukcyjne z rdzeniem powietrznym do magazynowania energii. Wraz ze wzrostem gęstości prądu cewki te potrzebowały mniejszej powierzchni, co mogło obniżać ich jakość i sprawność konwersji.
Intel później wprowadził CoaxMIL, kompaktową cewkę magnetyczną po raz pierwszy zastosowaną w procesorach Xeon Scalable czwartej generacji. Kolejne rodziny Xeon korzystały z nowszych wersji.
Firma twierdzi, że konstrukcja magnetyczna poprawia gęstość prądu i sprawność konwersji. Konfiguracje sprzężone mogą również poprawić odpowiedź przejściową przy mniejszym wykorzystaniu powierzchni obudowy.
Jej bardziej ambitna opcja usuwa cewki z lokalnego przetwornika. Intel nazywa tę konstrukcję C2VR, od continuous capacitive voltage regulator.
C2VR wykorzystuje kondensatory MIM o wysokiej gęstości do przekształcania napięcia wejściowego do 2,4 wolta na typowe napięcia rdzenia procesora. Intel twierdzi, że konstrukcja może przekraczać 90 procent sprawności i dostarczać 10 amperów na milimetr kwadratowy.
Cytowane badania dotyczące C2VR wykazały szczytową sprawność 92 procent i 12,7 wata na milimetr kwadratowy. Jak w przypadku każdego wyniku dotyczącego przetwornika, rzeczywistą wydajność kształtują obciążenie, stosunek napięć, warunki termiczne i implementacja.
Regulator pojemnościowy może szybko zmieniać prąd wyjściowy, ponieważ nie zależy od dużego magnetycznego elementu magazynującego energię. Ta cecha pomaga ograniczać spadki napięcia podczas nagłych zmian prądu.
Intel twierdzi, że C2VR może skalować się do obciążeń wielokiloamperowych. Może znajdować się po stronie matrycy, na spodzie obudowy, wewnątrz warstw obudowy lub w matrycy bazowej.
Najprostszy krok umieszcza IVR po stronie styków obudowy. Ta lokalizacja skraca trasę w porównaniu z regulatorem na płycie głównej i pozwala uniknąć części trudności integracji na matrycy.
Tworzy jednak kolejny konflikt. Regulator i jego wymagania chłodzenia zajmują powierzchnię spodu, która w innym przypadku mogłaby pomieścić połączenia obudowy.
Mniejsza liczba dostępnych połączeń może zwiększyć rezystancję wzdłuż ścieżki wejściowej przetwornika. Ta strata może zniwelować część korzyści wynikającej z umieszczenia konwersji blisko obciążenia.
Bardziej zintegrowana koncepcja Intel umieszcza C2VR bezpośrednio pod matrycą obliczeniową. Zasilanie wchodzi przez TSV od tylnej strony, dociera do regulatora, a następnie przemieszcza się pionowo do procesora.
Intel twierdzi, że regulator pojemnościowy można pocienić do grubości poniżej 100 mikrometrów, zachowując jego funkcjonalność. Jego profil sprawia, że nadaje się do osadzania w warstwach obudowy lub piętrowanych matrycach bazowych.
To najpełniejsze wyrażenie strategii Intel dotyczącej dostarczania energii dla AI. Okablowanie od tylnej strony doprowadza zasilanie przez krzem, wbudowane kondensatory je stabilizują, a lokalny regulator przekształca je w pobliżu obciążenia.
Mechanizm ten obiecuje krótsze ścieżki elektryczne i lepszą odpowiedź przejściową. Tworzy jednak również skoncentrowane ciepło i ściśle powiązany problem produkcyjny pod już gorącym procesorem.
Awaria regulatora mogłaby wpłynąć na całą obudowę, a nie na wymienialny komponent płyty głównej. Testowanie, naprawa, zarządzanie termiczne i uzysk stają się zatem kluczowymi elementami kalkulacji ekonomicznej.
Intel przedstawia C2VR jako skalowalną architekturę, ale artykuł nie wskazuje komercyjnego akceleratora AI wykorzystującego ją w pełnej skali wielokiloamperowej. To rozróżnienie ma znaczenie przy ocenie gotowości.
Branża przeprojektowuje oba końce łańcucha zasilania
Prace Intel na poziomie obudowy uzupełniają przejście ku wyższemu napięciu w infrastrukturze, lecz obie transformacje muszą spotkać się na kompatybilnych interfejsach.
Google, Microsoft i NVIDIA pracują w ramach Open Compute Project nad ustanowieniem wspólnych wymagań dla dystrybucji prądu stałego o napięciu 800 woltów. Działania te dotyczą przesyłania energii między wyposażeniem obiektu a szafami obliczeniowymi o wysokiej gęstości.
Wyższe napięcie zmniejsza prąd potrzebny do dostarczenia danej ilości mocy. Może to ograniczyć rozmiar przewodników, zużycie miedzi, straty w dystrybucji oraz fizyczne obciążenie związane z okablowaniem.
OCP framework opisuje dwie ścieżki wdrożenia. Istniejące obiekty mogą korzystać z bocznych szaf zasilających, które przekształcają prąd przemienny o napięciu 480 woltów na prąd stały w pobliżu szaf obliczeniowych.
Przyszłe obiekty mogłyby przekształcać prąd przemienny średniego napięcia bezpośrednio na prąd stały o napięciu 800 woltów. Taka konstrukcja eliminuje pośrednie etapy konwersji i może bardziej bezpośrednio integrować baterie lub mikrogridy prądu stałego.
Organizacja twierdzi, że ponad 80 partnerów rozwija kompatybilną infrastrukturę. Uczestnicy obejmują dostawców przetworników, szyn zbiorczych, złączy, systemów ochrony i wyposażenia na poziomie szaf.
Prace te nie eliminują konwersji na niższe napięcia wewnątrz szafy. Rdzeń akceleratora nadal działa przy napięciu znacznie niższym niż 800 woltów, dlatego między dystrybucją w obiekcie a tranzystorami pozostaje kilka etapów konwersji.
Intel koncentruje się przede wszystkim na końcowym odcinku tego łańcucha. PowerVia, kondensatory obudowy, EMIB-T i IVR-y dotyczą odległości między wejściami obudowy a aktywną logiką.
Architektura infrastrukturalna NVIDIA i strategia obudów Intel nie są więc bezpośrednimi alternatywami. Rozwiązują różne fragmenty tego samego problemu kompleksowego.
Napięcie konkurencyjne pojawia się w kwestii kontroli nad interfejsami. Dostawcy akceleratorów mogą określać architekturę szaf, podczas gdy odlewnie i dostawcy technologii obudów definiują opcje wewnątrz obudowy.
Dostawcy półprzewodników mocy, tacy jak Texas Instruments, Infineon i STMicroelectronics, obsługują etapy konwersji między tymi warstwami. Firmy produkujące wyposażenie dostarczają wyłączniki, prostowniki, szynoprzewody i systemy chłodzenia.
Analiza Texas Instruments szacuje, że szafa o mocy jednego megawata wykorzystująca dystrybucję 48-woltową wymagałaby niemal 450 funtów miedzi, aby ograniczyć straty w dystrybucji.
TI podaje również, że obecne procesory mogą wymagać ponad 1 000 amperów. Firma współpracuje z NVIDIA nad dystrybucją 800-woltową i zasilaniem procesorów nowej generacji w konfiguracji wielofazowej.
Szacunki konsultingowe pokazują, dlaczego branża działa właśnie teraz. Ocena centrów danych umieszcza pojawiające się wymagania szaf AI między 200 a 600 kilowatów.
Ta sama analiza przewiduje, że pod koniec tej dekady wymagania niektórych szaf mogą zbliżyć się do jednego megawata. Tradycyjne systemy niskonapięciowe nie zostały zaprojektowane dla takiego połączenia gęstości i ciągłego zapotrzebowania.
Normy pozostają istotnym ograniczeniem. Prąd stały wysokiego napięcia wymaga urządzeń ochronnych, izolacji usterek, złączy, monitorowania i procedur operacyjnych dostosowanych do zachowania prądu stałego.
W przeciwieństwie do prądu przemiennego, prąd stały nie przechodzi przez zero w każdym cyklu. Przerwanie usterki prądu stałego może zatem wymagać specjalistycznego sprzętu, aby zatrzymać utrzymujący się łuk elektryczny.
Uczestnicy OCP adaptują praktyki z pojazdów elektrycznych i systemów przemysłowych. Centra danych mają jednak inne wymagania dotyczące dostępności, modele serwisowe i konfiguracje fizyczne.
Wdrożenia będą również różnić się między obiektami. Nowy kampus AI może zostać zaprojektowany wokół dystrybucji prądu stałego, podczas gdy istniejący obiekt może nie mieć mocy przyłączeniowej ani miejsca między rzędami na rozległe zmiany.
Ta różnorodność wspiera odmowę Intel narzucenia jednej architektury zasilania. Różne akceleratory i obiekty będą odmiennie łączyć poziomy napięcia, regulatory, kondensatory i metody chłodzenia.
Ryzykiem jest fragmentacja. Niestandardowe interfejsy mogą spowalniać dostawców, komplikować certyfikację i uniemożliwiać sprzętowi obsługę wielu klientów.
Szansą jest koordynacja. Wspólne interfejsy szaf mogą zapewnić producentom komponentów stabilny cel, podczas gdy technologie odlewnicze mogą optymalizować końcową ścieżkę do każdego układu.
Co trzeba udowodnić w następnej kolejności
Rozstrzygające dowody będą pochodzić z kompletnych systemów, a nie z pojedynczych deklaracji sprawności ani demonstracji procesów.
Pierwszym sygnałem będzie komercyjne wykorzystanie portfela Intel na poziomie obudowy. Klienci potrzebują ujawnionych produktów, które łączą zasilanie od tylnej strony, zaawansowane kondensatory, mostki chipletowe i regulację blisko obciążenia przy trwałych obciążeniach AI.
PowerVia już weszła do produkcji za pośrednictwem Intel 18A, lecz adopcja przez klientów i zachowanie systemu mają większe znaczenie niż sama dostępność procesu. Uzysk, częstotliwość, stabilność napięcia i wydajność termiczna muszą utrzymywać się w skali produkcyjnej.
Drugim sygnałem jest integracja regulatora. Intel opublikował przekonujące pomiary C2VR, w tym sprawność powyżej 90 procent i wysoką gęstość prądu.
Trudniejszym testem jest obudowa w skali akceleratora. Inżynierowie potrzebują dowodów obejmujących pracę wielokiloamperową, stany przejściowe obciążenia, ciepło, starzenie, zmienność produkcyjną oraz interakcje z dostarczaniem zasilania od tylnej strony.
Również zachowanie w przypadku awarii wymaga uwagi. Ściśle zintegrowany regulator musi chronić kosztowne matryce obliczeniowe i pamięci, nie zamieniając lokalnej usterki w utratę całego pakietu.
Trzecim sygnałem jest postęp w interoperacyjności 800-woltowej. Specyfikacje OCP wymagają kompatybilnych produktów od wielu dostawców, a następnie wdrożeń, które działają bezpiecznie poza pokazami demonstracyjnymi.
Wdrożenia te powinny pokazać, czy zapowiadane ograniczenie strat konwersji i zużycia miedzi przekłada się na lepszą ekonomię obiektów. Ujawnią też wymagania dotyczące konserwacji i szkoleń.
Własny dokument Intel zawiera istotne zastrzeżenia. Stwierdza, że nie istnieje uniwersalne rozwiązanie, oraz wskazuje na ograniczenia elektryczne, termiczne i mechaniczne dla landside IVR.
Dokument zaznacza również, że roadmapy i prognozy wydajności pozostają niepewne. Większość raportowanych korzyści zależy od obciążenia, konfiguracji i wdrożenia.
Ta powściągliwość jest uzasadniona. Przeniesienie większej liczby funkcji zasilania do krzemu i zaawansowanych pakietów może poprawić parametry elektryczne, jednocześnie zwiększając koszty integracji i kumulując ryzyko.
Zespoły architektoniczne będą musiały oceniać całą ścieżkę — od przyłącza do sieci po tranzystor. Optymalizacja jednego etapu konwersji może jedynie przenieść ciepło, rezystancję lub złożoność w inne miejsce.
Muszą też uwzględnić zachowanie obciążeń. Trening, inferencja, sieciowanie i zadania intensywnie wykorzystujące pamięć generują różne wzorce prądu, nawet gdy ich średnie zużycie energii wydaje się podobne.
Dla deweloperów i nabywców korporacyjnych konsekwencje pojawiają się pośrednio. Lepsze dostarczanie energii może zwiększyć trwałe wykorzystanie akceleratorów oraz ograniczyć infrastrukturę potrzebną dla każdej jednostki użytecznych obliczeń.
Może również wpływać na dostępność sprzętu. Systemy wymagające wyspecjalizowanych obiektów, zastrzeżonych interfejsów lub trudnego chłodzenia mogą trafić do mniejszej liczby klientów, niż sugerują ich wyniki testów porównawczych.
Zespoły porównujące infrastrukturę AI powinny zatem pytać o trwałą wydajność, a nie tylko szczytową przepustowość. Powinny analizować wymagania dotyczące szaf rackowych, chłodzenia, architektury napięciowej i ograniczeń wdrożeniowych.
Organizacje techniczne mogą zachowywać takie oceny w przeszukiwalnej bazie wiedzy inżynieryjnej. Specyfikacje zasilania obejmują obecnie dokumentację procesorów, projekty szaf rackowych, plany obiektów i prace nad standardami.
Szersza zmiana jest już widoczna. Wydajność AI nie zależy już wyłącznie od tranzystorów, przepustowości pamięci czy szybkości interkonektów.
Dostarczanie energii określa, jak duża część tego krzemu może niezawodnie działać jednocześnie. Propozycja Intel przybliża trasowanie zasilania, zgromadzony ładunek i konwersję napięcia do obsługiwanych przez nie obliczeń.
Najbliższe jeden do trzech miesięcy powinny wyjaśnić trzy kwestie: wdrożenie przez wskazanych klientów, walidację pakietowego C2VR oraz interoperacyjny sprzęt 800-woltowy. Postęp we wszystkich trzech obszarach wzmocniłby argument Intel dotyczący całego stosu technologicznego.
Brak dowodów na którymkolwiek poziomie ujawniłby kluczowe ryzyko. Wydajny komponent nie tworzy wydajnego centrum danych AI, jeśli cały łańcuch nie działa wspólnie.
W miarę jak dostarczanie energii dla AI przez Intel trafia coraz głębiej do pakietu, nabywcy powinni zadać jedno praktyczne pytanie: czy kompletny system może utrzymać deklarowaną moc obliczeniową bez przenoszenia strat gdzie indziej?
