Panmnesia CXL Scale-Up Fabric wyprowadza serwery AI poza granice szafy rack
Panmnesia zaproponowała strukturę CXL scale-up, która rozszerza spójną komunikację na wiele szaf rack, mimo ograniczeń odległości dla połączeń elektrycznych, które dotąd ograniczały wdrożenia CXL. Projekt umieszcza CPU, akceleratory i pamięć w większej wspólnej domenie. Jego autorzy twierdzą, że jedna konfiguracja może obejmować 960 akceleratorów.
To bardziej ambitna rola dla Compute Express Link, czyli CXL, niż produkty rozszerzające pamięć, które trafiają dziś do serwerów. CXL to otwarty interkonekt, który pozwala procesorom i urządzeniom współdzielić pamięć, podczas gdy sprzęt utrzymuje spójność danych. Panmnesia oraz dwóch badaczy Meta pytają, czy te semantyki można rozszerzyć na znacznie większą część centrum danych AI.
Propozycja nie dowodzi, że Meta planuje wdrożyć taką strukturę. Nie pokazuje też kompletnego systemu z 960 akceleratorami obsługującego obciążenia produkcyjne. Faktyczna rywalizacja toczy się między skalowaniem w górę z użyciem spójnego sprzętu a sieciami Ethernet lub InfiniBand, które obecnie łączą zasoby między szafami rack.
Panmnesia CXL Scale-Up Fabric na nowo definiuje granicę szafy rack
Propozycja traktuje granice szaf rack jako ograniczenia inżynieryjne, a nie trwałe granice spójnego komputera.
Architektura została przedstawiona w artykule przeglądowym opublikowanym online przez Nature Reviews Electrical Engineering 10 sierpnia 2026 roku. Dziesięciu autorów jest związanych z Panmnesia, natomiast Kayvon Shakeri i Han Wang są związani z Meta Infra.
Przegląd CXL scale-up opisuje centrum danych „jak jeden chip”. To sformułowanie nie oznacza, że szafy rack dosłownie stają się jednym procesorem. Odnosi się ono do przeniesienia znanych właściwości poziomu układu, w tym wspólnego adresowania i uporządkowanych transakcji, na większy system fizyczny.
Większość serwerów produkcyjnych nadal organizuje zasoby wokół względnie stałego węzła. Procesor hosta zarządza lokalną pamięcią i łączy się z akceleratorami za pomocą krótkich łączy elektrycznych. Ethernet lub InfiniBand przenoszą dane, gdy obciążenie przekracza granicę serwera lub szafy rack.
Model ten skaluje się do ogromnych klastrów, lecz zdalna komunikacja zachowuje się inaczej niż lokalna operacja pamięciowa. Oprogramowanie musi przygotować komunikaty, przesłać dane przez stosy sieciowe oraz koordynować kopie lub synchronizację. Przeciążenia i zmieniające się trasy mogą również powodować zmienne czasy ukończenia operacji.
Proponowana struktura próbuje zachować dostęp podobny do pamięci na większym obszarze. Łączy wysoce połączony, nieblokujący przełącznik, jednostkę przyspieszania łączy i kontroler struktury. Komponenty te koordynują ruch, spójność, odzyskiwanie po błędach i rozmieszczenie zasobów.
Panmnesia twierdzi, że CPU mógłby bezpośrednio koordynować 16 akceleratorów w analizowanej konfiguracji, wobec dwóch w układzie referencyjnym. Autorzy opisują także domenę spójności obejmującą do 960 akceleratorów, czyli około 13 razy więcej niż wskazywana platforma referencyjna.
Domena spójności to grupa komponentów współdzielących spójny obraz pamięci. Gdy jedno urządzenie zmienia dane przechowywane w pamięci podręcznej, system zapewnia, że inni uczestnicy nie będą nadal używać nieaktualnej wersji. Rozszerzenie tego zachowania ogranicza część koordynacji po stronie oprogramowania, lecz sprawia, że interkonekt odpowiada za większą ilość stanu.
Autorzy szacują ponadto dostęp między serwerami w obie strony na kilkaset nanosekund. Konwencjonalne ścieżki oparte na sieci mogą działać w zakresie mikrosekund. Liczby te ilustrują zamierzony efekt architektury, a nie niezależnie zmierzoną wydajność w pełni zbudowanego centrum danych.
To rozróżnienie ma znaczenie. Propozycja rozwija istniejący kierunek techniczny, ale jej największa konfiguracja pozostaje celem projektowym. Komponenty fizyczne i system obejmujący całe centrum danych znajdują się na różnych etapach walidacji.
Dlaczego infrastruktura AI potrzebuje czegoś więcej niż szybszych akceleratorów
Serwery AI znajdują się pod presją, ponieważ zainstalowane zasoby obliczeniowe, pamięć i przepustowość rzadko rosną w tych samych proporcjach.
Trening i inferencja AI dzielą pracę między procesory, ponieważ żaden pojedynczy akcelerator nie może pomieścić każdego modelu, aktywacji i pamięci podręcznej wymaganych przez duże obciążenia. Dodanie akceleratorów zwiększa teoretyczną moc obliczeniową, jednak urządzenia te muszą stale wymieniać parametry, wyniki pośrednie i zawartość pamięci.
Inferencja dużych modeli językowych stwarza szczególnie dotkliwy problem pamięciowy. Każda aktywna sekwencja tworzy pamięć podręczną klucz-wartość, która przechowuje dane mechanizmu attention potrzebne do generowania kolejnych tokenów. Dłuższe konteksty i większa liczba równoczesnych użytkowników powiększają tę pamięć podręczną, nawet gdy sam model pozostaje niezmieniony.
Operatorzy mogą kupować serwery ze stałymi proporcjami CPU, pamięci i akceleratorów. Jednak obciążenie wymagające dodatkowej pamięci może zmuszać ich do pozyskania większej mocy obliczeniowej, która pozostanie niewykorzystana. Z kolei wolna pamięć w jednym węźle niewiele pomaga zadaniu pozbawionemu pamięci w innym miejscu.
Pule CXL rozdzielają część tych decyzji zakupowych. Urządzenie CXL Type-3 na przykład udostępnia pamięć hostowi, nie zachowując się przy tym jak kolejny serwer ogólnego przeznaczenia. Przełączanie może umożliwić wielu hostom dostęp do pul zamiast trwałego przypisywania każdego zasobu do jednej maszyny.
Meta opisała już węższe zastosowanie produkcyjne. Jej projekt Vistara podłącza odzyskaną pamięć DDR4 do nowszych serwerów przez niestandardowy układ rozszerzający pamięć CXL. Według wyników przedstawionych na ISCA 2026 oceniane rozproszone obciążenia inferencyjne wymagały nawet o 25 procent mniej serwerów.
Meta poinformowała również, że jedno obciążenie rozproszonej pamięci podręcznej skróciło średni czas przetwarzania zapytań o około 29 procent. Wyniki te dotyczą praktycznego rozszerzania pamięci wewnątrz serwerów. Nie potwierdzają kompletnej architektury Panmnesia działającej między szafami rack.
Mimo to Vistara stanowi istotny powód, by poważnie traktować szerszą propozycję. CXL nie jest już wyłącznie specyfikacją oczekującą na użyteczny sprzęt. Hyperskaler pokazał, że spójne rozszerzenie pamięci może zmieniać liczbę serwerów i wydajność obciążeń w warunkach produkcyjnych.
Panmnesia rozwija drugi aspekt tego kierunku. Firma tworzy technologię kontrolerów i przełączników, której celem jest zwiększenie liczby urządzeń, jakie CXL może połączyć. Na ISCA 2026 przedstawiła wyniki krzemowe dla kontrolera o niskich opóźnieniach oraz przełącznika z trasowaniem opartym na portach.
Ocena układu krzemowego wskazywała na stabilne działanie w konfiguracjach obejmujących do 64 węzłów. Wynik ten dotyczy badań Panmnesia nad kontrolerem i przełącznikiem, a nie proponowanego wdrożenia z 960 akceleratorami.
Łącznie projekty Meta i Panmnesia zmniejszają dwie różne luki. Meta pokazuje, dlaczego operator mógłby używać CXL w rzeczywistej infrastrukturze. Panmnesia pokazuje, jak wyspecjalizowany sprzęt może wyjść poza pamięć podłączoną bezpośrednio, bez akceptowania wszystkich kosztów opóźnień odziedziczonych po konwencjonalnych rozwiązaniach PCIe.
Presja obejmuje także dostawców akceleratorów i sieci. Jeśli spójne struktury obsługują większą część komunikacji wewnątrz systemu AI, część ruchu może omijać stos sieciowy. Ethernet i InfiniBand pozostaną niezbędne, ale granica między dostępem do pamięci a siecią przesunie się.
Sprzęt o stałej liczbie skoków celuje w zmienność sieci
Centralnym mechanizmem nie jest wyłącznie surowa szybkość łącza. Jest nim bardziej przewidywalna ścieżka dla danych i operacji spójności.
Sieciowe systemy AI tolerują odległość, akceptując warstwy abstrakcji. Żądanie może przejść przez oprogramowanie, kontrolery interfejsu sieciowego, przełączniki, kolejki i obsługę protokołów, zanim dotrze do zdalnej pamięci lub innego akceleratora. Ta elastyczność wspiera ogromne wdrożenia, lecz tworzy również zmienność opóźnień.
Przegląd wskazuje ten rozrzut między szybszymi i wolniejszymi żądaniami jako przeszkodę na poziomie systemu. Zsynchronizowane zadania AI często muszą czekać na najwolniejszego uczestnika, zanim będą mogły kontynuować. Średnie opóźnienie może wyglądać akceptowalnie, podczas gdy opóźnienie ogonowe nadal obniża wykorzystanie akceleratorów.
Architektura Panmnesia organizuje procesory, akceleratory i pamięć w tace i pody. Następnie łączy te jednostki przez ustrukturyzowaną strukturę zaprojektowaną tak, aby utrzymać stałą lub ograniczoną liczbę skoków. Rozmieszczenie zasobów opiera się na koncepcjach stosowanych w planowaniu układów, gdzie lokalizacja fizyczna wpływa na czas komunikacji.
Nieblokujący przełącznik jest zaprojektowany tak, aby łączyć dostępne wejścia i wyjścia bez zmuszania niepowiązanych transferów do oczekiwania na tę samą trasę wewnętrzną. Duża liczba wyjść pozwala jednemu elementowi przełączającemu docierać do wielu punktów końcowych. Żadna z tych cech nie eliminuje rywalizacji o zasoby, ale obie mogą ułatwiać planowanie zachowania systemu.
Jednostka przyspieszania łączy zarządza operacjami, które w przeciwnym razie wymagałyby wolniejszej interwencji. Panmnesia opisuje sprzęt dla funkcji spójności pamięci podręcznej, w tym śledzenie istotnych danych w cache i unieważnianie nieaktualnych kopii. Kontroler struktury zapewnia koordynację na poziomie systemu oraz zarządzanie zasobami.
Prace Panmnesia nad kontrolerem dotyczą również narzutu wewnątrz ścieżki protokołu CXL. Wiele wczesnych implementacji dostosowywało konstrukcje kontrolerów zorientowane na PCIe, ponieważ CXL korzysta z warstwy fizycznej PCIe. Podejście to upraszczało rozwój, lecz zachowywało wybory dotyczące buforowania i synchronizacji zaprojektowane dla ruchu urządzeń peryferyjnych.
Firma twierdzi, że jej kontroler współdzieli bufory między warstwami wewnętrznymi i usuwa część synchronizacji między nimi. Jej przełącznik wykorzystuje trasowanie oparte na portach, które przekazuje ruch zgodnie z identyfikatorami punktów końcowych. Konwencjonalne trasowanie oparte na hierarchii ogranicza urządzenia do organizacji przypominającej drzewo.
Trasowanie oparte na portach umożliwia bardziej elastyczne topologie i wybór tras. Przełącznik obsługuje oba podejścia, zapewniając kompatybilność tam, gdzie hierarchia nadal ma sens. Panmnesia argumentuje, że zmiany te kompensują znaczną część opóźnienia wprowadzanego, gdy ruch przechodzi przez przełącznik.
Projekt kontrolera jest istotny, ponieważ każdy dodatkowy skok zagraża propozycji wartości CXL. Struktura, która współdzieli zasoby, lecz czyni pamięć nieprzewidywalnie wolną, może przesunąć wąskie gardło zamiast je wyeliminować.
Spójność realizowana sprzętowo może również usunąć powtarzające się kopie danych. CPU i akcelerator mogą pracować na współdzielonej pamięci, podczas gdy kontrolery wymuszają spójność. Oprogramowanie nadal potrzebuje zasad alokacji i harmonogramowania, ale nie musi implementować każdego transferu jako jawnej wymiany sieciowej.
Rozważmy usługę inferencyjną, której akceleratory wymagają dużej współdzielonej pamięci podręcznej. System oparty na sieci może partycjonować cache, kopiować wpisy lub pobierać zdalne bloki przez zdalny bezpośredni dostęp do pamięci. Spójna struktura przedstawia natomiast pamięć jako adresowalną pojemność zarządzaną przez protokoły sprzętowe.
Nie czyni to zdalnej pamięci pamięcią lokalną. Odległość, przełączniki, konwersja nośników i urządzenia pamięciowe nadal zwiększają opóźnienie. Zaletą jest stabilny model dostępu, który oprogramowanie może rozpoznawać i uwzględniać w harmonogramowaniu.
W tym miejscu Panmnesia CXL scale-up fabric różni się od po prostu szybszego kabla. Przenosi funkcje sterowania do struktury, a następnie rozmieszcza zasoby fizyczne tak, aby ścieżki komunikacji pozostały regularne. Jej sukces zależy od utrzymania tych właściwości przez cały system w miarę jego rozrastania się.
CXL przez łącza optyczne zwiększa zasięg, lecz zmienia równanie inżynieryjne
Łącza optyczne rozwiązują problem zasięgu elektrycznego, lecz wprowadzają pytania o koszty, pobór mocy, niezawodność i integrację, których propozycja jeszcze nie rozstrzyga.
Szybka sygnalizacja elektryczna dobrze sprawdza się na krótkich połączeniach, w tym na ścieżkach wewnątrz serwera i kablach łączących pobliskie urządzenia. Zarządzanie stratami sygnału staje się trudniejsze wraz ze wzrostem szybkości transmisji i odległości. Retimery mogą odtwarzać sygnały, ale każdy dodatkowy komponent zużywa energię i zwiększa opóźnienie.
Światłowód przenosi ruch o wysokiej przepustowości na większe odległości przy mniejszych stratach zależnych od dystansu. CXL over optics przekształca protokół elektryczny w sygnały optyczne do transmisji, a następnie konwertuje je z powrotem w pobliżu odbiorczego punktu końcowego. Takie podejście pozwala rozszerzyć CXL poza praktyczny zasięg miedzi.
Przegląd omawia integrację elektryczno-optyczną jako drogę wykraczającą poza obecne ograniczenia łączy. Ma to znaczenie, ponieważ spójna domena obejmująca kilka szaf rack nie może polegać na wyidealizowanych połączeniach elektrycznych. Fizyczne medium staje się częścią architektury, a nie szczegółem pozostawionym zespołom wdrożeniowym.
Optical CXL jest technicznie wiarygodne. Rambus, Samtec i Viavi wcześniej zademonstrowały rozwiązanie zdalnej rozbudowy pamięci CXL z wykorzystaniem okablowania optycznego. MACOM wprowadził również chipset przeznaczony do przesyłania ruchu PCIe i CXL przez światłowód.
Marvell zaprezentował łączność optyczną PCIe i CXL w ramach swojej szerszej oferty dla centrów danych. Artykuł badawczy z 2026 roku, którego autorami byli pracownicy Marvell, zaproponował fotoniczne urządzenie pamięciowe CXL do przechowywania cache modeli językowych na dużą skalę. Opisane wyniki pochodziły z emulacji i symulacji, a nie z produktu wdrożonego powszechnie.
Szerszy rynek zmierza w tym samym kierunku. NVIDIA już wykorzystuje transceivery optyczne w systemach sieciowych InfiniBand i Ethernet. Grupa Optical Compute Interconnect rozwija otwarte, niezależne od protokołu połączenie optyczne dla skalowanych pionowo systemów AI.
Te działania wzmacniają argumenty za zastosowaniem optyki blisko zasobów obliczeniowych. Tworzą też konkurencję. Operator centrum danych może preferować warstwę optyczną obsługującą kilka protokołów zamiast jednej architektury ściśle kojarzonej z semantyką CXL.
Specyfikacja CXL 4.0 specification zwiększyła przepustowość i wprowadziła możliwości przeznaczone dla większych systemów. Specyfikacja nie gwarantuje jednak, że moduły optyczne, przełączniki, hosty i oprogramowanie zarządzające różnych dostawców będą współpracować przy wymaganych opóźnieniach.
Każda konwersja elektryczno-optyczna wprowadza nowy punkt awarii. Lasery się starzeją, złącza gromadzą zanieczyszczenia, a warunki termiczne wpływają na komponenty. Inżynierowie muszą ustalić, czy uszkodzone włókno optyczne można odizolować bez zakłócania większej spójnej domeny.
Kolejnym ograniczeniem jest pobór energii. Optyka może stać się wydajniejsza od łączy elektrycznych przy odpowiedniej odległości i przepustowości. Transceivery oraz elektronika konwersji nadal jednak zużywają energię. Punkt przełomowy zależy od zasięgu, szybkości linii, pakowania, wykorzystania i chłodzenia.
Porównania kosztów wymagają takiej samej ostrożności. Pula zasobów może ograniczyć niewykorzystane zasoby, lecz sieci optyczne dodają przełączniki, moduły, kontrolery, światłowody i złożoność operacyjną. Oszczędności wynikające z użycia mniejszej liczby serwerów muszą przewyższać pełny koszt sieci przez cały okres jej eksploatacji.
Opóźnienia mają również więcej wymiarów niż czas propagacji. Czysty kanał optyczny nie eliminuje kolejkowania, ponawiania protokołu, translacji adresów ani ruchu spójności. Deklarowany zakres kilkuset nanosekund musi zostać utrzymany pod obciążeniem, podczas awarii i przy mieszanych wzorcach dostępu.
Problemy te nie podważają zasadności CXL na duże odległości. Określają pracę potrzebną, aby przekształcić architekturę w infrastrukturę. Rozstrzygające dowody będą pochodzić z systemów end-to-end, a nie z izolowanych pomiarów łączy.
Rzeczywista rywalizacja to spójne skalowanie pionowe kontra sieciowe skalowanie poziome
CXL nie musi zastąpić Ethernetu ani InfiniBand, aby mieć znaczenie, lecz musi zdobyć kontrolę nad ruchem, który dziś obsługują te sieci.
Skalowanie pionowe łączy komponenty tak, aby działały jak większy, ściśle powiązany komputer. Skalowanie poziome łączy niezależne komputery przez sieć. Centra danych AI wykorzystują oba modele: krótkie, własnościowe łącza wewnątrz systemów oraz sieciowe struktury łączące systemy.
NVLink i NVLink Switch od NVIDIA zapewniają ściśle powiązaną komunikację akceleratorów w obsługiwanych platformach. UALink ma ustanowić otwarty interconnect skalowania pionowego dla akceleratorów. Ethernet i InfiniBand pozostają głównymi opcjami przesyłania ruchu AI między szafami rack i w dużych klastrach.
CXL rozpoczęło z innej pozycji. Jego wczesna atrakcyjność koncentrowała się na rozbudowie pamięci, warstwowaniu i tworzeniu pul zasobów. Zapewnia protokoły spójne z cache poprzez warstwę fizyczną PCIe i obsługuje urządzenia wykraczające poza same akceleratory.
Propozycja Panmnesia próbuje rozszerzyć to zastosowanie. Jeśli procesory CPU mogą adresować więcej akceleratorów i współdzieloną pamięć między szafami rack, struktura CXL zaczyna przypominać magistralę systemową dla kompletnego modułu AI. Sieć łączy wówczas te spójne moduły na większych odległościach.
Najsilniejszy argument za takim podziałem dotyczy obciążeń z częstym, drobnoziarnistym dostępem do pamięci. Wysyłanie wielu małych żądań przez obciążoną oprogramowaniem ścieżkę sieciową może narzucać znaczny narzut. Spójność sprzętowa może uczynić ten dostęp bardziej bezpośrednim i przewidywalnym.
Sieciowe skalowanie poziome nadal lepiej nadaje się do luźno powiązanych usług i izolacji awarii. Serwer może zostać ponownie uruchomiony bez konieczności zakłócania pracy wszystkich pozostałych węzłów. Operatorzy rozumieją zarządzanie Ethernetem, a rynek obejmuje szeroką gamę zgodnego sprzętu.
Gigantyczna domena spójności wiąże się z własnym kosztem koordynacji. Kontrolery muszą śledzić własność i kopie w cache, gdy uczestniczy w niej więcej urządzeń. Ruch generowany przez te mechanizmy może zużywać przepustowość, nawet gdy aplikacje nie przesyłają użytecznych danych.
Szczególnie istotne staje się zachowanie systemu przy awariach. Przegląd zakłada wymianę uszkodzonego urządzenia zamiast wyłączania z eksploatacji całego serwera. Osiągnięcie tego rezultatu wymaga precyzyjnego ograniczania błędów, spójnego odtwarzania stanu oraz oprogramowania zdolnego dostosować się do zmienionej topologii.
Zmieniają się również granice bezpieczeństwa. Dostęp oparty na semantyce pamięci może udostępniać zasoby inaczej niż usługi oparte na pakietach z jawnymi punktami końcowymi. Kontrola dostępu, izolacja, szyfrowanie i obserwowalność muszą działać w całej strukturze.
Oficjalna CXL architecture zapewnia znormalizowane podstawy protokołu, lecz operatorzy nadal potrzebują warstwy orkiestracji ponad nimi. Harmonogramy muszą rozumieć, która pamięć jest lokalna, która zdalna oraz które akceleratory współdzielą najkrótsze ścieżki.
Aplikacje nie mogą zakładać, że każdy bajt w ujednoliconej przestrzeni adresowej działa identycznie. Rozmieszczenie stron i warstwowanie pamięci określą, czy obciążenie skorzysta z pojemności puli. Złe rozmieszczenie może zamienić wygodne adresowanie w powtarzające się opóźnienia zdalnego dostępu.
Tworzy to szansę dla dostawców sieciowych, a nie automatyczną porażkę. Inteligentne kontrolery interfejsu sieciowego, zdalny bezpośredni dostęp do pamięci i zoptymalizowane biblioteki kolektywne nadal ograniczają narzut skalowania poziomego. Dostawcy Ethernetu dodają również kontrolę przeciążeń i telemetrię dla obciążeń AI.
Prawdopodobnym wynikiem będzie hierarchia. Własnościowe łącza akceleratorów mogą zdominować najkrótszą domenę skalowania pionowego. CXL może łączyć pamięć i heterogeniczne zasoby w szerszym module. Ethernet lub InfiniBand mogą łączyć moduły, budynki i geograficznie oddzielone obiekty.
Projekt Panmnesia ma znaczenie, ponieważ opowiada się za przesunięciem granicy między tymi warstwami. Firma nie oferuje jedynie większej liczby gniazd pamięci. Proponuje, by CXL przejęło większą część płaszczyzny komunikacji i sterowania systemem AI.
Artykuł przeglądowy nie jest wdrożeniem z 960 akceleratorami
Dowody wspierają poważny kierunek architektoniczny, a nie gotowy produkt dla centrum danych ani zadeklarowany plan wdrożenia przez Meta.
Publikacja w Nature jest przeglądem, a nie raportem z jednego ukończonego systemu działającego w pełnej proponowanej skali. Łączy analizę architektoniczną, istniejące technologie i zweryfikowane komponenty. Czytelnicy powinni rozróżniać poszczególne kategorie dowodów.
Panmnesia twierdzi, że jej kontroler oraz jednostka przyspieszania łączy przeszły walidację krzemową. Jej przełącznik fabric został wyprodukowany, a próbki krzemu przed premierą dostarczono. Oddzielne prace ISCA opisywały stabilne działanie do 64 węzłów.
Te kamienie milowe są istotne dla bezfabrycznej firmy półprzewodnikowej. Pokazują, że części architektury wyszły poza diagramy i modele programowe. Nie potwierdzają spójnego działania w skali 960 akceleratorów i wielu optycznych szaf rack.
Porównania dużej skali i opóźnień opisują to, co architektura ma zapewniać. Niezależne obciążenia, trwały ruch, awarie komponentów i sprzęt wielu dostawców mogą ujawnić ograniczenia pomijane przez mniejsze testy.
Rola Meta również zasługuje na precyzyjne sformułowanie. Dwóch badaczy Meta Infra było współautorami przeglądu i wniosło wkład do jego dyskusji. Publikacja nie zawiera zobowiązania Meta do zbudowania proponowanej struktury Panmnesia.
Publicznie opisywane wdrożenie CXL przez Meta to Vistara, system rozbudowy pamięci, który ponownie wykorzystuje moduły DDR4 w nowszych serwerach. Sieć centrum danych firmy nadal opiera się na infrastrukturze Ethernetowej do komunikacji wykraczającej poza pojedyncze systemy.
Współpraca badawcza może wpłynąć na przyszłe projekty, nie stając się planem produktowym. Meta ocenia wiele technologii, a hyperscalerzy często publikują obiecujące prace, które nigdy nie trafiają do wdrożenia w całej flocie.
Panmnesia ma również bezpośredni interes komercyjny w szerszym wdrożeniu CXL. Dziesięciu autorów jest powiązanych z firmą, a oświadczenie o konflikcie interesów w przeglądzie identyfikuje te relacje. Nie podważa to argumentu technicznego, lecz czyni zewnętrzną walidację niezbędną.
Liczba 960 akceleratorów rodzi praktyczne pytania. Ile stanu katalogowego musi utrzymywać system? Jak rośnie ruch spójności przy współdzielonych zapisach? Jak szybko fabric odzyskuje sprawność po awarii przełącznika, łącza lub punktu końcowego?
Oprogramowanie stanowi kolejny test. Systemy operacyjne mogą udostępniać pamięć CXL, lecz frameworki AI i harmonogramy muszą zdecydować, kiedy z niej korzystać. Nominalnie współdzielona pula daje niewielką wartość, jeśli oprogramowanie wielokrotnie umieszcza dane wrażliwe na opóźnienia daleko od zużywającego je akceleratora.
Interoperacyjność może okazać się równie trudna. Użyteczna struktura powinna łączyć procesory, akceleratory, urządzenia pamięciowe, przełączniki i łącza optyczne od kilku dostawców. Własnościowe rozszerzenia mogą poprawić jedną konfigurację, jednocześnie osłabiając ekonomiczne uzasadnienie otwartego standardu.
Branża powinna zatem oprzeć się dwóm uproszczeniom. Nie powinna odrzucać tej pracy, ponieważ pełny system nie istnieje. Powinna też unikać opisywania szacunków architektonicznych jako benchmarków produkcyjnych.
Najbardziej wiarygodna interpretacja znajduje się między tymi skrajnościami. Panmnesia zweryfikowała istotny krzem i przedstawiła system rozwiązujący rzeczywisty problem komunikacyjny. Jej największe deklaracje dotyczące wydajności i skali nadal wymagają dowodu end-to-end.
Trzy sygnały pokażą, czy CXL na duże odległości jest gotowe
Kolejna faza zależy od walidacji całego systemu, interoperacyjności optycznej i wdrożenia oprogramowania, a nie od kolejnego diagramu architektury.
Pierwszym sygnałem jest prototyp między szafami rack uruchamiający reprezentatywne obciążenia AI. Powinien łączyć procesory, akceleratory i współdzieloną pamięć przez proponowaną hierarchię przełączników. Opublikowane wyniki muszą obejmować medianę i opóźnienia ogonowe, przepustowość przy rywalizacji o zasoby, zużycie energii oraz odzyskiwanie sprawności po awariach.
Test zbliżający się do celu 960 akceleratorów mocno wsparłby argumentację Panmnesia. Mniejszy system może nadal być wartościowy, jeśli wyjaśni, które ograniczenia są fizyczne, architektoniczne lub ekonomiczne. Wyniki ograniczone do symulacji pozostawiłyby otwarte centralne pytanie dotyczące wdrożenia.
Drugim sygnałem jest demonstracja CXL-over-optics z udziałem wielu dostawców. Powinna łączyć krzem hosta, przełączniki, moduły optyczne i urządzenia pamięciowe od niezależnych dostawców. Zgodność ze standardami ma największe znaczenie, gdy operatorzy mogą wymienić jeden komponent bez przeprojektowywania całej struktury.
Taka demonstracja powinna przedstawiać zasięg i szybkość linii obok opóźnienia konwersji oraz energii na przesłany bit. Powinna też pokazywać odzyskiwanie łącza i obsługę błędów. Zasięg optyczny jest użyteczny tylko wtedy, gdy wynikowy system pozostaje możliwy do zarządzania.
Trzecim sygnałem jest wsparcie programowe, które traktuje spójne zasoby jako hierarchię wydajności. Systemy operacyjne, planery zadań i frameworki AI potrzebują świadomości topologii. Muszą rozmieszczać stan modeli i dane pamięci podręcznej zgodnie z opóźnieniami, pojemnością oraz bieżącym przeciążeniem.
Deweloperzy powinni śledzić studia przypadków z wdrożeń produkcyjnych, które łączą to oprogramowanie z mierzalnymi wynikami aplikacji. Przydatne wskaźniki obejmują czas do pierwszego tokenu, liczbę tokenów na sekundę, wykorzystanie akceleratorów oraz liczbę serwerów potrzebnych dla danego obciążenia.
Dla nabywców korporacyjnych kluczowe pytanie nie brzmi, czy CXL jest technicznie interesujące. Chodzi o to, czy infrastruktura kompozytowa może poprawić wykorzystanie zasobów, nie utrudniając jednocześnie rozwiązywania problemów i planowania pojemności.
Dla inżynierów ta koncepcja zmienia rozumienie granicy serwera. Usługa może w przyszłości adresować zasoby rozproszone na kilku szafach rack, podczas gdy sprzęt będzie obsługiwał spójność pod jej stosem programowym. Może to uprościć jedną warstwę, ale sprawić, że świadomość topologii stanie się niezbędna w innych miejscach.
Dla pracowników umysłowych i użytkowników AI te wybory sprzętowe wpływają na responsywność usług oraz pojemność kontekstu. Większe współdzielone pule pamięci mogą obsługiwać dłuższe rozmowy lub więcej równoczesnych żądań, ale tylko wtedy, gdy przepływ danych pozostaje przewidywalny.
Zespoły oceniające te twierdzenia powinny zachować artykuły naukowe, szczegóły benchmarków i ujawnienia dostawców, które za nimi stoją. Przeszukiwalna techniczna baza wiedzy może pomóc porównywać przyszłe wyniki z dzisiejszymi obietnicami architektonicznymi.
Skalowalna magistrala CXL firmy Panmnesia wskazała wiarygodną drogę wykraczającą poza spójność ograniczoną do pojedynczej szafy rack. Teraz branża potrzebuje kompletnego systemu optycznego, niezależnych danych dotyczących obciążeń oraz oprogramowania, które potrafi inteligentnie wykorzystać jego topologię. Który dostawca jako pierwszy opublikuje takie dowody?
