Gelsinger nennt HBM „miserabel“, während SK hynix darüber hinausplant

Pat Gelsinger bezeichnete High-Bandwidth Memory als „miserabel“ und löste damit einen Konflikt aus, der sich rasch über Google News und die Berichterstattung der Halbleiterbranche verbreitete. Seine Kritik richtete sich gegen die Kompromisse bei Wärme, Energieverbrauch und Packaging in der Speichertechnologie, die die meisten fortschrittlichen KI-Beschleuniger unterstützt.

Die Bemerkung wirkt besonders scharf, weil SK hynix seinen jüngsten Erfolg auf HBM aufgebaut hat. Doch Hoshik Kim, Senior Vice President und Fellow bei SK hynix, verteidigte die Technologie nicht als endgültiges Ziel der Speicherentwicklung. In derselben Diskussion auf dem RAISE Summit räumte Kim ein, dass die Branche über die heutige Architektur hinausgehen müsse.

Dieser Austausch war kein Eingeständnis, dass HBM gescheitert ist. Er legte eine folgenreichere Umkehr offen. Die Unternehmen, die am stärksten vom HBM-Boom profitieren, investieren bereits in Technologien, die die Abhängigkeit von standardisierten HBM-Stacks verringern könnten.

Was die Google-News-Schlagzeile ausließ

Gelsinger kritisierte die Grenzen des heutigen HBM, nicht den Bedarf an schnellem Speicher neben KI-Prozessoren.

Gelsinger, ehemaliger Intel-Chef und heute General Partner bei Playground Global, sprach auf dem RAISE Summit 2026 in Paris. Die Veranstaltung fand vom 7. bis 9. Juli statt. Kim nahm an einem Panel mit dem Titel „AI Has a Memory Problem“ teil.

Während der Diskussion beschrieb Gelsinger HBM als schlechten technischen Kompromiss. HBM stapelt mehrere Dynamic-Random-Access-Memory-Dies vertikal und verbindet sie über kurze, dichte elektrische Pfade. Diese Struktur liefert deutlich mehr Bandbreite als gewöhnliche Speichermodule, die weiter vom Prozessor entfernt platziert sind.

Dieselbe Stapelstruktur schafft jedoch thermische und fertigungstechnische Herausforderungen. Wärme aus den unteren Schichten muss durch andere Dies wandern, bevor sie das Kühlsystem erreicht. Größere Stapelhöhen und komplexeres Packaging können dieses Problem verschärfen.

Gelsinger vertrat dasselbe Argument später in einem Interview über das sich wandelnde Speichergeschäft. Er sagte: „HBM, wie wir es heute kennen und lieben, ist ein miserabler Speicher.“ Seine Erklärung konzentrierte sich laut der veröffentlichten Analyse des Speichergeschäfts auf eingeschlossene Wärme und den daraus entstehenden Druck auf die Prozessorleistung.

Ausschnitte vom Summit ließen den Austausch wie ein außergewöhnliches Zugeständnis von SK hynix wirken. Kim schien zuzustimmen, dass HBM nicht die endgültige Antwort sei. Ein weiterer Panelteilnehmer stellte den Moment anschließend so dar, als räume SK hynix ein, HBM sei schlechter Speicher.

Im vollständigen Kontext ist es weniger theatralisch. HBM bleibt unverzichtbar, weil KI-Beschleuniger Modellgewichte und Zwischendaten mit enormen Raten bewegen müssen. Herkömmlicher Serverspeicher kann nicht jede Beschleunigeranfrage mit vergleichbarer Bandbreite oder Energieeffizienz bedienen.

Die Meinungsverschiedenheit betrifft, was geschieht, wenn HBM an praktische Grenzen stößt. Gelsinger bevorzugt eine engere Integration von Speicher und Prozessoren. SK hynix erforscht kundenspezifisches HBM, neue Speicherstufen, fortschrittliches Packaging und Produkte, die unterschiedliche Speichertechnologien kombinieren.

Dieser Unterschied ist wichtig. Ein schlechtes Produkt hat keinen überzeugenden Einsatzzweck. Ein unvollkommenes Produkt kann dominieren, weil jede verfügbare Alternative noch größere Einschränkungen mit sich bringt.

HBM gehört derzeit zur zweiten Kategorie. Es ist teuer in der Herstellung, schwer zu kühlen und stark durch Packaging-Kapazitäten begrenzt. Zugleich bleibt es eine der effektivsten Methoden, Daten in fortschrittliche GPUs einzuspeisen.

Die Google-News-Schlagzeile erfasste die Konfrontation, verdichtete aber die technische Argumentation. Gelsinger stellte die langfristige Effizienz der Architektur infrage. Kim erkannte ein Roadmap-Problem an, das SK hynix bereits angeht.

Warum KI-Systeme die Schwächen von HBM weiter akzeptieren

KI-Infrastruktur nutzt HBM, weil Prozessoren nach Daten hungern – selbst wenn der Speicher selbst thermische und wirtschaftliche Kosten verursacht.

Moderne KI-Beschleuniger können jede Sekunde enorme Mengen mathematischer Operationen ausführen. Diese Operationen bewirken jedoch wenig, wenn Modelldaten zu langsam eintreffen. Die Lücke zwischen Prozessordurchsatz und Speicherbereitstellung wird gemeinhin als Memory Wall bezeichnet.

Beim Training entsteht eine Variante dieses Problems. Tausende Beschleuniger tauschen wiederholt Parameter, Gradienten und temporäre Ergebnisse aus. Ein langsamer Speicherpfad lässt teure Recheneinheiten warten.

Bei der Inferenz entsteht eine weitere Variante. Ein Server muss Modellgewichte lesen und den Key-Value-Cache verwalten, der die Informationen speichert, die zur Erzeugung späterer Token benötigt werden. Größere Modelle und längere Kontexte erhöhen diesen Speicherbedarf.

HBM bekämpft den Engpass, indem es breite Speicherschnittstellen nahe am Beschleuniger platziert. Es überträgt Daten über viele parallel arbeitende Verbindungen. Das Design vermeidet es, sich ausschließlich auf extrem hohe Taktraten zu stützen.

Diese Nähe hat Nvidia, AMD und Entwicklern kundenspezifischer Beschleuniger geholfen, KI-Systeme zu skalieren. Zugleich machte sie die HBM-Versorgung zu einer strategischen Einschränkung im gesamten Halbleitermarkt.

Die physische Anordnung bringt weiterhin Nachteile mit sich. Vertikal gestapelte Dies konzentrieren Wärme auf kleinem Raum. Mehr Schichten erhöhen die Fertigungskomplexität, während Defekte die Zahl nutzbarer Packages aus jeder Charge senken können.

Packaging verknüpft das Schicksal der Speicherlieferanten zudem mit Foundries und Beschleunigeranbietern. HBM kann nicht einfach als isolierte Handelsware produziert und in einen Standardsockel eingesetzt werden. Es muss zur Schnittstelle des Prozessors, zum Package-Design, zum Energiebudget und zum Kühlsystem passen.

Gelsingers Bezeichnung „miserabel“ beschreibt daher einen technischen Zielkonflikt. HBM löst den Bandbreitenmangel, indem es mehr Wärme, Kosten und Integrationskomplexität in Kauf nimmt.

SK hynix bestreitet diese Einschränkungen nicht. In eigenen öffentlichen Materialien heißt es, Speicherunternehmen müssten Kundenprozessoren, Workloads, Energieanforderungen und thermische Designs verstehen. Die Full-Stack-Strategie des Unternehmens geht ausdrücklich über die Lieferung austauschbarer Speicherkomponenten hinaus.

Dieser Wandel erklärt auch, warum HBM nicht einfach verschwinden wird, sobald eine elegantere Architektur möglich wird. KI-Hardwareplattformen erfordern Jahre für Design, Qualifizierung und Produktionsvorbereitung. Entwickler optimieren zudem Software rund um den Speicher, der auf eingesetzten Beschleunigern verfügbar ist.

Betreiber von Rechenzentren haben stark in HBM-ausgestattete Systeme investiert. Sie benötigen kompatible Produkte mit vorhersehbarer Zuverlässigkeit und Leistung. Ein Ersatz muss HBM übertreffen und zugleich in realistische Fertigungs- und Einführungszeitpläne passen.

Die aktuelle Architektur kann daher kommerziell wichtig bleiben, während sie technisch zu einer Übergangslösung wird. Ethernet, Flash-Speicher und Silizium-Prozesstechnologien haben ähnliche Muster durchlaufen. Jede überstand wiederholte Kritik, weil sich das umgebende Ökosystem parallel zum Kerndesign verbesserte.

HBM-Lieferanten können weitere Schichten hinzufügen, Bonding-Verfahren verbessern, Basis-Dies anpassen und die Kühlung verfeinern. Diese Änderungen verlängern die Nutzungsdauer der Architektur, auch wenn sie ihre grundlegenden Kompromisse nicht beseitigen.

SK hynix steht vor dem Dilemma eines Nachfolgers

SK hynix muss seine HBM-Führungsposition schützen und zugleich Kunden beim Aufbau von Systemen unterstützen, die auf einer breiteren und stärker angepassten Speicherhierarchie beruhen.

HBM hat Speicher von einer Hintergrundkomponente zu einem zentralen Bestandteil des KI-Systemdesigns gemacht. SK hynix gewann Einfluss durch die enge Zusammenarbeit mit Beschleunigerunternehmen und Partnern für fortschrittliches Packaging. Diese Position wird schwieriger zu verteidigen, da jeder Kunde eine andere Kombination aus Kapazität, Bandbreite, Energieverbrauch und Latenz verlangt.

Das Unternehmen kann den Output nicht länger maximieren, indem es eine standardisierte Komponente für einen breiten Markt produziert. Es muss Roadmaps zunehmend mit Prozessordesignern, Foundries, Packaging-Anbietern und Cloud-Betreibern abstimmen.

Darin liegt der Druck auf das Geschäftsmodell hinter Gelsingers Kritik. Eine engere Prozessor-Speicher-Integration kann die Leistung verbessern, erhöht aber die Kosten, wenn der falsche Kunde oder die falsche Plattform gewählt wird.

Ein konventioneller Speicherchip kann viele Systeme bedienen. Ein stark kundenspezifisches Produkt kann von einer Prozessorgeneration abhängen. Verzögerungen oder eine schwache Nachfrage nach diesem Prozessor können dem Lieferanten unbrauchbare Kapazitäten und Entwicklungskosten hinterlassen.

SK hynix hat Anpassungen bereits angenommen. Seine Produktpräsentationen 2026 umfassten kundenspezifische HBM-Strukturen und Processing-in-Memory-Konzepte. Processing-in-Memory verlagert ausgewählte Berechnungen näher an gespeicherte Daten und reduziert so Übertragungen zwischen Speicher und Hauptprozessor.

Auf der CES 2026 zeigte das Unternehmen ein HBM4-Produkt mit 16 Schichten und 48 GB Kapazität. Zudem präsentierte es laut seinem CES-Speicherportfolio eine KI-Systemdemonstration auf Basis kundenspezifischer HBM- und Processing-in-Memory-Designs.

Diese Produkte deuten darauf hin, dass SK hynix HBM als Plattform betrachtet, die sich weiterentwickeln kann. Das Unternehmen behandelt nicht jede Generation als schnellere Version einer unveränderten Handelsware.

Die Strategie schafft ein schwieriges Gleichgewicht. Kunden wünschen spezialisierte Produkte, die zu ihren Beschleunigern passen. SK hynix benötigt genügend Gemeinsamkeiten, um Designs wiederzuverwenden, Kosten zu kontrollieren und mehrere konkurrierende Kunden zu bedienen.

Die Zusammenarbeit mit TSMC bietet einen Weg, diese Spannung zu bewältigen. Eine Foundry, die mehrere Beschleunigerdesigner bedient, kann gemeinsame Packaging- und Integrationsmethoden unterstützen. SK hynix kann dann an mehreren Plattformen beteiligt sein, statt alles auf einen Chiphersteller zu setzen.

Samsung und Micron stehen vor demselben Übergang. Beide müssen Produkte bei wichtigen Beschleunigerkunden qualifizieren und gleichzeitig die Fertigungsausbeute verbessern. Außerdem benötigen sie glaubwürdige Roadmaps für kundenspezifischen Speicher und fortschrittliches Packaging.

Der Wettbewerb wird sich daher über die Schlagzeilen-Bandbreite hinaus verlagern. Käufer werden thermisches Verhalten, Energieverbrauch, Kapazität, Packaging-Verfügbarkeit, Softwareunterstützung und Lieferzuverlässigkeit bewerten.

SK hynix bleibt gut positioniert, weil das Unternehmen über Produktionserfahrung und enge Kundenbeziehungen verfügt. Doch die Führungsposition in einer HBM-Generation garantiert keine Führungsposition in einer Speicherarchitektur, die auf kundenspezifischen Basis-Dies oder Prozessorintegration beruht.

Der Vorteil des Unternehmens ähnelt immer weniger einem Katalog von Speicherchips. Er gleicht zunehmend einem Netzwerk von Co-Design-Beziehungen. Dieses Modell kann dauerhafte Kundenbindungen schaffen, erfordert aber auch größere und frühere Wetten.

Der eigentliche Wettbewerb lautet HBM gegen eine Speicherhierarchie

Der wahrscheinliche Nachfolger des heutigen HBM ist kein einzelner Ersatzchip, sondern eine abgestimmte Hierarchie, die unterschiedliche Daten in verschiedenen Speicherstufen platziert.

KI-Workloads behandeln nicht jedes Byte gleich. Manche Daten müssen den Prozessor sofort erreichen. Andere Informationen können zusätzliche Latenz tolerieren, wenn das System dadurch Kapazität gewinnt oder den Energieverbrauch senkt.

HBM bedient die schnellste Stufe, doch alles dort zu speichern ist unpraktisch. Seine Kapazität bleibt im Vergleich zu gewöhnlichem DRAM und Flash-Speicher begrenzt. Zudem verursacht es höhere Fertigungs- und Packaging-Kosten.

SK hynix entwickelt High Bandwidth Flash, kurz HBF, als eine mögliche zusätzliche Stufe. HBF soll die Dichte von NAND-Flash mit Bandbreiteneigenschaften kombinieren, die für KI-Infrastruktur geeignet sind. Es würde zwischen HBM und Solid-State-Speicher liegen, statt eines der beiden Produkte vollständig zu ersetzen.

Das Unternehmen untersucht zudem Speichererweiterungen über Compute Express Link. CXL ist ein Interconnect-Standard, der Prozessoren den Zugriff auf gepoolten oder externen Speicher mit kohärenter Adressierung ermöglicht. Damit kann ein KI-Server mehr Kapazität erhalten, ohne jedes Byte neben dem Beschleuniger zu platzieren.

SK hynix-Forscher haben ein gestuftes Inferenzdesign mit CXL-angebundenem Speicher und NVMe-Speicher getestet. Der Ansatz verschiebt Daten entsprechend den Leistungsanforderungen, statt davon auszugehen, dass sämtliche Modellinformationen in HBM gehören.

Deshalb ist Kims Antwort auf dem RAISE Summit wichtig. Seine Aussage, HBM sei nicht die endgültige Antwort, steht im Einklang mit der veröffentlichten Roadmap des Unternehmens. SK hynix hat HBF in seiner KI-Speicher-Roadmap als Reaktion auf die wirtschaftlichen Grenzen beschrieben, sämtliche KI-Daten in gestapeltem Speicher vorzuhalten.

Die Integration in Prozessoren stellt einen weiteren Weg dar. Speicher, der direkt auf einem Prozessor platziert oder über fortschrittlichere Packaging-Technologien angebunden wird, kann elektrische Wege verkürzen. Außerdem kann sie den Energieverbrauch beim Verschieben von Daten senken.

Integration beseitigt jedoch nicht alle schwierigen Entscheidungen. Die Kapazität im Package ist begrenzt, und eng gekoppelte Designs lassen sich schwerer unabhängig voneinander aufrüsten. Ein gescheitertes Prozessordesign kann zudem seine Investitionen in maßgeschneiderten Speicher mit in den Abgrund ziehen.

Ein gestuftes System verteilt dieses Risiko. Häufig abgerufene Modellgewichte können in HBM verbleiben. Größere Sammlungen zwischengespeicherter Informationen können in CXL-Speicher oder Flash mit hoher Bandbreite verschoben werden. Herkömmlicher Speicher kann weniger dringliche Daten vorhalten.

Die Software muss entscheiden, wo Daten hingehören, und sie verschieben, ohne neue Engpässe zu schaffen. Damit wird das Speichermanagement zu einem Optimierungsproblem auf Systemebene und nicht bloß zu einer Komponentenspezifikation.

Die Veränderung betrifft sowohl Entwickler als auch Chiphersteller. Modellarchitektur, Quantisierung, Caching, Batching und Inferenzplanung beeinflussen allesamt den Speicherverkehr. Bessere Software kann den HBM-Bedarf senken, ohne auf einen neuen Halbleiterprozess warten zu müssen.

Für Unternehmenskäufer wird Spitzenbandbreite zu einer unvollständigen Beschaffungskennzahl. Eine aussagekräftige Bewertung wird Durchsatz pro Watt, Latenz unter realistischen Workloads, verfügbare Kapazität und die Leistung umfassen, wenn Daten über HBM hinaus ausgelagert werden.

Diese Hierarchie ist der wichtigste Gegenentwurf zu HBM als vollständiger Lösung. HBM kann die schnellste Ebene bleiben und zugleich seinen Status als zentrale Lösung für jedes KI-Speicherproblem verlieren.

Warum das Urteil „mieser Speicher“ Zurückhaltung erfordert

Die Schwächen von HBM sind real, doch kein vorgeschlagener Nachfolger hat bislang dessen Kombination aus Bandbreite, Einsatzumfang und Kundenakzeptanz erreicht.

Gelsinger hat eine klare technische Grundlage, gestapelten Speicher zu kritisieren. Wärme, Energieverbrauch, Ausbeute und Packaging-Komplexität sind messbare Einschränkungen. Die weitergehende Behauptung, prozessorintegrierter Speicher werde konventionelles HBM verdrängen, bleibt weniger sicher.

Erstens erhöht Integration die Abhängigkeit zwischen Produkt-Roadmaps. Beschleunigerunternehmen überarbeiten Architekturen, Schnittstellen und Fertigungspläne in langen Zyklen. Ein Speicherlieferant muss Forschungs- und Fertigungsressourcen binden, bevor die Nachfrage klar wird.

Zweitens können Verbesserungen bei der Kühlung die Lebensdauer von HBM verlängern. Package-Designer können Materialien, Stapelstrukturen, thermische Schnittstellen und die Systemkühlung verändern. Hybrid Bonding kann zudem die Verbindungsgröße verringern und elektrische Eigenschaften verbessern.

Drittens können HBM-Standards den Wettbewerb erhalten. Standardisierte Schnittstellen ermöglichen mehreren Lieferanten die Entwicklung kompatibler Produkte. Eine Entwicklung hin zu tiefgreifend maßgeschneidertem Speicher kann die Leistung steigern, zugleich aber die Austauschbarkeit verringern.

Dieser Zielkonflikt ist für Cloud-Unternehmen wichtig. Ein kundenspezifisches Package kann einen Käufer an eine Kombination aus Prozessor und Speicher binden. Standardisierte Produkte bieten mehr Optionen, wenn Lieferanten Verzögerungen oder Ausbeuteprobleme erleben.

Viertens führen neue Speicherebenen eigene Latenz- und Softwarekosten ein. CXL erweitert die Kapazität, doch Daten müssen weiterhin weiter reisen als Informationen, die neben einem Beschleuniger gespeichert sind. NAND-basierter Speicher bietet hohe Dichte, unterscheidet sich jedoch bei Haltbarkeit und Zugriffseigenschaften von DRAM.

Eine gestufte Architektur funktioniert nur, wenn die Software Daten intelligent platziert. Eine schlechte Platzierung kann den theoretischen Vorteil zunichtemachen und unvorhersehbare Leistung erzeugen.

Die aktuelle Produktstrategie von SK hynix spiegelt diese Unsicherheit wider. Das Unternehmen investiert weiterhin in HBM4 und erforscht zugleich Produkte, die es ergänzen. Auf der GTC 2026 präsentierte es HBM4 laut seinem Inferenzprogramm als Werkzeug zur Verbesserung der Inferenz-Effizienz großer Modelle.

Das steht nicht im Widerspruch zu einer Planung über HBM hinaus. Halbleiterunternehmen finanzieren häufig die nächste Architektur, während sie die aktuelle weiter verbessern. Kunden benötigen heute einsatzfähige Produkte, nicht nur vielversprechende Labordesigns.

Auch der Markt gibt SK hynix wenig Anlass, HBM vorschnell aufzugeben. Die Nachfrage nach KI-Beschleunigern belohnt weiterhin Produkte mit hoher Bandbreite. Liefervereinbarungen und Qualifizierungszyklen schaffen eine kommerzielle Dynamik, die technische Kritik nicht sofort umkehren kann.

Gelsinger nähert sich der Frage zudem als Investor in Unternehmen, die an einer engeren Integration von Speicher und Rechenleistung arbeiten. Seine Expertise macht die Kritik bedeutsam, doch Leser sollten erkennen, dass er eine alternative Richtung unterstützt.

Kim vertritt ein Unternehmen, dessen Umsatz und Kundenbeziehungen von HBM profitieren. Seine Bereitschaft, über einen Nachfolger zu sprechen, ist ebenso bemerkenswert, beweist jedoch nicht, dass SK hynix bereits eine Ersatzarchitektur ausgewählt hat.

Die verantwortungsvolle Schlussfolgerung ist enger gefasst. HBM ist unverzichtbar geworden, ohne ideal zu sein. Seine Schwächen sind ernst genug, um Roadmaps umzugestalten, aber nicht ernst genug, um bestehende Installationen obsolet zu machen.

Leser von Google News sollten den Austausch als Beleg für einen aktiven Architekturwandel betrachten. Er ist kein Beweis dafür, dass die Branche bereits einen Gewinner gewählt hat.

Drei Signale werden zeigen, was nach HBM kommt

Die Zukunft von HBM wird durch Produktqualifizierung, eingesetzte Speicherhierarchien und Belege dafür klarer werden, dass Integration vollständige Systeme verbessert.

Das erste Signal ist die Kundenqualifizierung für HBM4 und seine Nachfolger. Die Ankündigung eines Musters belegt weder Volumenproduktion noch akzeptable Ausbeuten oder einen zuverlässigen Betrieb innerhalb eines Beschleuniger-Packages.

Beobachten Sie, ob SK hynix, Samsung und Micron qualifizierte Produkte nach den Zeitplänen ihrer Kunden liefern können. Verzögerungen würden Gelsingers Argument stärken, dass die Komplexität zunehmend schwerer zu beherrschen ist. Stabile Hochläufe würden zeigen, dass HBM weiterhin Entwicklungsspielraum hat.

Die thermische Leistung ist ebenso wichtig wie die nominale Bandbreite. Anbieter müssen zeigen, dass zusätzliche Schichten Prozessoren unter dauerhafter Last nicht zu Geschwindigkeitsreduzierungen zwingen. Ergebnisse aus realen Anwendungen werden aussagekräftiger sein als Spitzenspezifikationen.

Das zweite Signal ist der kommerzielle Einsatz von gestuftem Speicher. HBF, CXL-Speichererweiterungen und Computational Storage müssen über Demonstrationen und Forschungsarbeiten hinaus Akzeptanz finden.

Ein erfolgreiches System sollte die Abhängigkeit von knappem HBM verringern, ohne inakzeptable Latenzen zu erzeugen. Es sollte außerdem über nützliche Modelle und Inferenzmuster hinweg funktionieren, nicht nur in einem sorgfältig ausgewählten Benchmark.

Entwickler sollten darauf achten, wie Software diese Ebenen verfügbar macht. Automatische Platzierung würde die Einführung erleichtern. Systeme, die umfangreiches manuelles Tuning erfordern, könnten auf Hyperscaler mit spezialisierten Engineering-Teams beschränkt bleiben.

Diese Entwicklung hat eine Parallele zum Wissensmanagement. Nützliche Systeme platzieren Informationen nach Dringlichkeit, Kontext und Abrufkosten. Eine persönliche Wissensdatenbank folgt auf Anwendungsebene einem ähnlichen Prinzip, arbeitet jedoch weit oberhalb der Halbleiterhardware.

Das dritte Signal ist glaubwürdige Prozessor-Speicher-Integration im Fertigungsmaßstab. Prototypen können niedrige Latenz demonstrieren, doch kommerzielle Produkte müssen auch Anforderungen an Ausbeute, Kühlung, Reparatur und Kosten erfüllen.

Die Belege sollten die Leistung kompletter Systeme pro Watt umfassen. Ein Design, das Speicherzugriffe verbessert, das Package jedoch extrem schwer herstellbar macht, wird HBM nicht breit ersetzen.

Die Kundenvielfalt wird einen weiteren Test liefern. Wenn integrierte Produkte nur mit einem Beschleuniger funktionieren, können sie zu wertvollen Nischen werden. Eine breitere Einführung würde Gelsingers Prognose stützen, dass sich das Speichergeschäft in Richtung gemeinsam entwickelter Siliziumlösungen bewegt.

Diese Signale werden auch zeigen, wer dem größten Druck ausgesetzt ist. SK hynix muss seine HBM-Führungsposition in Einfluss auf das Systemdesign übersetzen. Samsung muss seine Fertigungsbreite nutzen, um Qualifizierungen zu gewinnen. Micron muss konkurrieren, ohne mit dem Umfang jedes Rivalen gleichzuziehen.

Beschleunigerdesigner stehen vor einer eigenen Wahl. Sie können zunehmend maßgeschneiderten Speicher verlangen, eine stärkere Abhängigkeit von Lieferanten akzeptieren oder Software und Tiering nutzen, um Flexibilität zu bewahren.

Das wichtigste Ergebnis wird nicht die Erklärung sein, dass HBM tot ist. Es wird eine messbare Verringerung darin sein, wie oft teure Beschleuniger auf Daten warten.

Das ist die Frage hinter der Konfrontation bei Google News. Kann die Branche die Bandbreite von HBM bewahren und zugleich seine thermischen, kapazitiven und geschäftsmodellbedingten Einschränkungen überwinden?

Im nächsten Produktzyklus sollten Sie das schärfste Zitat ignorieren und die Systeme beobachten. Qualifizierungszeitpläne, nachhaltige Leistung und reale Einsätze gestuften Speichers werden zeigen, ob HBM das Zentrum der KI-Infrastruktur bleibt oder zu einer Ebene unter vielen wird.