Gelsinger Califica a HBM de «Pésima» mientras SK hynix Planea Ir Más Allá

Pat Gelsinger calificó la memoria de alto ancho de banda de «pésima», generando una controversia que se propagó rápidamente por Google News y la cobertura de la industria de semiconductores. Su crítica apuntaba a los compromisos de calor, consumo energético y empaquetado de la tecnología de memoria que sustenta a la mayoría de los aceleradores de IA avanzados.

La observación suena especialmente hostil porque SK hynix ha construido su éxito reciente alrededor de HBM. Sin embargo, Hoshik Kim, vicepresidente sénior y fellow de SK hynix, no defendió la tecnología como el destino final de la memoria. Durante el mismo debate en RAISE Summit, Kim reconoció que la industria tendrá que ir más allá de la arquitectura actual.

Ese intercambio no fue una admisión de que HBM haya fracasado. Expuso un cambio más trascendental. Las empresas que más se benefician del auge de HBM ya están invirtiendo en tecnologías que podrían reducir la dependencia de las pilas HBM estandarizadas.

Lo que el titular de Google News omitió

Gelsinger criticó las limitaciones de la HBM actual, no la necesidad de contar con memoria de alta velocidad junto a los procesadores de IA.

Gelsinger, exdirector ejecutivo de Intel y actual socio general de Playground Global, habló en RAISE Summit 2026 en París. El evento se celebró del 7 al 9 de julio. Kim participó en un panel titulado “AI Has a Memory Problem.”

Durante el debate, Gelsinger describió HBM como un mal compromiso técnico. HBM apila verticalmente varios chips de memoria dinámica de acceso aleatorio y los conecta mediante trayectos eléctricos cortos y densos. Esa estructura ofrece mucho más ancho de banda que los módulos de memoria convencionales situados a mayor distancia de un procesador.

Sin embargo, la misma pila crea desafíos térmicos y de fabricación. El calor de las capas inferiores debe atravesar otros chips antes de llegar al sistema de refrigeración. Una mayor altura de la pila y un empaquetado más complejo pueden intensificar ese problema.

Más tarde, Gelsinger expuso el mismo argumento en una entrevista sobre el cambiante negocio de la memoria. Dijo: “HBM, tal como la conocemos y la apreciamos hoy, es una memoria pésima.” Su explicación se centró en el calor atrapado y la presión resultante sobre el rendimiento del procesador, según el publicado análisis del negocio de la memoria.

Los clips de la cumbre hicieron que el intercambio pareciera una concesión extraordinaria por parte de SK hynix. Kim pareció coincidir en que HBM no era la respuesta definitiva. Otro participante del panel presentó entonces el momento como una admisión de SK hynix de que HBM era mala memoria.

El contexto completo es menos teatral. HBM sigue siendo esencial porque los aceleradores de IA necesitan mover los pesos de los modelos y los datos intermedios a velocidades enormes. La memoria convencional de servidores no puede atender cada solicitud de un acelerador con un ancho de banda o una eficiencia energética comparables.

El desacuerdo se refiere a lo que ocurre después de que HBM alcance sus límites prácticos. Gelsinger favorece una integración más estrecha entre memoria y procesadores. SK hynix está explorando HBM personalizada, nuevos niveles de memoria, empaquetado avanzado y productos que combinan distintas tecnologías de almacenamiento.

Esa distinción importa. Un mal producto no tiene un uso convincente. Un producto imperfecto puede dominar porque cada alternativa disponible impone restricciones peores.

HBM pertenece actualmente a la segunda categoría. Es costosa de fabricar, difícil de refrigerar y está fuertemente limitada por la capacidad de empaquetado. También sigue siendo una de las formas más eficaces de suministrar datos a las GPU avanzadas.

El titular de Google News captó la confrontación, pero comprimió el argumento técnico. Gelsinger cuestionaba la eficiencia a largo plazo de la arquitectura. Kim reconocía un problema de hoja de ruta que SK hynix ya ha empezado a abordar.

Por qué los sistemas de IA siguen aceptando las deficiencias de HBM

La infraestructura de IA utiliza HBM porque los procesadores están hambrientos de datos, incluso cuando la propia memoria genera costes térmicos y económicos.

Los aceleradores modernos de IA pueden realizar enormes cantidades de operaciones matemáticas cada segundo. Esas operaciones sirven de poco cuando los datos del modelo llegan demasiado despacio. La brecha entre el rendimiento del procesador y la entrega de memoria suele denominarse el muro de la memoria.

El entrenamiento genera una versión de este problema. Miles de aceleradores intercambian repetidamente parámetros, gradientes y resultados temporales. Una ruta de memoria lenta deja esperando a costosas unidades de cómputo.

La inferencia genera otra versión. Un servidor debe leer los pesos del modelo y gestionar la caché clave-valor, que almacena la información necesaria para generar tokens posteriores. Los modelos más grandes y los contextos más largos incrementan esas exigencias de memoria.

HBM ataca el cuello de botella al situar interfaces de memoria anchas cerca del acelerador. Transfiere datos a través de muchas conexiones que operan en paralelo. El diseño evita depender únicamente de velocidades de reloj extremadamente altas.

Esa proximidad ha ayudado a Nvidia, AMD y desarrolladores de aceleradores personalizados a escalar sistemas de IA. También ha convertido el suministro de HBM en una restricción estratégica en todo el mercado de semiconductores.

La disposición física sigue acarreando penalizaciones. Los chips apilados verticalmente concentran el calor en un área pequeña. Más capas incrementan la complejidad de fabricación, mientras que los defectos pueden reducir el número de paquetes utilizables producidos en cada lote.

El empaquetado también vincula el destino de los proveedores de memoria con las fundiciones y los fabricantes de aceleradores. HBM no puede producirse simplemente como una mercancía aislada e instalarse en un zócalo estándar. Debe ajustarse a la interfaz del procesador, el diseño del paquete, el presupuesto energético y el sistema de refrigeración.

Por tanto, la etiqueta de «pésima» de Gelsinger identifica una disyuntiva de ingeniería. HBM resuelve la escasez de ancho de banda aceptando mayor calor, coste y complejidad de integración.

SK hynix no discute esas restricciones. Su propio material público afirma que las empresas de memoria deben comprender los procesadores, las cargas de trabajo, los requisitos energéticos y los diseños térmicos de los clientes. La estrategia full-stack de la empresa va explícitamente más allá del suministro de componentes de memoria intercambiables.

Ese cambio también explica por qué HBM no desaparecerá simplemente porque sea posible una arquitectura más elegante. Las plataformas de hardware de IA requieren años de diseño, validación y preparación de fabricación. Los desarrolladores también optimizan el software en torno a la memoria disponible en los aceleradores ya desplegados.

Los operadores de centros de datos han invertido mucho en sistemas equipados con HBM. Necesitan productos compatibles con fiabilidad y rendimiento previsibles. Un sustituto debe superar a HBM y, al mismo tiempo, ajustarse a calendarios realistas de fabricación y despliegue.

Por ello, la arquitectura actual puede seguir siendo comercialmente importante mientras se vuelve técnicamente transitoria. Ethernet, el almacenamiento flash y las tecnologías de proceso de silicio han seguido patrones similares. Cada uno sobrevivió a críticas repetidas porque el ecosistema circundante mejoró junto con el diseño central.

Los proveedores de HBM pueden añadir capas, mejorar los métodos de unión, personalizar los chips base y perfeccionar la refrigeración. Esos cambios prolongan la vida útil de la arquitectura, aunque no eliminen sus compromisos fundamentales.

SK hynix afronta el dilema del sucesor

SK hynix debe proteger su liderazgo en HBM mientras ayuda a los clientes a construir sistemas que dependen de una jerarquía de memoria más amplia y personalizada.

HBM transformó la memoria de un componente secundario en una parte central del diseño de sistemas de IA. SK hynix ganó influencia al trabajar estrechamente con empresas de aceleradores y socios de empaquetado avanzado. Esa posición se vuelve más difícil de defender a medida que cada cliente solicita una combinación distinta de capacidad, ancho de banda, consumo y latencia.

La empresa ya no puede maximizar la producción fabricando un único componente estandarizado para un mercado amplio. Debe coordinar cada vez más las hojas de ruta con diseñadores de procesadores, fundiciones, proveedores de empaquetado y operadores de nube.

Esta es la presión sobre el modelo de negocio que subyace a la crítica de Gelsinger. Una integración más estrecha entre procesador y memoria puede mejorar el rendimiento, pero aumenta el coste de elegir al cliente o la plataforma equivocados.

Un chip de memoria convencional puede servir a muchos sistemas. Un producto muy personalizado puede depender de una generación de procesadores. Los retrasos o una demanda débil de ese procesador pueden dejar al proveedor con capacidad inutilizable y costes de desarrollo.

SK hynix ya ha adoptado la personalización. Sus presentaciones de productos de 2026 incluyeron estructuras HBM personalizadas y conceptos de procesamiento en memoria. El procesamiento en memoria traslada determinados cálculos más cerca de los datos almacenados, reduciendo las transferencias entre la memoria y el procesador principal.

En CES 2026, la empresa mostró un producto HBM4 de 16 capas con 48 GB de capacidad. También presentó una demostración de sistema de IA basada en diseños de HBM personalizada y procesamiento en memoria, según su cartera de memoria para CES.

Esos productos sugieren que SK hynix considera HBM una plataforma que puede evolucionar. No trata cada generación como una versión más rápida de una mercancía sin cambios.

La estrategia crea un equilibrio difícil. Los clientes quieren productos especializados que se ajusten a sus aceleradores. SK hynix quiere suficiente uniformidad para reutilizar diseños, controlar costes y atender a varios clientes competidores.

Su colaboración con TSMC ofrece una forma de gestionar esa tensión. Una fundición que atiende a varios diseñadores de aceleradores puede respaldar métodos compartidos de empaquetado e integración. SK hynix puede entonces participar en varias plataformas en lugar de comprometerlo todo con un único proveedor de chips.

Samsung y Micron afrontan la misma transición. Ambas deben validar productos con grandes clientes de aceleradores mientras mejoran los rendimientos de fabricación. También necesitan hojas de ruta creíbles para memoria personalizada y empaquetado avanzado.

Por tanto, la competencia se desplazará más allá del ancho de banda de los titulares. Los compradores evaluarán el comportamiento térmico, el consumo energético, la capacidad, la disponibilidad de empaquetado, el soporte de software y la fiabilidad de entrega.

SK hynix sigue bien posicionada por su experiencia de producción y sus estrechas relaciones con los clientes. Sin embargo, el liderazgo en una generación de HBM no garantiza el liderazgo en una arquitectura de memoria construida alrededor de chips base personalizados o integración con procesadores.

La ventaja de la empresa se parece cada vez menos a un catálogo de chips de memoria. Se asemeja cada vez más a una red de relaciones de codiseño. Ese modelo puede crear vínculos duraderos con los clientes, pero también exige apuestas mayores y más tempranas.

La verdadera competencia es HBM frente a una jerarquía de memoria

El sucesor probable de la HBM actual no es un único chip de reemplazo, sino una jerarquía coordinada que sitúa distintos datos en diferentes niveles de memoria.

Las cargas de trabajo de IA no tratan cada byte por igual. Algunos datos deben llegar al procesador de inmediato. Otra información puede tolerar una latencia adicional si el sistema gana capacidad o reduce el consumo energético.

HBM presta servicio al nivel más rápido, pero almacenar todo allí no es práctico. Su capacidad sigue siendo limitada en comparación con la DRAM convencional y el almacenamiento flash. También conlleva mayores costes de fabricación y empaquetado.

SK hynix está desarrollando High Bandwidth Flash, o HBF, como un posible nivel adicional. HBF busca combinar la densidad de la memoria flash NAND con características de ancho de banda adecuadas para la infraestructura de IA. Se situaría entre HBM y el almacenamiento de estado sólido, en lugar de reemplazar por completo a cualquiera de los dos productos.

La empresa también estudia la expansión de memoria mediante Compute Express Link. CXL es un estándar de interconexión que permite a los procesadores acceder a memoria agrupada o externa con direccionamiento coherente. Puede proporcionar a un servidor de IA más capacidad sin colocar cada byte junto al acelerador.

Los investigadores de SK hynix han probado un diseño de inferencia por niveles que utiliza memoria conectada mediante CXL y almacenamiento NVMe. El enfoque mueve los datos según los requisitos de rendimiento, en lugar de asumir que toda la información del modelo debe residir en HBM.

Por eso importa la respuesta de Kim en RAISE Summit. Afirmar que HBM no es la respuesta definitiva está en línea con la hoja de ruta publicada por la empresa. SK hynix ha descrito HBF como una respuesta a los límites económicos de mantener todos los datos de IA en memoria apilada en su hoja de ruta de memoria para IA.

La integración con el procesador representa otra vía. La memoria colocada directamente en un procesador, o conectada mediante encapsulados más avanzados, puede acortar los trayectos eléctricos. También puede reducir la energía consumida al mover datos.

Sin embargo, la integración no elimina las decisiones difíciles. La capacidad dentro del encapsulado es limitada, y los diseños estrechamente acoplados son más difíciles de actualizar de forma independiente. Un diseño de procesador fallido también puede arrastrar consigo la inversión en su memoria personalizada.

Un sistema por niveles distribuye ese riesgo. Los pesos de modelo a los que se accede con frecuencia pueden permanecer en HBM. Colecciones más grandes de información almacenada en caché pueden trasladarse a memoria CXL o flash de alto ancho de banda. El almacenamiento convencional puede conservar los datos menos urgentes.

El software debe decidir dónde pertenecen los datos y moverlos sin crear nuevos cuellos de botella. Eso convierte la gestión de memoria en un problema de optimización a nivel de sistema, no simplemente en una especificación de componentes.

El cambio afecta tanto a los desarrolladores como a las empresas de chips. La arquitectura del modelo, la cuantización, el almacenamiento en caché, el procesamiento por lotes y la programación de inferencia influyen en el tráfico de memoria. Un mejor software puede reducir la demanda de HBM sin esperar a un nuevo proceso de semiconductores.

Para los compradores empresariales, el ancho de banda máximo se convertirá en una métrica de compra incompleta. Una evaluación útil incluirá rendimiento por vatio, latencia con cargas de trabajo realistas, capacidad disponible y desempeño cuando los datos se desbordan más allá de HBM.

Esta jerarquía es el principal rival de HBM como respuesta completa. HBM puede seguir siendo el nivel más rápido mientras pierde su condición de solución central para todos los problemas de memoria de IA.

Por qué el veredicto de «memoria pésima» exige cautela

Las debilidades de HBM son reales, pero ningún sucesor propuesto ha igualado todavía su combinación de ancho de banda, escala de despliegue y aceptación por parte de los clientes.

Gelsinger tiene una base técnica clara para criticar la memoria apilada. El calor, la energía, el rendimiento de fabricación y la complejidad del encapsulado son limitaciones medibles. La afirmación más contundente, de que la memoria integrada en el procesador desplazará a la HBM convencional, sigue siendo menos segura.

En primer lugar, la integración aumenta la dependencia entre las hojas de ruta de productos. Las empresas de aceleradores revisan arquitecturas, interfaces y planes de fabricación en ciclos largos. Un proveedor de memoria debe comprometer recursos de investigación y fabricación antes de que la demanda sea clara.

En segundo lugar, las mejoras en refrigeración pueden prolongar la vida de HBM. Los diseñadores de encapsulados pueden cambiar materiales, estructuras de apilamiento, interfaces térmicas y refrigeración del sistema. La unión híbrida también puede reducir el tamaño de las conexiones y mejorar las características eléctricas.

En tercer lugar, los estándares de HBM pueden preservar la competencia. Las interfaces estándar permiten que varios proveedores desarrollen productos compatibles. Un avance hacia memorias profundamente personalizadas puede aumentar el rendimiento al tiempo que reduce la intercambiabilidad.

Esa disyuntiva importa a las empresas de nube. Un encapsulado personalizado puede atar a un comprador a una combinación de procesador y memoria. Los productos estandarizados ofrecen más opciones cuando los proveedores sufren retrasos o problemas de rendimiento de fabricación.

En cuarto lugar, los nuevos niveles de memoria introducen sus propios costes de latencia y software. CXL amplía la capacidad, pero los datos siguen recorriendo una distancia mayor que la información almacenada junto a un acelerador. La memoria basada en NAND ofrece densidad, pero presenta características de resistencia y acceso distintas de las de DRAM.

Una arquitectura por niveles solo funciona cuando el software coloca los datos de forma inteligente. Una ubicación deficiente puede borrar el beneficio teórico y generar un rendimiento impredecible.

La estrategia actual de productos de SK hynix refleja esta incertidumbre. La empresa sigue invirtiendo en HBM4 mientras investiga productos que la complementan. En GTC 2026, presentó HBM4 como una herramienta para mejorar la eficiencia de inferencia de modelos grandes, según su programa de inferencia.

Esto no es incompatible con planificar más allá de HBM. Las empresas de semiconductores suelen financiar la próxima arquitectura mientras mejoran la actual. Los clientes necesitan productos desplegables hoy, no solo diseños de laboratorio prometedores.

El mercado tampoco da a SK hynix muchas razones para abandonar HBM de forma prematura. La demanda de aceleradores de IA sigue recompensando a los productos de alto ancho de banda. Los acuerdos de suministro y los ciclos de homologación crean un impulso comercial que la crítica técnica no puede revertir de inmediato.

Gelsinger también aborda la cuestión como inversor en empresas que trabajan en una integración más estrecha entre memoria y computación. Su experiencia hace que la crítica sea significativa, pero los lectores deben reconocer que respalda una dirección alternativa.

Kim representa a una empresa cuyos ingresos y relaciones con clientes se benefician de HBM. Su disposición a hablar de un sucesor es igualmente notable, aunque no demuestra que SK hynix haya elegido una única arquitectura de reemplazo.

La conclusión responsable es más limitada. HBM se ha vuelto indispensable sin llegar a ser ideal. Sus deficiencias son lo bastante serias como para remodelar las hojas de ruta, pero no lo bastante como para volver obsoletos los despliegues existentes.

Los lectores de Google News deberían interpretar este intercambio como evidencia de una transición arquitectónica activa. No prueba que la industria ya haya elegido un ganador.

Tres señales mostrarán qué vendrá después de HBM

El futuro de HBM será más claro a través de la homologación de productos, las jerarquías de memoria desplegadas y la evidencia de que la integración mejora sistemas completos.

La primera señal es la homologación por parte de clientes de HBM4 y sus sucesores. Anunciar una muestra no demuestra producción en volumen, rendimientos de fabricación aceptables ni funcionamiento fiable dentro de un encapsulado de acelerador.

Observe si SK hynix, Samsung y Micron pueden entregar productos homologados según los calendarios de sus clientes. Los retrasos reforzarían el argumento de Gelsinger de que la complejidad se está volviendo más difícil de gestionar. Una ampliación estable demostraría que HBM aún tiene margen para evolucionar.

El rendimiento térmico importa tanto como el ancho de banda nominal. Los proveedores deben demostrar que las capas adicionales no obligan a los procesadores a reducir la velocidad bajo cargas de trabajo sostenidas. Los resultados de aplicaciones reales serán más informativos que las especificaciones máximas.

La segunda señal es el despliegue comercial de memoria por niveles. HBF, la expansión de memoria CXL y el almacenamiento computacional necesitan adopción más allá de las demostraciones y los artículos de investigación.

Un sistema exitoso debería reducir la dependencia de la escasa HBM sin crear una latencia inaceptable. También debería funcionar con modelos y patrones de inferencia útiles, no solo con un benchmark cuidadosamente seleccionado.

Los desarrolladores deberían observar cómo el software expone estos niveles. La ubicación automática facilitaría la adopción. Los sistemas que exigen un ajuste manual extenso podrían seguir limitados a los hyperscalers con equipos especializados de ingeniería.

Este desarrollo tiene un paralelismo con la gestión del conocimiento. Los sistemas útiles colocan la información según su urgencia, contexto y coste de recuperación. Una base de conocimiento personal sigue un principio similar a nivel de aplicación, aunque opera muy por encima del hardware de semiconductores.

La tercera señal es una integración creíble entre procesador y memoria a escala de fabricación. Los prototipos pueden demostrar baja latencia, pero los productos comerciales también deben cumplir requisitos de rendimiento de fabricación, refrigeración, reparación y coste.

La evidencia debería incluir el rendimiento por vatio del sistema completo. Un diseño que mejora el acceso a la memoria pero hace que el encapsulado sea prohibitivamente difícil de fabricar no sustituirá a HBM de forma generalizada.

La diversidad de clientes aportará otra prueba. Si los productos integrados funcionan solo con un acelerador, pueden convertirse en nichos valiosos. Una adopción más amplia respaldaría la predicción de Gelsinger de que el negocio de la memoria avanza hacia silicio diseñado de forma conjunta.

Estas señales también revelarán quién afronta más presión. SK hynix debe traducir su liderazgo en HBM en influencia sobre el diseño de sistemas. Samsung debe aprovechar la amplitud de su fabricación para lograr homologaciones. Micron debe competir sin igualar la escala de todos sus rivales.

Los diseñadores de aceleradores afrontan su propia elección. Pueden exigir memoria cada vez más personalizada, aceptar una mayor dependencia de proveedores o utilizar software y niveles para preservar la flexibilidad.

El resultado más importante no será una declaración de que HBM ha muerto. Será una reducción medible en la frecuencia con la que los costosos aceleradores esperan datos.

Esa es la cuestión detrás de la confrontación en Google News. ¿Puede la industria preservar el ancho de banda de HBM mientras escapa de sus limitaciones térmicas, de capacidad y de modelo de negocio?

Durante el próximo ciclo de productos, ignore la cita más tajante y observe los sistemas. Los calendarios de homologación, el rendimiento sostenido y los despliegues reales de memoria por niveles mostrarán si HBM sigue siendo el centro de la infraestructura de IA o se convierte en una capa entre muchas.