AMD prévoit Zen 7 Florence pour 2028 et Zen 8 Ravenna pour 2030

AMD a étendu sa feuille de route pour les processeurs serveur jusqu’en 2030, alors que le secteur attend encore de pouvoir tester à grande échelle sa toute nouvelle génération Zen 6.

La couverture de la feuille de route amd tom se concentre sur Zen 7 « Florence », prévu pour 2028, et Zen 8 « Ravenna », actuellement en développement pour 2030. AMD a présenté les deux lors de son événement Advancing AI du 23 juillet 2026.

Florence arrivera avec de nouvelles extensions de calcul IA, un procédé de fabrication de nouvelle génération et la prise en charge de technologies mémoire plus récentes. Il ouvrira également la voie à une famille plus large conçue pour plusieurs rôles dans l’infrastructure IA.

Il s’agit donc de bien plus qu’un aperçu anticipé d’architecture. AMD promet une cadence produit prévisible tandis qu’Intel s’efforce de livrer Diamond Rapids en 2027 et Coral Rapids vers 2028.

L’affrontement est simple. AMD a communiqué des dates publiques et élargit son portefeuille de produits, mais n’a pas dévoilé le nombre de cœurs de Florence, ses performances, sa consommation électrique ni sa technologie de fabrication exacte.

Intel, de son côté, a décrit plusieurs améliorations concrètes de la plateforme Diamond Rapids. Son calendrier de 2027 offre toutefois à la génération Venice actuelle d’AMD une ouverture importante avant même l’arrivée de Florence.

La feuille de route modifie donc la concurrence sur les serveurs sans la trancher. AMD a défini le calendrier, les noms d’architecture et les rôles IA visés. L’exécution et les benchmarks indépendants doivent désormais confirmer cette vision.

La couverture AMD Tom révèle une feuille de route jusqu’en 2030

AMD a fait de sa feuille de route CPU un engagement d’infrastructure à long terme, et non une simple liste de futurs noms d’architectures Zen.

La PDG d’AMD, Lisa Su, a dévoilé Florence vers la fin de la présentation Advancing AI 2026 de l’entreprise. Elle a indiqué qu’AMD prévoyait d’introduire le produit Zen 7 en 2028.

Selon la publication de la feuille de route, Florence utilisera un procédé de nouvelle génération et ajoutera de nouvelles extensions de calcul IA. Il prendra également en charge les technologies mémoire les plus récentes.

L’annonce officielle d’AMD pour Advancing AI 2026 confirme séparément que des processeurs EPYC basés sur Zen 7 sont prévus pour 2028 et des processeurs Ravenna basés sur Zen 8 pour 2030. AMD identifie Florence, Ferrara et Fidenza comme des composantes de la famille serveur Zen 7.

Ces déclarations établissent trois priorités pour Zen 7. AMD vise une fabrication plus efficace, un traitement IA sur CPU plus puissant et une bande passante ou une capacité mémoire accrue pour les charges de travail exigeantes.

AMD n’a pas identifié le nœud de fabrication exact. L’entreprise n’a pas non plus révélé le nombre de cœurs, l’organisation du cache, les spécifications de socket, les limites de puissance ni les objectifs de performance détaillés.

Ce manque de détails compte, car Florence est encore à deux ans. Le choix du procédé, la capacité de packaging, la disponibilité de la mémoire et la qualification client peuvent tous influer sur le calendrier final d’un processeur serveur.

Néanmoins, nommer le produit et fixer un objectif pour 2028 offre aux fournisseurs cloud et aux fabricants de serveurs un horizon de planification plus clair. Les acheteurs d’infrastructure évaluent souvent les plateformes des années avant leur déploiement généralisé.

AMD a également confirmé que Ravenna, sa huitième génération de la famille EPYC basée sur Zen 8, est déjà en développement. Su a associé cette famille de processeurs à l’année 2030.

Ravenna a reçu moins de détails techniques que Florence. Son inclusion signale toutefois qu’AMD souhaite que les clients perçoivent le développement de Zen comme une cadence durable au-delà du cycle produit actuel.

Ce signal est particulièrement pertinent pour les achats de data centers. Les acheteurs d’entreprise doivent considérer la prise en charge logicielle, la longévité de la plateforme, les cycles de remplacement et l’évolution des performances sur plusieurs générations matérielles.

Florence ne sera pas seul. AMD a décrit Ferrara comme un nœud hôte IA et Faenza comme un « Agentic Sandbox » destiné à différentes exigences de charge de travail.

Un nœud hôte IA coordonne les accélérateurs, la mémoire, le stockage, le réseau et les services logiciels au sein d’un système IA. Il prend en charge les tâches qui ne peuvent pas rester entièrement sur les GPU.

AMD affirme que cette approche diversifiée lui permettra de répondre à davantage d’applications serveur sans imposer une seule configuration de processeur à l’ensemble du marché.

Il s’agit d’un changement stratégique notable. EPYC a déjà inclus des variantes spécialisées, mais la génération Florence place la segmentation par charge de travail directement au cœur du discours public d’AMD sur son architecture.

L’expression de recherche amd tom peut sembler large, mais l’information sous-jacente concerne une transition précise. AMD passe de la vente de CPU individuels à la définition de plusieurs rôles CPU au sein d’une infrastructure IA complète.

Cette orientation relie également Florence aux plans d’AMD en matière d’accélérateurs et de réseaux. L’entreprise développe des produits Instinct MI500 et MI600, ainsi que de futurs composants réseau Pensando.

La valeur de la feuille de route dépend donc de la coordination. Un futur processeur EPYC doit arriver avec des accélérateurs, des interconnexions, de la mémoire, des firmwares, des systèmes d’exploitation et un support développeur adaptés.

AMD a publié les noms et la séquence envisagée. Le prochain défi consiste à transformer ce calendrier en systèmes qualifiés que les clients pourront déployer à temps.

Venice donne à AMD une avance avant Florence

Florence attire l’attention, mais Zen 6 Venice fournit la preuve immédiate de la capacité d’AMD à tenir sa feuille de route à plus long terme.

AMD a lancé sa famille EPYC 9006 de sixième génération lors d’Advancing AI 2026. La configuration la plus haut de gamme comprend 256 cœurs Zen 6, selon la couverture du lancement entourant l’événement.

Venice fait suite à une étape de production annoncée en mai. AMD a indiqué que le processeur était entré en montée en production sur la technologie de fabrication avancée 2 nanomètres de TSMC à Taïwan.

L’annonce de production a décrit Venice comme le premier produit de calcul haute performance à entamer une montée en production à 2 nanomètres chez TSMC. AMD prévoit également une future production dans l’usine de TSMC en Arizona.

Une montée en production signifie que les volumes de fabrication augmentent avant une disponibilité client plus large. Elle ne confirme pas automatiquement les volumes d’expédition, les rendements finaux ou les performances applicatives.

Cette distinction est importante. La confiance d’AMD dans sa feuille de route est plus crédible parce que Venice est entré en production, mais les clients ont toujours besoin de tests système indépendants et de preuves de déploiement.

Venice assure le lien entre les promesses actuelles d’AMD et ses déclarations pour 2028. Il teste la capacité de l’entreprise à coordonner du silicium avancé, le packaging, la mémoire, les firmwares et la disponibilité des serveurs.

Le processeur démontre aussi la dépendance d’AMD envers TSMC. Cette relation donne à AMD accès à une technologie de procédé avancée sans l’obliger à exploiter des usines de fabrication de pointe.

Elle crée également des dépendances communes. La capacité de TSMC, la disponibilité du packaging, la concentration géographique et la demande d’autres grands clients peuvent affecter la capacité d’AMD à accroître son approvisionnement.

AMD a tenté de réduire une partie de cette exposition grâce à la production prévue en Arizona. L’entreprise n’a toutefois pas révélé quelle part des volumes de Venice proviendra de chaque site.

La prochaine variante Zen 6 ajoute une nouvelle dimension à la stratégie produit. AMD indique que Verano intégrera de la mémoire LPDDR pour les charges de travail limitées par la consommation et les transferts de données en mémoire.

La LPDDR est une mémoire conçue pour une consommation électrique plus faible que la mémoire serveur conventionnelle. Son intégration suggère qu’AMD reconsidère la manière dont les processeurs hôtes servent les grands systèmes IA.

Les racks IA modernes ont besoin de CPU pour l’orchestration, le prétraitement, l’accès au stockage, la sécurité, le réseau et l’administration système. Les GPU gèrent les calculs parallèles massifs, mais les CPU maintiennent le fonctionnement de l’ensemble du système.

Cette répartition rend l’efficacité des CPU hôtes de plus en plus importante. Chaque watt consacré à l’orchestration réduit la puissance disponible pour les accélérateurs dans les limites fixes d’un rack ou d’un data center.

Le comportement de la mémoire compte pour la même raison. Les charges de travail agentiques peuvent générer de fréquents appels à des outils, des tâches de récupération, des opérations de base de données et de l’activité réseau autour du processus principal d’inférence du modèle.

La feuille de route Florence d’AMD repose sur ce principe. Ses nouvelles extensions de calcul IA devraient accélérer certaines opérations qui dépendraient autrement d’instructions CPU conventionnelles ou d’accélérateurs externes.

AMD n’a pas encore expliqué entièrement ces instructions. La prise en charge par des logiciels indépendants déterminera si elles apportent des avantages significatifs au-delà de démonstrations soigneusement sélectionnées.

L’entreprise doit également permettre aux compilateurs, bibliothèques, systèmes d’exploitation et frameworks applicatifs de reconnaître les nouvelles fonctionnalités. Les extensions matérielles ont une valeur limitée lorsque les logiciels ne peuvent pas les exploiter efficacement.

Un premier signal est encourageant. Des développeurs ont déjà travaillé sur des correctifs de compilateur associés aux AI Compute Extensions d’AMD, communément abrégées en ACE.

La couverture des compilateurs relie ACE à des travaux issus du x86 Ecosystem Advisory Group. AMD et Intel ont formé ce groupe afin d’améliorer la cohérence entre les plateformes x86.

Cette coopération complexifie le paysage concurrentiel. AMD et Intel se disputent les ventes de serveurs, mais les deux bénéficient d’une situation dans laquelle les développeurs peuvent cibler les fonctionnalités x86 sans gérer d’incompatibilités inutiles.

Venice offrira un test plus proche de l’exécution de plateforme d’AMD. Florence déterminera si l’entreprise peut étendre cette performance à des rôles d’infrastructure IA plus spécialisés.

Florence met sous pression le calendrier serveur d’Intel

Le principal avantage d’AMD dans sa feuille de route n’est pas une avance de performance confirmée. C’est sa capacité à obliger Intel à défendre un calendrier concurrentiel retardé.

Intel a programmé sa génération Xeon 7, nom de code Diamond Rapids, pour 2027. Ce calendrier place le processeur entre le lancement de Venice d’AMD et les débuts prévus de Florence.

Diamond Rapids utilisera Intel 18A-P, une version affinée du procédé de fabrication 18A de l’entreprise. Intel affirme que cette révision améliore les performances, le comportement énergétique et la fiabilité. Dans une mise à jour industrielle de juin 2026, Intel a déclaré que 18A-P était entré en production à risque, tout en soulignant que la production à risque constitue une étape intermédiaire et non la preuve d’une disponibilité Xeon en volume.

Intel a également confirmé la prise en charge de PCI Express 6.0 et de la mémoire MRDIMM de deuxième génération. MRDIMM combine plusieurs rangs mémoire afin d’augmenter le débit de données disponible pour un processeur.

L’entreprise affirme que Diamond Rapids offrira 50 % de cœurs en plus que Xeon 6 et deux fois la bande passante mémoire. Les configurations de livraison exactes restent inconnues.

Selon la feuille de route Xeon 7, Intel a annulé une variante Diamond Rapids à huit canaux. L’entreprise se concentrera plutôt sur une plateforme à 16 canaux.

Ce choix pourrait renforcer le débit mémoire haut de gamme. Il pourrait également réduire l’adéquation de la plateforme pour les clients qui privilégient un coût par socket inférieur, des cartes plus simples ou des besoins mémoire plus modestes.

La famille Florence diversifiée d’AMD propose une stratégie opposée. Au lieu de présenter une configuration comme la réponse universelle, AMD attribue différents processeurs ou plateformes à des rôles IA distincts.

Ferrara servira de nœud hôte d’IA associé aux futurs systèmes à l’échelle du rack d’AMD. Faenza vise l’informatique agentique en environnement isolé, bien qu’AMD ait fourni peu de détails sur sa mise en œuvre.

Ces appellations ne prouvent pas que les produits d’AMD conviendront mieux à chaque charge de travail. Elles montrent comment l’entreprise souhaite que les acheteurs évaluent son portefeuille.

AMD veut que la concurrence porte sur la spécialisation des plateformes et le rythme de déploiement. Intel préférerait que les clients se concentrent sur les progrès de fabrication, la bande passante mémoire et ses propres technologies de plateforme intégrée.

Le calendrier accentue ce désaccord. Venice donne à AMD un produit de 2026 à positionner face aux prochaines générations Xeon d’Intel.

Diamond Rapids arrivera ensuite en 2027 avec de nouvelles technologies de fabrication et de plateforme d’Intel. Florence suivra en 2028, lorsque Intel prévoit que Coral Rapids deviendra le concurrent le plus direct.

Coral Rapids est important, car Intel a évoqué le rétablissement du multithreading simultané dans sa feuille de route pour les centres de données. Cette technologie permet à un cœur physique de traiter plusieurs threads logiciels.

Intel a retiré Hyper-Threading de plusieurs conceptions client récentes. Ses plans pour les serveurs restent examinés de près, car le multithreading peut influencer le débit, l’utilisation, les considérations de sécurité et l’efficacité des licences logicielles.

Si Coral Rapids arrive dans les délais, Florence affrontera un concurrent Intel plus pertinent que Diamond Rapids. Si Intel prend du retard, AMD disposera de davantage de temps pour qualifier des systèmes Zen 7.

Cela fait de l’histoire de la feuille de route amd tom une compétition de calendrier avant de devenir une compétition de benchmarks. Aucune des deux entreprises n’a publié suffisamment de données comparables sur Zen 7 et Coral Rapids.

Nvidia crée une autre source de pression. Sa feuille de route combine de plus en plus accélérateurs, CPU, réseaux, interconnexions et conceptions complètes de racks pour les centres de données d’IA.

Les plans Ferrara et Helios d’AMD répondent à cette approche intégrée. Florence ne concurrence pas uniquement les processeurs Xeon. Il doit aussi justifier l’architecture hôte d’AMD au sein de systèmes riches en accélérateurs.

L’avantage de Nvidia provient de sa base logicielle installée et de son contrôle étroit sur davantage de composants de la plateforme. AMD répond avec la compatibilité x86, de multiples partenaires matériels et un message axé sur l’ouverture logicielle.

Le CPU reste stratégique même lorsque les accélérateurs captent l’essentiel de l’attention. Les clusters d’IA ont besoin de processeurs généralistes pour alimenter les GPU, gérer les services et coordonner les mouvements de données.

Un hôte mal adapté peut limiter l’utilisation d’un rack d’accélérateurs coûteux. Le choix du CPU peut donc influencer le rendement effectif de l’ensemble du système.

Les acheteurs d’entreprise devraient éviter de traiter les dates des feuilles de route comme des preuves définitives pour leurs achats. Ils ont besoin de mesures au niveau de la plateforme utilisant leurs véritables bases de données, systèmes de stockage, réseaux, modèles et logiciels d’orchestration.

Pour l’instant, AMD a placé Intel sous pression sur le plan du récit. Intel doit démontrer que Diamond Rapids et Coral Rapids peuvent être livrés à temps et rivaliser sur les charges de travail ciblées par AMD.

Ce que les promesses d’AMD pour Florence ne montrent toujours pas

La feuille de route établit une direction, mais ses principales affirmations en matière de performances, de fabrication et de logiciel restent à vérifier.

AMD n’a pas dévoilé le nombre de cœurs de Florence. L’entreprise n’a pas non plus communiqué les fréquences, tailles de cache, conceptions de chiplets, puissance par socket, nombre de canaux mémoire ni détails d’intégration des accélérateurs.

Sans ces données, les acheteurs ne peuvent pas calculer la densité, les besoins énergétiques, l’exposition aux licences ni les performances probables des applications. Ils ne peuvent pas non plus comparer directement Florence à Coral Rapids.

La description de « processus de nouvelle génération » crée une autre incertitude. AMD n’a cité ni TSMC A16, ni A14, ni aucune autre technologie de fabrication.

Certains rapports sectoriels ont spéculé sur un procédé inférieur à 2 nanomètres. Cela reste de la spéculation tant qu’AMD ou son partenaire de fabrication ne fournit pas de nœud précis ni de plan de production.

Les noms de procédés ont également une valeur comparative limitée à eux seuls. Chaque fabricant définit les nœuds différemment, tandis que les règles de conception et les implémentations des produits déterminent les performances et la densité réelles.

La fabrication avancée introduit des risques d’exécution parallèlement aux gains potentiels. Les nouveaux transistors, méthodes de packaging, interconnexions et systèmes d’alimentation doivent atteindre des rendements acceptables à l’échelle de la production.

Une puce peut respecter son calendrier architectural tandis que les serveurs complets arrivent plus tard. La validation de la plateforme comprend le firmware, la qualification mémoire, la conception des cartes, les tests thermiques et la prise en charge des systèmes d’exploitation.

L’utilisation par AMD de plusieurs familles de produits augmente cette charge de travail. Florence, Ferrara et Faenza nécessitent des définitions plus claires avant que les clients puissent évaluer si cette spécialisation simplifie le déploiement.

Cette stratégie pourrait réduire les compromis en adaptant le silicium aux exigences des charges de travail. Elle pourrait aussi accroître la complexité des plateformes, les choix d’inventaire et les exigences de qualification logicielle.

Les clients doivent savoir quels éléments restent compatibles au sein de la famille. La continuité des sockets, la réutilisation du firmware, la prise en charge de la mémoire, les outils de gestion et la certification des applications peuvent influencer l’adoption.

ACE présente un compromis similaire. Les instructions d’IA basées sur le CPU semblent utiles, en particulier pour la préparation des données, le soutien à l’inférence et les charges de travail plus modestes.

Cependant, AMD n’a pas publié de benchmarks ACE indépendants ni de modèle de programmation final. L’entreprise n’a pas établi quelles applications en bénéficieront le plus.

Intel a l’expérience de la promotion des Advanced Matrix Extensions, ou AMX, pour les calculs matriciels sur les processeurs Xeon. Les résultats dépendent encore fortement de bibliothèques optimisées et de logiciels compatibles.

L’implémentation d’ACE par AMD doit donc rivaliser au niveau logiciel, et pas seulement dans la documentation des processeurs. Les développeurs ont besoin de compilateurs, débogueurs, bibliothèques et conseils de déploiement stables.

L’analyse de Zen 7 associe également Florence à la mémoire de nouvelle génération. Pourtant, AMD n’a pas précisé les normes finales ni les configurations prises en charge.

La disponibilité de la mémoire pourrait devenir une contrainte importante. Les serveurs d’IA créent déjà une forte demande pour la mémoire à large bande passante, la DRAM conventionnelle, le packaging avancé et les équipements réseau.

Florence pourrait utiliser des options MRDIMM et LPDDR pour différents rôles. Les acheteurs ont toujours besoin de mesures de capacité, bande passante, latence, fiabilité et consommation pour chaque configuration.

L’objectif Ravenna de 2030 est encore plus incertain. AMD indique que le développement est bien avancé, mais les calendriers de semi-conducteurs sur quatre ans peuvent évoluer considérablement.

Les équipes d’architecture doivent faire tôt des choix concernant les jeux d’instructions, le packaging, le cache, la mémoire et la technologie de procédé. Les exigences du marché peuvent changer avant que ces choix n’atteignent la production.

L’IA agentique en est un exemple. Les systèmes actuels génèrent des charges de travail croissantes d’orchestration et de récupération, mais les futurs modèles pourraient redistribuer le travail entre CPU, GPU, accélérateurs personnalisés et processeurs de stockage.

La feuille de route d’AMD suppose que le CPU conservera un rôle important de coordination. C’est raisonnable, mais l’équilibre exact entre les composants du système reste incertain.

Il existe également un risque commercial. Les fournisseurs de cloud conçoivent de plus en plus de silicium personnalisé afin de maîtriser les coûts, la consommation électrique et l’optimisation des charges de travail.

Amazon, Google, Microsoft et d’autres opérateurs peuvent utiliser des processeurs internes aux côtés de produits x86. Leurs choix limitent le marché accessible à AMD comme à Intel.

La compatibilité reste une force du x86. Des logiciels matures, des outils de gestion connus et une large prise en charge des applications réduisent l’effort de migration pour de nombreuses entreprises.

Cet avantage n’élimine pas la concurrence des serveurs Arm ou des accélérateurs personnalisés. Il accentue la pression sur AMD pour fournir des gains constants sans perturber les déploiements existants.

Les feuilles de route sont utiles parce qu’elles réduisent l’incertitude de planification. Elles sont dangereuses lorsque les acheteurs considèrent les dates annoncées et les libellés de fonctionnalités comme des résultats mesurés.

AMD mérite d’être crédité pour avoir montré le rythme qu’il envisage. Florence a encore besoin de silicium, de systèmes, de support logiciel, de déploiements clients et de tests indépendants avant que la promesse ne devienne une preuve.

Le passage plus large des CPU aux plateformes hôtes pour l’IA

AMD redéfinit EPYC autour des besoins de racks d’IA complets, où la coordination peut compter autant que le débit brut du CPU.

Les comparaisons traditionnelles entre serveurs mettent souvent l’accent sur les cœurs, la fréquence, le cache, les canaux mémoire et les performances par watt. Ces mesures restent importantes.

L’infrastructure d’IA ajoute davantage de dépendances. Un processeur hôte doit gérer les accélérateurs, le réseau, le stockage, les services de sécurité, les machines virtuelles, les conteneurs et la planification des charges de travail.

C’est pourquoi AMD décrit le CPU comme central pour les mouvements de données et l’orchestration du système. C’est aussi pourquoi Nvidia a développé ses propres CPU de centre de données basés sur Arm.

L’unité concurrentielle devient le rack. Les acheteurs évaluent de plus en plus si processeurs, accélérateurs, mémoire, réseau, refroidissement et logiciel fonctionnent efficacement comme un seul système.

La stratégie Helios d’AMD reflète cette évolution. Les futures configurations combineront des hôtes EPYC, des accélérateurs Instinct et le réseau Pensando au sein de produits coordonnés à l’échelle du rack.

Florence et Ferrara sont prévus pour une génération Helios ultérieure dotée d’accélérateurs MI600. Avant cela, les produits Verano et MI500 prendront en charge une autre génération de systèmes.

Cette cadence annuelle des accélérateurs exerce une pression sur le cycle plus lent des CPU. AMD doit s’assurer que chaque plateforme hôte peut prendre en charge plusieurs configurations d’accélérateurs sans devenir un goulot d’étranglement au déploiement.

Nvidia contrôle une plus grande partie de sa pile et peut ajuster les composants ensemble. Cette intégration peut simplifier l’optimisation des performances, même si elle peut aussi accroître la dépendance des clients envers un seul fournisseur.

AMD met l’accent sur l’ouverture et le choix des partenaires. Cette approche peut soutenir des conceptions de serveurs variées, mais elle exige une coordination étroite entre fabricants et éditeurs de logiciels.

Intel dispose d’une autre forme d’intégration. L’entreprise possède des technologies de fabrication clés et propose des CPU, accélérateurs, produits réseau et services de fonderie.

Son défi consiste à transformer ces atouts en produits livrés dans les délais. L’attaque actuelle d’AMD par sa feuille de route cible directement cette faiblesse historique.

Pour les développeurs, la question importante est de savoir si les frameworks courants exposeront automatiquement les fonctionnalités de Florence. La plupart des équipes ne réécriront pas leurs applications pour une seule extension de processeur.

Les bibliothèques et compilateurs doivent identifier les opérations adaptées et les exécuter efficacement. Les images de conteneurs et les services cloud doivent également exposer les fonctionnalités matérielles nécessaires.

Pour les acheteurs d’entreprise, l’utilisation fournit le test pratique le plus clair. Un hôte plus rapide compte lorsqu’il maintient les accélérateurs actifs ou réduit le nombre de serveurs nécessaires.

L’alimentation constitue un autre test. Les centres de données fonctionnent dans des limites électriques et de refroidissement, de sorte que l’efficacité de l’hôte peut libérer de la place pour davantage de capacité d’accélération.

La sécurité et l’isolation méritent également de l’attention. Les systèmes agentiques exécutent des outils, accèdent à des données et communiquent avec des services externes, créant de nouvelles exigences de contrôle.

L’appellation « Agentic Sandbox » d’AMD suggère un intérêt pour les environnements d’exécution isolés. L’entreprise n’a pas encore expliqué comment Faenza appliquera ou accélérera cette isolation.

Les machines virtuelles soutenues par le matériel, l’informatique confidentielle et les contrôles d’autorisation pourraient y contribuer. Les acheteurs devraient attendre les détails de l’architecture avant d’attribuer des capacités au nom du produit.

Les travailleurs du savoir vivront ces changements indirectement. Une meilleure infrastructure peut réduire la latence de réponse et étendre la quantité de calcul disponible pour les applications d’IA au travail.

Ces avantages dépendent autant de la conception logicielle et des coûts d’exploitation que du silicium. Une nouvelle architecture de CPU n’améliore pas automatiquement chaque service d’IA.

Les reportages amd tom sont précieux parce qu’ils exposent la conception de système envisagée par AMD. Sa feuille de route CPU suit désormais la direction déjà visible dans les plateformes d’accélérateurs.

AMD organise ses futurs processeurs autour des rôles de l’infrastructure IA. Cette stratégie met la pression sur Intel et Nvidia, tout en donnant aux clients des questions plus précises à poser lors de l’évaluation des fournisseurs.

Trois signaux détermineront si la feuille de route d’AMD tient ses promesses

La feuille de route ne devient crédible qu’avec des produits effectivement livrés, des logiciels pris en charge et des performances de plateforme vérifiées, pas avec de seuls noms d’architecture.

Le premier signal sera l’adoption de Venice durant le reste de l’année 2026. Les acheteurs devront surveiller la disponibilité étendue des serveurs, les déploiements cloud nommés, les benchmarks en production et la régularité de l’approvisionnement.

Venice constitue le test le plus proche de l’exécution d’AMD sur le procédé 2 nanomètres de TSMC. Une forte disponibilité conforterait l’affirmation de l’entreprise selon laquelle elle peut faire passer des produits avancés de la fabrication aux systèmes des clients.

Une offre limitée ou des qualifications de serveurs retardées affaibliraient la confiance dans le calendrier plus lointain de Florence. Cela mettrait également en évidence la difficulté de coordonner une plateforme avancée.

Les benchmarks indépendants devraient aller au-delà du débit maximal. Ils doivent mesurer la consommation énergétique, le comportement de la mémoire, la virtualisation, les bases de données, les réseaux et la coordination entre accélérateurs et hôtes.

AMD a avancé des revendications de performances importantes pour Venice. Ces affirmations nécessitent des configurations de test et des charges de travail comparables avant que les acheteurs puissent les considérer comme des preuves à l’appui de leurs achats.

Le deuxième signal sera la présentation de Diamond Rapids par Intel à la fin de l’été. Intel a indiqué qu’il prévoyait de partager davantage d’informations lors de Hot Chips.

Cette présentation devrait clarifier l’architecture des cœurs, le multithreading, les configurations de produits et le comportement de la plateforme. Elle pourra également montrer si le calendrier de lancement d’Intel pour 2027 reste stable.

Un calendrier ferme, accompagné de démonstrations crédibles de silicium, réduirait l’avantage d’AMD sur le calendrier. Un nouveau retard ou des informations limitées renforceraient le récit d’AMD autour de sa feuille de route.

Diamond Rapids n’a pas besoin de battre un processeur Florence de 2028 avant que l’un ou l’autre produit ne soit commercialisé. Il doit démontrer qu’Intel a rétabli un rythme fiable pour ses processeurs serveur.

Les informations sur Coral Rapids compteront ensuite. Son calendrier prévu pour 2028 en fait probablement le concurrent direct de Florence.

Les progrès d’Intel en matière de fabrication méritent également une attention particulière. Diamond Rapids utilise 18A-P, tandis que les futurs produits pourraient dépendre d’améliorations supplémentaires des procédés et du packaging.

Le troisième signal sera la disponibilité de logiciels ACE exploitables avant le lancement de Florence. Les correctifs de compilateurs constituent une première étape, mais les applications de production exigent un écosystème plus vaste.

Les développeurs devront surveiller la prise en charge de GCC et LLVM, les bibliothèques optimisées, l’intégration au noyau Linux, l’exposition à la virtualisation et la disponibilité d’instances cloud.

Une documentation de programmation claire renforcerait l’affirmation d’AMD selon laquelle Florence offre des capacités IA significatives. Des résultats indépendants sur des applications la renforceraient davantage.

Un support limité affaiblirait cette différenciation. ACE pourrait alors rester une fonctionnalité spécialisée ne bénéficiant qu’à certaines charges de travail.

La prise en charge de la mémoire fait partie du même signal. AMD doit expliquer comment Florence associe la mémoire de nouvelle génération à ses extensions IA et à sa famille de produits spécialisés.

Les clients devront rechercher des configurations validées, des limites de capacité, des mesures de bande passante, une gestion des erreurs et une compatibilité entre les systèmes dérivés de Florence.

Ravenna n’a pas encore besoin d’un niveau de détail comparable. Son objectif fixé à 2030 indique avant tout que le développement de Zen se poursuit au-delà de Florence.

AMD devrait néanmoins ajouter progressivement des informations sur l’architecture et la plateforme. Un long silence transformerait ce nom en un faible signal de planification.

Le jugement d’ensemble est déjà possible. AMD a présenté un parcours cohérent allant de Venice à Florence puis Ravenna, avec une spécialisation autour de l’infrastructure IA.

L’entreprise n’a pas prouvé que cette trajectoire lui permettra de prendre la tête en 2028 ou en 2030. Intel, Nvidia, les fournisseurs de serveurs Arm et les puces cloud sur mesure conservent une marge de réponse considérable.

Les lecteurs qui suivent la feuille de route amd tom devraient se concentrer sur les éléments qui réduisent l’écart entre les diapositives de présentation et les systèmes déployés.

Surveillez d’abord les déploiements de Venice, ensuite la présentation de Diamond Rapids par Intel, puis la maturité des logiciels ACE. Ensemble, ces signaux révéleront si le calendrier d’AMD relève de l’exécution ou de l’ambition.