Gelsinger definisce l’HBM «pessima» mentre SK hynix pianifica il dopo

Pat Gelsinger ha definito la memoria ad alta larghezza di banda “pessima”, dando origine a uno scontro rapidamente ripreso da Google News e dalla stampa del settore dei semiconduttori. La sua critica ha preso di mira i compromessi in termini di calore, consumi e packaging insiti nella tecnologia di memoria che supporta la maggior parte degli acceleratori AI più avanzati.

L'osservazione suona particolarmente ostile perché SK hynix ha costruito il proprio recente successo attorno all'HBM. Eppure Hoshik Kim, vicepresidente senior e fellow di SK hynix, non ha difeso la tecnologia come destinazione finale della memoria. Nella stessa discussione al RAISE Summit, Kim ha riconosciuto che il settore dovrà andare oltre l'architettura odierna.

Quello scambio non è stato un'ammissione del fallimento dell'HBM. Ha piuttosto evidenziato un'inversione più rilevante. Le aziende che beneficiano maggiormente del boom dell'HBM stanno già investendo in tecnologie che potrebbero ridurre la dipendenza da stack HBM standardizzati.

Cosa ha omesso il titolo di Google News

Gelsinger ha criticato i limiti dell'HBM odierna, non la necessità di memoria ad alta velocità accanto ai processori AI.

Gelsinger, ex amministratore delegato di Intel e oggi general partner di Playground Global, è intervenuto al RAISE Summit 2026 di Parigi. L'evento si è svolto dal 7 al 9 luglio. Kim ha partecipato a un panel intitolato “AI Has a Memory Problem.”

Durante la discussione, Gelsinger ha descritto l'HBM come un compromesso tecnico poco soddisfacente. Gli stack HBM sovrappongono verticalmente più die di memoria dinamica ad accesso casuale e li collegano mediante percorsi elettrici brevi e densi. Questa struttura offre molta più larghezza di banda rispetto ai normali moduli di memoria collocati più lontano dal processore.

Tuttavia, lo stesso stack crea sfide termiche e produttive. Il calore proveniente dagli strati inferiori deve attraversare altri die prima di raggiungere il sistema di raffreddamento. Un'altezza maggiore dello stack e un packaging più complesso possono aggravare il problema.

Gelsinger ha poi sostenuto lo stesso argomento in un'intervista sul cambiamento del mercato della memoria. Ha affermato: “HBM, as we know and love it today, is a lousy memory.” La sua spiegazione si è concentrata sul calore intrappolato e sulla conseguente pressione sulle prestazioni dei processori, secondo la pubblicata analisi del mercato della memoria.

I filmati del summit hanno fatto sembrare lo scambio una concessione straordinaria da parte di SK hynix. Kim è parso concordare sul fatto che l'HBM non fosse la risposta definitiva. Un altro partecipante al panel ha poi presentato il momento come un'ammissione da parte di SK hynix che l'HBM fosse una cattiva memoria.

Il contesto completo è meno teatrale. L'HBM rimane essenziale perché gli acceleratori AI devono trasferire pesi dei modelli e dati intermedi a velocità enormi. La memoria convenzionale per server non può soddisfare ogni richiesta dell'acceleratore con una larghezza di banda o un'efficienza energetica comparabili.

Il disaccordo riguarda ciò che accadrà quando l'HBM raggiungerà i limiti pratici. Gelsinger predilige un'integrazione più stretta tra memoria e processori. SK hynix sta esplorando HBM personalizzata, nuovi livelli di memoria, packaging avanzato e prodotti che combinano diverse tecnologie di archiviazione.

Questa distinzione conta. Un prodotto scadente non ha impieghi convincenti. Un prodotto imperfetto può dominare perché ogni alternativa disponibile impone vincoli peggiori.

L'HBM rientra attualmente nella seconda categoria. È costosa da produrre, difficile da raffreddare e fortemente vincolata dalla capacità di packaging. Resta inoltre uno dei modi più efficaci per alimentare di dati le GPU avanzate.

Il titolo di Google News ha colto lo scontro, ma ha compresso l'argomentazione tecnica. Gelsinger contestava l'efficienza a lungo termine dell'architettura. Kim riconosceva un problema di roadmap che SK hynix ha già iniziato ad affrontare.

Perché i sistemi AI continuano ad accettare i difetti dell'HBM

L'infrastruttura AI usa l'HBM perché i processori soffrono la carenza di dati, anche quando la memoria stessa genera costi termici ed economici.

I moderni acceleratori AI possono eseguire enormi quantità di operazioni matematiche ogni secondo. Tali operazioni servono a poco quando i dati del modello arrivano troppo lentamente. Il divario tra il throughput del processore e la fornitura di dati dalla memoria viene comunemente chiamato memory wall.

L'addestramento crea una versione di questo problema. Migliaia di acceleratori scambiano ripetutamente parametri, gradienti e risultati temporanei. Un percorso di memoria lento lascia in attesa costose unità di calcolo.

L'inferenza ne crea un'altra. Un server deve leggere i pesi del modello e gestire la cache chiave-valore, che conserva le informazioni necessarie per generare token successivi. Modelli più grandi e contesti più lunghi aumentano queste esigenze di memoria.

L'HBM affronta il collo di bottiglia collocando ampie interfacce di memoria vicino all'acceleratore. Trasferisce dati attraverso molte connessioni che operano in parallelo. Il design evita di dipendere esclusivamente da frequenze di clock estremamente elevate.

Questa vicinanza ha aiutato Nvidia, AMD e gli sviluppatori di acceleratori personalizzati a scalare i sistemi AI. Ha inoltre reso la disponibilità di HBM un vincolo strategico nell'intero mercato dei semiconduttori.

L'assetto fisico comporta comunque dei costi. I die impilati verticalmente concentrano il calore in una piccola area. Più strati aumentano la complessità produttiva, mentre i difetti possono ridurre il numero di package utilizzabili prodotti da ciascun lotto.

Il packaging lega inoltre il destino dei fornitori di memoria alle fonderie e ai produttori di acceleratori. L'HBM non può essere semplicemente prodotta come una commodity isolata e inserita in un socket standard. Deve adattarsi all'interfaccia del processore, al design del package, al budget energetico e al sistema di raffreddamento.

L'etichetta “pessima” di Gelsinger identifica quindi un compromesso ingegneristico. L'HBM risolve la scarsità di larghezza di banda accettando maggiore calore, costi e complessità di integrazione.

SK hynix non contesta questi vincoli. Il suo materiale pubblico afferma che le aziende di memoria devono comprendere processori dei clienti, carichi di lavoro, requisiti energetici e progetti termici. La strategia full-stack dell'azienda va esplicitamente oltre la fornitura di componenti di memoria intercambiabili.

Questo cambiamento spiega anche perché l'HBM non scomparirà semplicemente quando diventerà possibile un'architettura più elegante. Le piattaforme hardware AI richiedono anni di progettazione, qualificazione e preparazione produttiva. Gli sviluppatori ottimizzano inoltre il software attorno alla memoria disponibile sugli acceleratori già distribuiti.

Gli operatori dei data center hanno investito pesantemente in sistemi dotati di HBM. Hanno bisogno di prodotti compatibili con affidabilità e prestazioni prevedibili. Un sostituto deve superare l'HBM adattandosi al contempo a tempistiche realistiche di produzione e distribuzione.

L'architettura attuale può quindi restare commercialmente importante pur diventando tecnicamente transitoria. Ethernet, archiviazione flash e tecnologie di processo del silicio hanno seguito schemi simili. Ognuna è sopravvissuta a critiche ripetute perché l'ecosistema circostante è migliorato insieme al design principale.

I fornitori di HBM possono aggiungere strati, migliorare i metodi di bonding, personalizzare i die di base e perfezionare il raffreddamento. Questi cambiamenti prolungano la vita utile dell'architettura, anche se non eliminano i suoi compromessi fondamentali.

SK hynix affronta il dilemma del successore

SK hynix deve proteggere la propria leadership nell'HBM aiutando al contempo i clienti a costruire sistemi che si affidano a una gerarchia di memoria più ampia e personalizzata.

L'HBM ha trasformato la memoria da componente secondario a elemento centrale della progettazione dei sistemi AI. SK hynix ha acquisito influenza lavorando a stretto contatto con aziende di acceleratori e partner del packaging avanzato. Questa posizione diventa più difficile da difendere quando ogni cliente richiede una combinazione diversa di capacità, larghezza di banda, consumi e latenza.

L'azienda non può più massimizzare la produzione realizzando un unico componente standardizzato per un mercato ampio. Deve coordinare sempre più le roadmap con progettisti di processori, fonderie, fornitori di packaging e operatori cloud.

Questa è la pressione sul modello di business alla base della critica di Gelsinger. Un'integrazione più stretta tra processore e memoria può migliorare le prestazioni, ma aumenta il costo della scelta del cliente o della piattaforma sbagliati.

Un chip di memoria convenzionale può servire molti sistemi. Un prodotto altamente personalizzato può dipendere da una sola generazione di processori. Ritardi o domanda debole per quel processore possono lasciare al fornitore capacità inutilizzabile e costi di sviluppo.

SK hynix ha già adottato la personalizzazione. Le sue presentazioni di prodotto del 2026 includevano strutture HBM personalizzate e concetti di processing-in-memory. Il processing-in-memory sposta calcoli selezionati più vicino ai dati memorizzati, riducendo i trasferimenti tra la memoria e il processore principale.

Al CES 2026, l'azienda ha mostrato un prodotto HBM4 a 16 strati con una capacità di 48 GB. Ha inoltre presentato una dimostrazione di sistema AI basata su HBM personalizzata e design processing-in-memory, secondo il suo portafoglio di memorie per il CES.

Questi prodotti suggeriscono che SK hynix consideri l'HBM una piattaforma capace di evolvere. Non tratta ogni generazione come una versione più veloce di una commodity immutata.

La strategia crea un equilibrio difficile. I clienti desiderano prodotti specializzati adatti ai loro acceleratori. SK hynix vuole mantenere una comunanza sufficiente per riutilizzare i design, controllare i costi e servire diversi clienti concorrenti.

La sua collaborazione con TSMC offre un modo per gestire questa tensione. Una fonderia che serve più progettisti di acceleratori può supportare metodi condivisi di packaging e integrazione. SK hynix può così partecipare a diverse piattaforme anziché impegnare tutto su un unico fornitore di chip.

Samsung e Micron affrontano la stessa transizione. Entrambe devono qualificare i prodotti con i principali clienti di acceleratori, migliorando al tempo stesso le rese produttive. Devono inoltre offrire roadmap credibili per memoria personalizzata e packaging avanzato.

La concorrenza andrà quindi oltre la larghezza di banda da titolo. Gli acquirenti valuteranno comportamento termico, consumo energetico, capacità, disponibilità del packaging, supporto software e affidabilità delle consegne.

SK hynix resta ben posizionata grazie all'esperienza produttiva e alle strette relazioni con i clienti. Tuttavia, la leadership in una generazione di HBM non garantisce la leadership in un'architettura di memoria costruita attorno a die di base personalizzati o all'integrazione con il processore.

Il vantaggio dell'azienda assomiglia sempre meno a un catalogo di chip di memoria. Assomiglia sempre più a una rete di relazioni di co-progettazione. Questo modello può creare legami duraturi con i clienti, ma richiede anche scommesse più grandi e più anticipate.

La vera sfida è HBM contro una gerarchia di memoria

Il probabile successore dell'HBM odierna non è un singolo chip sostitutivo, ma una gerarchia coordinata che colloca dati diversi in diversi livelli di memoria.

I carichi di lavoro AI non trattano ogni byte allo stesso modo. Alcuni dati devono raggiungere immediatamente il processore. Altre informazioni possono tollerare una latenza aggiuntiva se il sistema guadagna capacità o riduce il consumo energetico.

L'HBM serve il livello più veloce, ma memorizzarvi tutto è impraticabile. La sua capacità resta limitata rispetto alla DRAM ordinaria e all'archiviazione flash. Comporta inoltre costi più elevati di produzione e packaging.

SK hynix sta sviluppando High Bandwidth Flash, o HBF, come possibile livello aggiuntivo. HBF punta a combinare la densità della memoria flash NAND con caratteristiche di larghezza di banda adatte all'infrastruttura AI. Si collocherebbe tra HBM e archiviazione a stato solido, anziché sostituire direttamente uno dei due prodotti.

L'azienda sta inoltre studiando l'espansione della memoria attraverso Compute Express Link. CXL è uno standard di interconnessione che consente ai processori di accedere a memoria condivisa o esterna con indirizzamento coerente. Può offrire a un server AI maggiore capacità senza collocare ogni byte accanto all'acceleratore.

I ricercatori di SK hynix hanno testato un design di inferenza a livelli che utilizza memoria connessa tramite CXL e storage NVMe. L'approccio sposta i dati in base ai requisiti prestazionali, invece di presumere che tutte le informazioni del modello debbano risiedere in HBM.

Ecco perché la risposta di Kim al RAISE Summit è importante. Affermare che HBM non è la risposta definitiva è coerente con la roadmap pubblicata dall'azienda. SK hynix ha descritto HBF come una risposta ai limiti economici del mantenere tutti i dati dell'AI in memoria stacked nella sua roadmap della memoria per l'AI.

L'integrazione nel processore rappresenta un'altra strada. La memoria collocata direttamente su un processore, o connessa tramite packaging più avanzato, può accorciare i percorsi elettrici. Può anche ridurre l'energia consumata per spostare i dati.

Tuttavia, l'integrazione non elimina le decisioni difficili. La capacità on-package è limitata e i design strettamente accoppiati sono più difficili da aggiornare in modo indipendente. Un progetto di processore fallito può inoltre trascinare con sé l'investimento nella sua memoria personalizzata.

Un sistema a livelli distribuisce questo rischio. I pesi del modello consultati più frequentemente possono rimanere in HBM. Collezioni più ampie di informazioni memorizzate nella cache possono spostarsi nella memoria CXL o nella flash ad alta larghezza di banda. Lo storage convenzionale può conservare i dati meno urgenti.

Il software deve decidere dove collocare i dati e spostarli senza creare nuovi colli di bottiglia. Questo trasforma la gestione della memoria in un problema di ottimizzazione a livello di sistema, non semplicemente in una specifica di componente.

Il cambiamento riguarda gli sviluppatori oltre alle aziende di chip. Architettura del modello, quantizzazione, caching, batching e pianificazione dell'inferenza influenzano tutti il traffico di memoria. Un software migliore può ridurre la domanda di HBM senza attendere un nuovo processo produttivo dei semiconduttori.

Per gli acquirenti aziendali, la larghezza di banda di picco diventerà una metrica d'acquisto incompleta. Una valutazione utile includerà throughput per watt, latenza con carichi di lavoro realistici, capacità disponibile e prestazioni quando i dati superano la HBM.

Questa gerarchia è il principale concorrente della HBM come risposta completa. HBM può rimanere il livello più veloce perdendo però il proprio status di soluzione centrale per ogni problema di memoria dell'AI.

Perché il verdetto sulla “memoria pessima” richiede prudenza

Le debolezze di HBM sono reali, ma nessun successore proposto ha ancora eguagliato la sua combinazione di larghezza di banda, scala di distribuzione e accettazione da parte dei clienti.

Gelsinger ha una chiara base tecnica per criticare la memoria stacked. Calore, potenza, resa produttiva e complessità del packaging sono vincoli misurabili. L'affermazione più forte, secondo cui la memoria integrata nel processore sostituirà la HBM convenzionale, rimane meno certa.

In primo luogo, l'integrazione aumenta la dipendenza tra le roadmap di prodotto. Le aziende di acceleratori aggiornano architetture, interfacce e piani produttivi secondo cicli lunghi. Un fornitore di memoria deve impegnare risorse di ricerca e fabbricazione prima che la domanda diventi chiara.

In secondo luogo, i miglioramenti nel raffreddamento possono prolungare la vita di HBM. I progettisti di package possono modificare materiali, strutture degli stack, interfacce termiche e raffreddamento del sistema. Il bonding ibrido può inoltre ridurre la dimensione delle connessioni e migliorare le caratteristiche elettriche.

In terzo luogo, gli standard HBM possono preservare la concorrenza. Le interfacce standard consentono a diversi fornitori di sviluppare prodotti compatibili. Il passaggio verso memorie profondamente personalizzate può aumentare le prestazioni riducendo al contempo l'intercambiabilità.

Questo compromesso è importante per le aziende cloud. Un package personalizzato può vincolare un acquirente a una sola combinazione di processore e memoria. I prodotti standardizzati offrono più opzioni quando i fornitori subiscono ritardi o problemi di resa.

In quarto luogo, i nuovi livelli di memoria introducono costi propri in termini di latenza e software. CXL amplia la capacità, ma i dati devono comunque viaggiare più lontano delle informazioni memorizzate accanto a un acceleratore. La memoria basata su NAND offre densità, ma presenta caratteristiche di resistenza e accesso diverse dalla DRAM.

Un'architettura a livelli funziona solo quando il software colloca i dati in modo intelligente. Un posizionamento inadeguato può annullare il vantaggio teorico e produrre prestazioni imprevedibili.

L'attuale strategia di prodotto di SK hynix riflette questa incertezza. L'azienda continua a investire in HBM4 mentre ricerca prodotti che la completino. Al GTC 2026, ha presentato HBM4 come uno strumento per migliorare l'efficienza dell'inferenza dei modelli di grandi dimensioni, secondo il suo programma sull'inferenza.

Questo non è incoerente con una pianificazione oltre HBM. Le aziende di semiconduttori spesso finanziano l'architettura successiva mentre migliorano quella attuale. I clienti hanno bisogno di prodotti distribuibili oggi, non solo di promettenti progetti di laboratorio.

Il mercato offre inoltre a SK hynix pochi motivi per abbandonare HBM prematuramente. La domanda di acceleratori AI continua a premiare i prodotti ad alta larghezza di banda. Accordi di fornitura e cicli di qualificazione creano uno slancio commerciale che la critica tecnica non può invertire istantaneamente.

Gelsinger affronta inoltre la questione come investitore in aziende che lavorano a un'integrazione più stretta tra memoria e calcolo. La sua esperienza rende significativa la critica, ma i lettori dovrebbero riconoscere che sostiene una direzione alternativa.

Kim rappresenta un'azienda i cui ricavi e rapporti con i clienti beneficiano di HBM. La sua disponibilità a discutere di un successore è altrettanto degna di nota, anche se non dimostra che SK hynix abbia scelto un'unica architettura sostitutiva.

La conclusione responsabile è più circoscritta. HBM è diventata indispensabile senza diventare ideale. Le sue carenze sono abbastanza gravi da rimodellare le roadmap, ma non abbastanza da rendere obsolete le implementazioni esistenti.

I lettori di Google News dovrebbero considerare lo scambio come prova di una transizione architetturale in corso. Non dimostra che il settore abbia già scelto un vincitore.

Tre segnali mostreranno cosa verrà dopo HBM

Il futuro di HBM diventerà più chiaro attraverso la qualificazione dei prodotti, gerarchie di memoria implementate e prove che l'integrazione migliora i sistemi completi.

Il primo segnale è la qualificazione da parte dei clienti di HBM4 e dei suoi successori. Annunciare un campione non dimostra produzione in volume, rese accettabili o funzionamento affidabile all'interno di un package per acceleratori.

Occorre osservare se SK hynix, Samsung e Micron riusciranno a fornire prodotti qualificati secondo le tempistiche dei clienti. I ritardi rafforzerebbero l'argomento di Gelsinger secondo cui la complessità sta diventando più difficile da gestire. Avvii produttivi stabili dimostrerebbero che HBM ha ancora margini di evoluzione.

Le prestazioni termiche contano quanto la larghezza di banda nominale. I fornitori devono dimostrare che livelli aggiuntivi non costringono i processori a ridurre la velocità sotto carichi di lavoro sostenuti. I risultati di applicazioni reali saranno più informativi delle specifiche di picco.

Il secondo segnale è l'implementazione commerciale della memoria a livelli. HBF, l'espansione della memoria CXL e lo storage computazionale devono essere adottati oltre dimostrazioni e documenti di ricerca.

Un sistema di successo dovrebbe ridurre la dipendenza dalla scarsa HBM senza creare una latenza inaccettabile. Dovrebbe inoltre funzionare con modelli e schemi di inferenza utili, non soltanto con un benchmark selezionato con cura.

Gli sviluppatori dovrebbero osservare come il software espone questi livelli. Il posizionamento automatico renderebbe più semplice l'adozione. I sistemi che richiedono un'ampia ottimizzazione manuale potrebbero restare limitati agli hyperscaler dotati di team ingegneristici specializzati.

Questo sviluppo ha un parallelo nella gestione della conoscenza. I sistemi utili collocano le informazioni in base a urgenza, contesto e costo di recupero. Una base di conoscenza personale segue un principio simile a livello applicativo, pur operando molto al di sopra dell'hardware dei semiconduttori.

Il terzo segnale è un'integrazione credibile tra processore e memoria su scala produttiva. I prototipi possono dimostrare una bassa latenza, ma i prodotti commerciali devono soddisfare anche requisiti di resa, raffreddamento, riparazione e costo.

Le prove dovrebbero includere le prestazioni per watt dell'intero sistema. Un design che migliora l'accesso alla memoria rendendo al tempo stesso il package proibitivamente difficile da produrre non sostituirà HBM su larga scala.

La diversità dei clienti fornirà un altro test. Se i prodotti integrati funzioneranno soltanto con un acceleratore, potrebbero diventare nicchie di valore. Un'adozione più ampia sosterrebbe la previsione di Gelsinger secondo cui il settore della memoria si sta muovendo verso silicio co-progettato.

Questi segnali riveleranno anche chi affronta la maggiore pressione. SK hynix deve tradurre la leadership in HBM in influenza sulla progettazione dei sistemi. Samsung deve utilizzare l'ampiezza delle proprie capacità produttive per ottenere qualificazioni. Micron deve competere senza eguagliare la scala di ogni rivale.

I progettisti di acceleratori affrontano una scelta propria. Possono richiedere memorie sempre più personalizzate, accettare una maggiore dipendenza dai fornitori oppure utilizzare software e stratificazione per preservare la flessibilità.

L'esito più importante non sarà una dichiarazione secondo cui HBM è morta. Sarà una riduzione misurabile della frequenza con cui i costosi acceleratori attendono i dati.

Questa è la domanda dietro il confronto su Google News. Il settore può preservare la larghezza di banda di HBM sfuggendo al contempo ai suoi vincoli termici, di capacità e di modello di business?

Nel prossimo ciclo di prodotti, ignorate la citazione più tagliente e osservate i sistemi. Tempistiche di qualificazione, prestazioni sostenute e reali implementazioni di memoria a livelli mostreranno se HBM rimarrà il centro dell'infrastruttura AI o diventerà uno strato tra molti.