La roadmap CPO di SK hynix sposta la sfida dell'AI dai chip ai sistemi

SK hynix ha pubblicato, insieme a ricercatori internazionali, una roadmap per le co-packaged optics, pur avendo finora costruito la propria posizione nell'AI principalmente attraverso la memoria ad alta larghezza di banda. L'annuncio della newsroom di hynix ridefinisce la prossima sfida infrastrutturale attorno allo spostamento dei dati attraverso sistemi completi, non semplicemente all'alimentazione di un singolo package di acceleratore.

L'articolo, pubblicato su Nature Electronics, esamina connessioni ottiche tra processori, memoria, rack e gruppi più ampi di server. La sua proposta più importante avvicina la comunicazione ottica alla memoria attraverso un interposer fotonico, uno strato del package che instrada i dati usando la luce.

Questa proposta colloca SK hynix accanto alle aziende che stanno già trasformando la fotonica in infrastruttura commerciale. Broadcom ha portato in produzione uno switch Ethernet co-packaged, mentre Nvidia ha introdotto switch fotonici per reti Ethernet e InfiniBand.

SK hynix entra da una posizione diversa. Fornisce già gli stack HBM collocati accanto ai principali processori AI. La sua roadmap chiede se un produttore di memoria possa contribuire anche alla progettazione delle connessioni che circondano tali processori.

La distinzione è importante perché una memoria più veloce non può eliminare ogni collo di bottiglia nel movimento dei dati. I cluster AI devono trasferire parametri dei modelli e risultati intermedi tra acceleratori, switch, rack e pool di memoria. Ogni confine aggiunge consumo energetico, latenza e complessità progettuale.

L'annuncio è quindi più di una tappa della ricerca. Segnala che SK hynix vuole influenzare l'architettura attorno alla propria memoria, mentre la competizione nell'AI si espande oltre i singoli chip.

Cosa aggiunge effettivamente la roadmap CPO della Newsroom di Hynix

SK hynix collega la propria strategia di memoria a un'architettura ottica più ampia, invece di presentare un altro miglioramento isolato dei componenti.

Secondo la roadmap CPO, SK hynix ha collaborato con ricercatori tra cui Kyusang Lee, professore dell'University of Virginia. Il loro lavoro descrive come le interconnessioni ottiche possano affrontare i limiti di comunicazione nei futuri sistemi AI.

Le co-packaged optics, o CPO, collocano i transceiver ottici accanto a un processore o a uno switch all'interno dello stesso package. Questa disposizione accorcia il percorso elettrico prima che i dati entrino in un collegamento ottico a minori perdite.

Gli attuali transceiver pluggable si trovano vicino al pannello frontale di uno switch. I segnali elettrici devono attraversare il circuito stampato tra il chip di switching e ciascun modulo.

Questi percorsi a livello di scheda diventano più difficili da gestire con l'aumento delle velocità di segnalazione. I progettisti aggiungono componenti di condizionamento del segnale, che consumano energia e occupano spazio. Anche calore e integrità del segnale diventano più difficili da controllare.

Le CPO avvicinano la conversione ottica al silicio di calcolo o di switching. La connessione elettrica rimanente diventa più corta, mentre la fibra gestisce la comunicazione sulle distanze maggiori.

SK hynix estende questo concetto consolidato alla memoria. La sua roadmap propone un sistema incentrato sull'ottica, nel quale un interposer fotonico collega processori e memoria tramite collegamenti ottici ad alta densità.

L'architettura proposta consentirebbe a più acceleratori AI di accedere a un pool di memoria condivisa più ampio. Questo modello differisce dall'assegnare una quantità fissa di memoria locale a ogni acceleratore.

La memoria condivisa non rende automaticamente il software più veloce. Tuttavia, può ridurre rigidi limiti di capacità e offrire ai progettisti di sistemi più opzioni per collocare modelli e dati di grandi dimensioni.

La roadmap fissa obiettivi di ricerca ambiziosi per i nodi futuri. La newsroom di hynix descrive oltre 100 terabit al secondo di larghezza di banda per nodo, energia inferiore a un picojoule per bit e latenza inferiore a 10 nanosecondi.

Queste cifre descrivono obiettivi tecnici, non specifiche di prodotto verificate in modo indipendente. SK hynix non ha annunciato un prodotto commerciale di memoria ottica che soddisfi tutti e tre gli obiettivi.

La roadmap copre inoltre diverse fasi del packaging. I design bidimensionali collocano i componenti uno accanto all'altro, mentre i sistemi 2.5D collegano i die tramite un interposer. L'integrazione tridimensionale sovrappone più direttamente funzioni diverse.

Questa progressione è importante perché nessun singolo metodo di packaging si adatta a ogni connessione ottica. Uno switch a livello di rack affronta vincoli termici, di riparazione e di costo diversi rispetto a un'interfaccia ottica accanto all'HBM.

La ricerca fornisce quindi una mappa di sviluppo piuttosto che un unico progetto finito. Collega gli switch CPO a breve termine a una possibilità di più lungo periodo: la comunicazione ottica che raggiunge il confine della memoria stessa.

Questo è ciò che distingue l'annuncio da una normale pubblicazione scientifica. SK hynix sostiene che le prestazioni della memoria debbano essere considerate insieme a packaging, networking e topologia di sistema.

La sua attuale attività HBM riguarda la distanza tra un acceleratore e la memoria vicina. La roadmap ottica riguarda ciò che accade quando i dati devono viaggiare oltre quel package locale.

Questa visione più ampia cambia il modo in cui i clienti potrebbero valutare un fornitore di memoria. Capacità e larghezza di banda restano essenziali, ma il supporto architetturale diventa un ulteriore elemento di differenziazione.

SK hynix ha già descritto la propria ambizione di diventare un creatore di memoria AI full-stack. Il lavoro sulle CPO fornisce una direzione tecnica per questa strategia, sebbene la commercializzazione resti da dimostrare.

Il muro della larghezza di banda si è spostato oltre l'HBM

L'infrastruttura AI affronta ora un problema di movimento dei dati che si estende dai pin della memoria a interi cluster.

L'HBM ha contribuito a ridurre un importante vincolo collocando DRAM impilate vicino agli acceleratori. La sua ampia interfaccia offre molta più larghezza di banda rispetto alla memoria server convenzionale attraverso un package compatto.

Questo miglioramento non elimina la comunicazione al di fuori del package. I sistemi di addestramento e inferenza scambiano ancora dati tra acceleratori, switch di rete, sistemi di storage e processori host.

I grandi modelli intensificano questi movimenti. I carichi di lavoro tensor-parallel suddividono i calcoli tra processori, mentre il pipeline parallelism trasferisce il lavoro tra fasi successive. L'addestramento distribuito sincronizza inoltre gli aggiornamenti tra molti dispositivi.

Le prestazioni effettivamente utili di un simile cluster dipendono dal coordinamento, non solo dalla velocità del processore. Un acceleratore in attesa di dati remoti rappresenta capacità costosa che non può svolgere lavoro produttivo.

Il rame resta efficace sulle brevi distanze. Tuttavia, segnali elettrici più veloci perdono più energia e diventano più difficili da preservare all'aumentare della lunghezza delle tracce. I progettisti spendono quindi ulteriore energia per recuperare dati puliti.

L'ottica offre una portata maggiore con minore degradazione del segnale. La parte difficile è integrare componenti fotonici, elettronica, laser, fibre e packaging in un processo produttivo affidabile.

Ecco perché la competizione sui sistemi sta emergendo ora. Le prestazioni degli acceleratori sono cresciute, la larghezza di banda HBM è aumentata e i deployment AI si sono estesi a cluster più grandi. Il loro traffico combinato mette in evidenza le connessioni tra i componenti.

Una roadmap peer-reviewed sulla silicon photonics ha identificato le CPO e l'integrazione tra fotonica ed elettronica come percorsi importanti per scalare l'high-performance computing. Ha inoltre documentato ostacoli relativi a sensibilità termica, resa produttiva, strumenti di progettazione, laser e collegamento delle fibre.

Questi vincoli impediscono che l'ottica diventi un semplice sostituto del rame. I dispositivi ottici devono operare accanto a processori caldi mantenendo allineamento, controllo della lunghezza d'onda e prestazioni prevedibili.

La riparabilità crea un'altra sfida. Un transceiver pluggable può essere rimosso dalla parte frontale di uno switch. Un motore ottico integrato accanto al chip di switching è più difficile da sostituire.

I moduli laser esterni possono ridurre parte del rischio di manutenzione. Mantengono componenti laser selezionati all'esterno del package principale, inviando al contempo luce al motore ottico.

Anche in questo caso, gli operatori devono valutare l'affidabilità del sistema nel suo insieme. Un minor numero di componenti può eliminare punti di guasto, ma un'integrazione più stretta può aumentare l'impatto di un singolo package guasto.

Il vantaggio energetico resta convincente. Broadcom ha dichiarato che i transceiver pluggable possono superare la metà del consumo energetico di un sistema switch a 51.2 terabit al secondo e oltre.

Il suo Bailly switch combina otto motori ottici da 6.4 terabit con un chip di switching Tomahawk 5. Broadcom dichiara oltre il 70 percento di risparmio energetico nelle interconnessioni ottiche rispetto ai design pluggable standard.

Questi numeri appartengono alle dichiarazioni di prodotto e alla configurazione di Broadcom. Non dovrebbero essere applicati automaticamente a ogni sistema CPO o all'architettura di memoria proposta da SK hynix.

Tuttavia, il confronto illustra la pressione sui design esistenti. Quando i moduli ottici consumano una quota rilevante dell'energia di uno switch, migliorare il solo processore produce rendimenti decrescenti a livello di sistema.

Lo stesso principio si applica alla memoria. Un HBM più veloce aiuta un acceleratore ad accedere ai dati locali, ma la memoria remota e i trasferimenti da acceleratore ad acceleratore continuano a consumare tempo ed energia.

Un fabric di memoria ottica potrebbe cambiare la collocazione della capacità. Invece di collegare permanentemente tutta la memoria a un processore, i progettisti potrebbero creare pool più grandi condivisi tra più dispositivi di calcolo.

Questa configurazione supporterebbe un'infrastruttura disaggregata, in cui risorse di calcolo e memoria possono essere allocate separatamente. Potrebbe inoltre ridurre la memoria inutilizzata quando un acceleratore dispone di capacità in eccesso.

Tuttavia, il pooling introduce problemi di gestione. Il software deve decidere dove risiedono i dati, mantenere prevedibile l'accesso e impedire che la contesa annulli i vantaggi di un fabric più ampio.

Anche la latenza resta decisiva. I collegamenti ottici possono spostare i dati in modo efficiente sulle distanze, ma conversione, switching e overhead dei protocolli possono comunque rallentare un'applicazione.

L'obiettivo di SK hynix inferiore a 10 nanosecondi riconosce questa sfida. Il traffico di memoria è più sensibile alla latenza di molti carichi di lavoro di rete convenzionali.

L'azienda persegue quindi un obiettivo più difficile rispetto all'aggiunta di porte ottiche a uno switch. Vuole che la fotonica partecipi a una gerarchia di memoria sperimentata direttamente dalle applicazioni.

Ecco perché la leadership nell'HBM da sola non risolve la prossima sfida. Il sistema vincente deve combinare calcolo, memoria, ottica, packaging, progettazione termica e software senza spostare i colli di bottiglia altrove.

La sfida principale è memoria locale contro pool di memoria ottica

La tensione centrale è tra HBM strettamente collegata e un fabric ottico più flessibile che condivide la memoria tra processori.

L'HBM locale offre un chiaro vantaggio: l'acceleratore raggiunge la memoria vicina attraverso un'interfaccia ampia e dedicata. La sua prossimità fisica supporta elevata larghezza di banda e latenza prevedibile.

Il compromesso è la rigidità. Ogni package di acceleratore riceve una capacità di memoria fissa, anche quando i carichi di lavoro usano tali risorse in modo disomogeneo.

Un pool condiviso offre un compromesso diverso. Più processori possono accedere a una capacità comune, consentendo al software di sistema di assegnare la memoria in base alle necessità del carico di lavoro.

L'interposer fotonico proposto da SK hynix fornisce un possibile ponte tra questi modelli. L'HBM locale può restare vicina a ogni acceleratore, mentre i collegamenti ottici connettono risorse di memoria più ampie.

Il risultato non deve necessariamente essere una sostituzione completa della memoria collegata. Un'architettura pratica può preservare l'HBM locale per i dati sensibili alla latenza e utilizzare pool ottici per materiale più grande o consultato meno frequentemente.

Quel design a livelli ricorda le gerarchie di memoria esistenti. Registri, cache, DRAM e storage bilanciano già velocità e capacità. La connettività ottica aggiungerebbe nuove opzioni di collocazione tra i package locali e i sistemi remoti.

Il meccanismo diventa prezioso quando i modelli superano la memoria di un singolo dispositivo. Oggi gli sviluppatori spesso suddividono i pesi del modello, i dati in cache o gli stati di addestramento tra diversi acceleratori.

Queste suddivisioni generano comunicazioni. Se il sistema non riesce ad alimentare rapidamente ciascun dispositivo, l'aggiunta di più acceleratori produce meno prestazioni del previsto.

Un pool ottico ad alta larghezza di banda potrebbe ridurre alcuni vincoli di capacità. Potrebbe inoltre rendere l'infrastruttura di inferenza più flessibile quando le richieste presentano lunghezze di contesto o requisiti di memoria differenti.

Tuttavia, la memoria in pool non può eliminare il principio di località. I dati a cui si accede frequentemente traggono ancora vantaggio dal restare vicini al processore che li utilizza.

Il software dovrà prevedere questi modelli di accesso. Un posizionamento inadeguato potrebbe imporre trasferimenti remoti ripetuti, aumentando la latenza e consumando larghezza di banda del fabric.

La coerenza introduce un altro costo. Quando più processori condividono dati, il sistema deve coordinare gli aggiornamenti e mantenere una visione utilizzabile della memoria.

Questi requisiti spostano una parte della competizione su compilatori, runtime e software di pianificazione. La larghezza di banda dell'hardware conta solo quando il software può sfruttarla senza un coordinamento eccessivo.

È qui che la posizione di SK hynix diventa interessante. Un fornitore di memoria comprende il comportamento dei dispositivi e il packaging, ma non controlla ogni architettura di processore o protocollo di rete.

Il successo commerciale richiederà una stretta collaborazione con fornitori di acceleratori, fonderie, fornitori di componenti ottici, produttori di sistemi e operatori cloud. Nessun partecipante possiede l'intero stack tecnologico.

Nvidia sta già costruendo una rete di questo tipo. I suoi switch fotonici combinano sviluppo interno e contributi di TSMC, Coherent, Corning, Foxconn, Lumentum, SENKO e altri fornitori.

Nvidia afferma che le sue configurazioni Spectrum-X offrano fino a 400 terabit al secondo di throughput complessivo. L'azienda sostiene inoltre un'efficienza energetica 3,5 volte superiore rispetto agli approcci tradizionali.

Questi switch si concentrano innanzitutto sulla connettività di rete, non sulla memoria ottica condivisa. Tuttavia, dimostrano quanto rapidamente un'azienda di processori possa coordinare packaging, fotonica, networking e software.

Broadcom porta un vantaggio diverso. Dispone di silicio per switching, fotonica al silicio, motori ottici e relazioni con fornitori cloud e produttori di apparecchiature.

La sua piattaforma Bailly è entrata sul mercato prima che SK hynix annunciasse un prodotto commerciale di memoria CPO. Broadcom fornisce quindi evidenza del fatto che lo switching co-packaged sia andato oltre le dimostrazioni di laboratorio.

La distinzione più forte di SK hynix è la sua posizione nella memoria. Può studiare l'architettura ottica con una conoscenza diretta delle interfacce HBM, dei limiti termici, dello stacking e del packaging avanzato.

Questa conoscenza potrebbe aiutarla a progettare memoria e connettività insieme. Offre inoltre ai clienti di acceleratori un motivo per coinvolgere l'azienda prima nella pianificazione dei sistemi.

Il rischio è la dipendenza strategica. SK hynix ha ancora bisogno che partner nei processori e nelle piattaforme adottino interfacce capaci di esporre i vantaggi della memoria ottica.

Anche gli standard saranno importanti. Le connessioni proprietarie possono ottimizzare una piattaforma, ma le interfacce aperte possono sostenere una base di fornitori più ampia e ridurre il rischio di adozione.

Nel 2026, AMD, Broadcom, Meta, Microsoft, Nvidia e OpenAI hanno contribuito a fondare un consorzio per lo scale-up ottico. La sua specifica aperta punta a connessioni ottiche pluggable, on-board e co-packaged.

La roadmap del consorzio include velocità dati che raggiungono e superano i 3,2 terabit al secondo per fibra. Mostra che i collegamenti ottici per lo scale-up stanno diventando un problema di coordinamento industriale.

SK hynix deve decidere come la sua architettura incentrata sulla memoria si inserisca in questo processo di standardizzazione. Un design tecnicamente solido può comunque faticare se i clienti temono il lock-in o software di gestione incompatibili.

La competizione non è quindi HBM contro CPO in un semplice ciclo di sostituzione. È capacità locale fissa contro una gerarchia che combina memoria locale e risorse ottiche condivisibili.

Se SK hynix collegherà efficacemente questi livelli, otterrà influenza oltre il package di memoria. In caso contrario, il suo lavoro sul CPO potrebbe restare una ricerca preziosa mentre fornitori di processori e reti definiscono l'architettura effettivamente adottata.

La produzione determinerà se la roadmap diventerà infrastruttura

La maggiore incertezza non riguarda la capacità della luce di trasportare dati, ma la possibilità di produrre e mantenere sistemi ottici integrati su larga scala.

Un package CPO combina componenti con requisiti produttivi diversi. I circuiti integrati elettronici gestiscono switching e controllo, mentre i circuiti fotonici guidano e modulano la luce.

Laser, rilevatori, guide d'onda, connessioni in fibra ed elementi di controllo termico devono funzionare insieme. La loro resa combinata determina quanti package completi possano essere spediti in modo economicamente sostenibile.

I processi fotonici sono ancora meno maturi della produzione elettronica in termini di uniformità. La roadmap di Nature sulla fotonica al silicio osserva che le rese complessive restano inferiori a quelle dell'elettronica CMOS.

L'articolo identifica inoltre strumenti di progettazione mancanti o incompleti. Gli ingegneri necessitano di kit di progettazione dei processi, simulazioni e metodi di verifica che tengano conto sia del comportamento elettronico sia di quello ottico.

La sensibilità termica aggiunge un altro problema. I componenti ottici possono modificare il proprio comportamento al variare della temperatura, mentre processori e switch per l'AI generano calore concentrato.

I progettisti possono aggiungere riscaldatori, controller e regolazione della lunghezza d'onda. Questi elementi migliorano la stabilità, ma consumano energia, complicano il controllo e occupano area nel package.

L'aggancio della fibra richiede un'elevata precisione. Un package può contenere silicio funzionante e tuttavia fallire se l'allineamento ottico o la perdita di accoppiamento escono dai limiti accettabili.

I test diventano più difficili dopo l'integrazione. I produttori necessitano di metodi per testare i die fotonici prima di inserirli in un costoso package multi-chip.

Le strategie dei die noti come buoni sono consolidate nell'elettronica. Processi equivalenti di test ottico e burn-in devono maturare per l'assemblaggio CPO ad alto volume.

La capacità produttiva è un altro vincolo. Le stesse linee di packaging avanzato possono servire acceleratori, sistemi HBM e prodotti fotonici.

TrendForce ha riferito nel luglio 2026 che Nvidia aveva iniziato a spedire switch Spectrum-X CPO a partner selezionati. Ha inoltre affermato che Broadcom stava continuando spedizioni limitate di Bailly.

L'azienda ha identificato la resa dei motori ottici, la capacità della fotonica al silicio e il packaging avanzato come tre principali colli di bottiglia. La sua analisi della produzione CPO prevede che questi vincoli plasmeranno l'espansione.

TrendForce ha inoltre affermato che i package fotonici devono competere con i processori AI per le risorse di packaging 2.5D e 3D. Questa concorrenza complica direttamente le ambizioni di sistema di SK hynix.

L'azienda dipende già da packaging sofisticato per HBM. L'aggiunta di interposer fotonici introduce ulteriore domanda di capacità di progettazione, test e produzione.

Questa sovrapposizione può creare un vantaggio se SK hynix riutilizza la propria esperienza nel packaging. Può anche creare pressioni interne sull'allocazione quando prodotti di memoria consolidati competono con programmi ottici meno maturi.

L'affidabilità deve essere valutata su scala di sistema. I risultati di laboratorio coprono solitamente dispositivi e periodi operativi limitati, mentre i data center richiedono lunghe durate di servizio.

I componenti ottici accanto a silicio ad alta potenza saranno esposti a cicli termici, vibrazioni e traffico continuo. I guasti sul campo possono annullare i risparmi energetici se le riparazioni richiedono la sostituzione di un package di switch integrato.

I moduli laser remoti possono isolare alcuni componenti più soggetti a guasti. Non eliminano i rischi nei modulatori, nei rilevatori, nell'aggancio della fibra, nelle connessioni del package o nell'elettronica di controllo.

Gli operatori confronteranno inoltre il CPO con le ottiche pluggable in continuo miglioramento. I moduli pluggable mantengono vantaggi in termini di sostituzione, scelta del fornitore e flessibilità di implementazione.

Le ottiche pluggable a pilotaggio lineare riducono il consumo semplificando l'elaborazione dei segnali senza spostare completamente il motore ottico nel package dello switch. Offrono una strada intermedia per alcune reti.

Il CPO deve quindi offrire una densità di larghezza di banda e risparmi energetici sufficienti a giustificare un'integrazione più stretta. Il suo vantaggio varierà in base alla velocità dello switch, alla distanza del collegamento, al carico di lavoro e al modello di manutenzione.

Il CPO incentrato sulla memoria affronta un'ulteriore barriera all'adozione. Uno switch di rete può esporre interfacce Ethernet o InfiniBand familiari, mentre la memoria ottica condivisa modifica più profondamente l'architettura del sistema.

I fornitori di processori devono supportare la connessione. Sistemi operativi, runtime e applicazioni devono comprendere diverse posizioni della memoria e diverse caratteristiche prestazionali.

Gli operatori cloud devono quindi verificare che il miglioramento nell'utilizzo compensi la complessità aggiuntiva. Le loro misurazioni si concentreranno sul throughput delle applicazioni, sul recupero dai guasti e sul costo operativo totale.

SK hynix non ha fornito un nome di prodotto, un'implementazione presso clienti, una resa produttiva o una data di disponibilità commerciale per la sua architettura di memoria ottica proposta.

Questa omissione è ragionevole per una roadmap di ricerca. Limita inoltre il grado di fiducia con cui l'annuncio nella newsroom di hynix possa essere considerato un impegno di mercato.

La pubblicazione su Nature Electronics indica che il lavoro ha valore scientifico. Non garantisce producibilità, adozione da parte dei clienti o competitività economica.

La domanda a breve termine è quindi più circoscritta rispetto a quella se la memoria ottica trasformerà l'AI. È se SK hynix possa passare dagli obiettivi architetturali a prototipi integrati testati con carichi di lavoro reali.

Un prototipo credibile dovrebbe mostrare misurazioni end-to-end. La sola larghezza di banda è insufficiente senza energia per bit, latenza delle applicazioni, comportamento termico e prestazioni d'errore sostenute.

L'azienda dovrebbe inoltre chiarire quali parti intende fornire. I possibili ruoli includono dispositivi di memoria, interposer fotonici, package completi, tecnologia di interfaccia o sistemi per clienti progettati congiuntamente.

Ogni ruolo comporta implicazioni commerciali diverse. Fornire un interposer è diverso dal controllare il fabric di memoria visibile al software.

Finché questi dettagli non emergeranno, la roadmap dovrebbe essere letta come una direzione strategica. Amplia l'orizzonte progettuale di SK hynix, ma non definisce una piattaforma ottica completa.

La competizione nell'AI sta diventando un test di coordinamento della catena di fornitura

Il CPO premia le aziende capaci di allineare lo sviluppo dei componenti tra memoria, logica, ottica, packaging, raffreddamento, networking e software.

L'era degli acceleratori ha incoraggiato confronti basati sulle specifiche dei chip. Gli acquirenti esaminavano formati di calcolo, capacità di memoria, larghezza di banda e compatibilità software.

I sistemi su scala rack rendono questi confini meno utili. Un acceleratore veloce può offrire prestazioni inferiori quando congestione di rete, collocazione della memoria, raffreddamento o distribuzione dell'alimentazione vincolano il cluster.

Il CPO rende visibile questa dipendenza perché nessun singolo chip fornisce il risultato completo. Il motore ottico necessita di logica, packaging, laser, fibre, controlli termici e software di gestione compatibili.

La strategia di Nvidia illustra una risposta. Coordina i partner attorno a una piattaforma che include calcolo, InfiniBand, Ethernet, software e fotonica.

Broadcom segue un'altra strada attraverso silicio per switch commerciali e integrazione ottica. I suoi partner produttori di apparecchiature possono costruire sistemi attorno a prodotti Ethernet consolidati.

TSMC occupa una posizione centrale nella produzione. Le sue capacità nella fotonica al silicio e nello stacking tridimensionale collegano la progettazione dei processori al packaging ad alto volume.

SK hynix affronta lo stesso problema di sistema partendo dalla memoria. Questo punto d’ingresso le conferisce un vantaggio, perché ogni grande acceleratore AI richiede un accesso rapido a quantità considerevoli di dati.

Tuttavia, avere influenza non equivale ad avere il controllo. I fornitori di acceleratori decidono le interfacce dei package, le aziende cloud selezionano le architetture di rete e le fonderie allocano la capacità di packaging avanzato.

L’azienda deve rendere la propria roadmap utile a questi partner. Ciò richiede interfacce e pratiche di co-progettazione che migliorino i sistemi completi senza imporre modifiche impraticabili alle piattaforme.

La sua proposta di architettura di memoria condivisa offre uno di questi vantaggi. I fornitori cloud si concentrano spesso sull’utilizzo, perché la memoria inutilizzata degli acceleratori rappresenta comunque capitale installato e consumo energetico.

Un pool flessibile potrebbe consentire a lavori diversi di usare quantità di memoria differenti. Potrebbe inoltre aiutare le grandi implementazioni di inferenza a gestire requisiti di cache variabili.

Questi vantaggi dipendono dal comportamento dei carichi di lavoro. Un pool ottico utilizzato come capacità di overflow lenta offre meno valore rispetto a uno che supporta dati prevedibili e ad accesso frequente.

Gli sviluppatori dovrebbero quindi osservare il supporto software con la stessa attenzione riservata alle specifiche ottiche. Gli strumenti per il posizionamento della memoria, i sistemi di profiling e gli scheduler determineranno se le applicazioni sfrutteranno la nuova gerarchia.

Le organizzazioni ingegneristiche avranno inoltre bisogno di prove di sistema migliori. I benchmark devono descrivere topologia, posizionamento dei dati, schemi di comunicazione e gestione dei guasti, non soltanto la larghezza di banda di picco.

Questa valutazione più ampia crea una sfida nella gestione delle informazioni. I team devono collegare roadmap dei processori, vincoli di packaging, proposte di standard e dichiarazioni dei fornitori in molti documenti tecnici.

Una base di conoscenza ingegneristica ricercabile può aiutare i team a preservare queste connessioni mentre le specifiche dei prodotti continuano a cambiare.

Il cambiamento strategico influenza anche gli approvvigionamenti. I responsabili degli acquisti che valutano un sistema AI devono chiedersi chi gestisce i guasti integrati e quali componenti possano essere sostituiti in modo indipendente.

Devono valutare se i motori ottici dipendono da un unico fornitore. Hanno inoltre bisogno di piani credibili per i volumi di laser, die fotonici, assemblaggi in fibra e package avanzati.

Gli standard possono ridurre alcuni rischi, ma non possono standardizzare ogni implementazione. I fornitori continueranno a competere su packaging, potenza, integrazione software e resa produttiva.

SK hynix può trarne vantaggio se la sua competenza nella memoria diventerà parte delle discussioni sugli standard. I clienti conoscono già l’azienda come fornitore di HBM, riducendo la barriera alla collaborazione architetturale.

La posizione dell’azienda può anche contribuire a collegare due conversazioni che spesso rimangono separate. Una riguarda la larghezza di banda della memoria all’interno del package dell’acceleratore. L’altra riguarda la larghezza di banda ottica attraverso il cluster.

Un interposer fotonico colloca queste conversazioni sulla stessa mappa tecnica. Considera il movimento dei dati come un percorso continuo anziché come prodotti separati di memoria e networking.

Questa impostazione è il contributo più rilevante della roadmap pubblicata nella newsroom di hynix. Incoraggia i progettisti di sistemi a ottimizzare dove risiedono i dati, quanto lontano viaggiano e quale mezzo li trasporta.

L’approccio mette inoltre pressione sui concorrenti. Samsung può combinare memoria, servizi di fonderia e packaging, mentre Micron può approfondire la collaborazione attorno ai propri prodotti HBM.

I fornitori di rete subiscono pressioni dalla direzione opposta. I fabric ottici che raggiungono le interfacce di memoria creano opportunità oltre le porte degli switch convenzionali.

Le aziende di processori devono decidere quanto dell’architettura controllare. Un’integrazione più stretta può migliorare le prestazioni, ma può anche aumentare la concentrazione della fornitura e i costi di sviluppo.

I fornitori cloud potrebbero rispondere sviluppando internamente componenti ottici o finanziando fornitori strategici. TrendForce ha già descritto l’integrazione verticale come un modello emergente nel settore.

Questo rende la competizione sui sistemi in parte organizzativa. Le aziende hanno bisogno di roadmap congiunte e processi di test condivisi, non soltanto di laboratori per componenti migliori.

La partnership di ricerca di SK hynix con specialisti accademici riflette questa realtà. Il passo successivo richiede una coalizione più ampia con fonderie, costruttori di sistemi e utenti.

Una pubblicazione può allineare il linguaggio tecnico in tutta questa coalizione. Il progresso commerciale dipenderà dal fatto che i partner impegnino progetti, capacità, software e risorse di validazione.

Tre segnali mostreranno se SK hynix può andare oltre HBM

La roadmap acquisirà rilevanza commerciale solo quando prototipi, partner di piattaforma e prove produttive emergeranno insieme.

Il primo segnale è un prototipo integrato che colleghi processori e memoria attraverso un interposer fotonico. SK hynix dovrebbe comunicare larghezza di banda, latenza ed energia a livello di sistema con carichi di lavoro sostenuti.

Una dimostrazione di questo tipo rafforzerebbe la roadmap se si avvicinasse agli obiettivi dichiarati senza raffreddamento insolito o condizioni riservate al laboratorio. L’assenza di risultati end-to-end indebolirebbe l’ipotesi nel breve termine.

Il prototipo dovrebbe inoltre identificare il livello di memoria sottoposto a test. HBM locale, DRAM condivisa in pool e memoria di espansione orientata alla capacità rispondono a esigenze diverse dei carichi di lavoro.

Il secondo segnale è un partner nominato tra produttori di processori, fonderie o aziende cloud. Il CPO non può diventare infrastruttura attraverso un fornitore di memoria che opera da solo.

L’annuncio di un partner dimostrerebbe che l’interfaccia proposta si adatta alla roadmap di una piattaforma reale. Sarebbe ancora più significativo se includesse il supporto software e una fase di implementazione definita.

Osservate se SK hynix partecipa a specifiche aperte di scale-up ottico. L’allineamento potrebbe ampliare l’adozione, mentre un’interfaccia chiusa richiederebbe prestazioni superiori per compensare le preoccupazioni dei clienti.

Il terzo segnale è costituito dalle prove produttive. Gli indicatori rilevanti includono resa dei motori ottici, test a livello di wafer, automazione dell’attacco delle fibre, capacità di packaging e dati sull’affidabilità.

Le spedizioni in volume di Nvidia e Broadcom offriranno un utile riferimento. La loro esperienza sul campo potrà rivelare se i vantaggi di energia e densità del CPO resistono alle condizioni di implementazione reali.

Le prove di una produzione stabile rafforzerebbero il tempismo di SK hynix. Carenze persistenti o problemi di affidabilità spingerebbero la memoria ottica più lontano dall’attuale mercato degli switch.

Il lavoro di SK hynix sul CPO arriva mentre il settore passa dalle dimostrazioni alla produzione limitata. Questo tempismo offre a SK hynix l’opportunità di definire la prossima architettura prima che le interfacce si consolidino.

Aumenta però anche le aspettative. I clienti confronteranno gli obiettivi della ricerca con prodotti che i concorrenti stanno già introducendo nelle reti.

La conclusione corretta non è che SK hynix abbia risolto il problema della memoria ottica. L’azienda ha definito dove ritiene si trovi il prossimo collo di bottiglia dell’AI e come intende affrontarlo.

La sua scommessa è che l’HBM resti necessaria, ma diventi insufficiente con la crescita del sistema. I dati devono muoversi in modo efficiente oltre lo stack di memoria, tra i processori e attraverso il cluster.

Questa visione rende rilevante l’annuncio della newsroom di hynix. Sposta SK hynix dall’ottimizzazione di un componente prezioso alla proposta di come dovrebbero collegarsi i futuri sistemi AI.

Per sviluppatori e acquirenti aziendali, la domanda pratica ora è chiara: i futuri benchmark misureranno soltanto la velocità dell’acceleratore o il percorso completo tra calcolo e memoria?

Seguite il primo prototipo di memoria ottica, il suo partner di piattaforma e i relativi dati produttivi. Insieme, questi segnali mostreranno se questa roadmap diventerà un’infrastruttura implementata o resterà una convincente direzione di ricerca.