ASE PowerSiP 확장, AI 프로세서 하부로 전력 공급 옮기지만 검증은 아직 부족
ASE는 킬로와트급 AI 시스템에서 기생 배선 손실을 최소 50% 줄이는 것을 목표로 하는 3차원 패키징 설계로 PowerSiP를 확장했다. ASE PowerSiP 확장은 전압 조정 장치를 프로세서 아래에 배치해 1,000암페어를 넘는 전류의 이동 경로를 단축한다.
이러한 배치는 중요하다. 전력 공급의 마지막 수 센티미터가 저항과 열 발생의 비용 부담이 큰 원인이 되었기 때문이다. 그러나 ASE는 확장 플랫폼의 시험 조건, 고객 도입 사례, 또는 측정된 데이터센터 절감 효과를 공개하지 않았다.
따라서 쟁점은 헤드라인의 약속이 시사하는 것보다 더 좁다. ASE는 기존의 수평형 전압 조정 장치에 도전하고 있는 것이지, 데이터센터 전체의 전력 문제를 해결하는 것은 아니다. Infineon, Delta Electronics, Monolithic Power Systems, Vicor, Empower Semiconductor를 비롯한 경쟁사들도 같은 아키텍처 전환을 추진하고 있다.
ASE PowerSiP 확장, 3D 패키징 도구 상자 추가
ASE는 PowerSiP를 폭넓은 전력 공급 개념에서 수직 통합형 전압 조정 모듈을 위한 보다 구체적인 제조 플랫폼으로 전환했다.
ASE는 2026년 10월 13일 SEMICON West와 Open Compute Project Global Summit에서 이번 확장을 발표했다. 회사는 이 솔루션이 AI 데이터센터 및 고성능 컴퓨팅 애플리케이션에 현재 제공되고 있다고 밝혔다.
전압 조정 모듈, 즉 VRM은 입력 전력을 프로세서에 필요한 낮고 정밀하게 제어되는 전압으로 변환한다. 기존 서버 보드는 대개 이러한 부품을 프로세서 옆에 배치하며, 이로 인해 전류가 구리 배선과 패키지 연결부를 따라 수평으로 이동해야 한다.
ASE의 대안은 컴팩트한 VRM을 회로 기판의 뒷면, 프로세서 바로 아래에 배치하는 방식이다. 이 수직형 보드-칩 구조는 최종 변환 단계와 컴퓨팅 실리콘 사이의 물리적 거리를 줄인다.
ASE의 PowerSiP 발표에 따르면, 현재 AI 시스템은 프로세서당 1킬로와트를 초과할 수 있다. 코어 전압은 1볼트 미만으로 유지되는 가운데, 피크 전류는 1,000암페어를 넘을 수 있다.
이러한 조건에서는 저항 비용이 유난히 커진다. 전기 손실은 전류의 제곱에 비례해 증가하므로, 수천 암페어가 보드를 통과할 때는 작은 저항도 중요해진다.
확장 플랫폼은 하나의 완성된 조정기를 규정하기보다 여러 패키징 옵션을 결합한다. 여기에는 코어리스 기판 사이에 배치된 커패시터와 노출 단자를 갖춘 기판 없는 커패시터 어레이가 포함된다.
ASE는 종횡비가 4대 1인 구리 핀도 제시한다. 더 높은 핀은 제한된 수직 공간을 통해 전력을 전달하면서 패키징 임피던스를 줄이도록 설계됐다.
단면 또는 양면 몰딩은 능동 및 수동 부품을 동일한 컴팩트 모듈에 통합할 수 있다. 이러한 유연성은 고객이 다양한 프로세서 패키지, 회로 기판, 컴퓨팅 트레이 높이 제한에 맞게 플랫폼을 조정할 수 있게 한다.
이것이 이번 소식의 핵심 변화다. PowerSiP는 이제 GPU, 텐서 프로세서, 맞춤형 AI 가속기 아래에 얇은 VRM을 구축하기 위한 보다 구체적인 도구 상자를 제공한다.
회사는 이 구조가 기생 배선 손실을 50% 이상 줄일 수 있다고 말한다. 기생 손실은 공급 경로를 따라 의도하지 않은 저항과 인덕턴스로 인해 소산되는 에너지다.
이 비율은 서버 전체나 데이터센터 전체의 전력 사용량을 의미하지 않는다. 이는 조정기와 프로세서 사이의 특정 고전류 경로에서 발생하는 손실에 적용된다.
ASE는 확장 플랫폼을 사용하는 프로세서 공급업체도 공개하지 않았다. “현재 제공”은 패키징 기술을 고객에게 제공할 수 있다는 의미이지, 완성된 배포가 상용 AI 클러스터에 도달했다는 뜻은 아니다.
이 구분은 이 기사의 핵심 긴장을 만든다. PowerSiP는 측정 가능한 전기적 문제를 다루지만, 공개된 근거는 여전히 플랫폼 및 부품 수준에 머물러 있다.
AI 전력 공급이 패키징 문제가 된 이유
AI 프로세서는 전력 변환, 패키징, 냉각, 보드 설계를 하나의 엔지니어링 결정으로 묶고 있다.
1볼트에서 1킬로와트를 공급받는 프로세서는 변환 손실과 과도 응답을 고려하기 전에도 약 1,000암페어가 필요하다. 이 전류를 회로 기판 전체로 전달하려면 상당한 구리, 물리적 공간, 열 관리가 필요하다.
더 긴 배선은 저항과 인덕턴스를 증가시킨다. 저항은 전기를 열로 바꾸며, 인덕턴스는 프로세서 수요가 빠르게 변할 때 전원 공급 장치의 응답을 어렵게 만든다.
AI 워크로드는 고속으로 작동 상태를 전환할 수 있다. 이러한 전환은 급격한 전류 변화를 일으키며, 공급 전압을 프로세서의 허용 범위 아래로 끌어내릴 수 있다.
엔지니어들은 이러한 일시적 하락을 전압 드룹이라고 부른다. 설계자는 대개 추가 커패시터, 더 넓은 전력 평면, 보수적인 전압 마진, 또는 낮춘 프로세서 주파수로 이를 보완한다.
각 대응에는 대가가 따른다. 커패시터를 늘리면 공간이 필요하고, 더 넓은 구리 구조는 배선 설계를 복잡하게 하며, 더 높은 전압은 프로세서 전력을 증가시킨다.
조정기를 프로세서 아래로 옮기면 거리 자체를 줄일 수 있다. 전류는 패키지 옆 부품에서 보드를 가로지르는 대신 더 짧은 수직 경로를 통해 이동한다.
한 업계 전력 분석은 수직형 공급을 1,000와트 이상을 소비하는 AI 가속기에 대한 새로운 대응 방식으로 설명한다. 또한 1볼트 미만에서 1,000암페어를 공급하는 어려움도 강조한다.
ASE는 2024년 5월 PowerSiP를 처음 선보였다. 당시 회사는 이 아키텍처를 기존의 나란히 배치하는 구성과 비교했다.
기존 PowerSiP 수치는 풋프린트가 25% 더 작고 전류 밀도가 제곱밀리미터당 0.4암페어에서 0.6암페어로 증가한다고 주장했다. ASE는 비교에서 배선 손실이 12%에서 6%로 감소했다고도 보고했다.
2026년 확장은 이 기존 아키텍처를 더 폭넓은 3차원 패키징 구성에 맞춰 재정립한다. 고객이 애플리케이션별 모듈로 조합할 수 있는 검증된 조립 방식을 강조한다.
이러한 진화는 병목 지점이 어떻게 이동했는지를 보여준다. 패키징은 한때 완성된 칩을 보드에 연결하는 역할을 했지만, 이제는 전력 무결성, 열 특성, 메모리 배치, 활용 가능한 컴퓨팅 성능을 좌우한다.
더 넓은 전력 환경은 작은 개선의 가치를 높인다. 국제에너지기구는 데이터센터 전력 소비가 2025년 485테라와트시에서 2030년 약 950테라와트시로 증가할 것으로 예상한다.
AI 중심 시설은 더 빠르게 성장할 것으로 전망된다. IEA의 에너지 전망에 따르면, 이들의 전력 사용량은 해당 기간 동안 세 배로 증가할 것으로 예상된다.
PowerSiP만으로는 이 수요 대부분을 해결할 수 없다. 데이터센터 에너지 사용량은 프로세서 활용률, 네트워킹, 스토리지, 냉각, 시설 변환, 워크로드 효율에도 좌우된다.
그럼에도 프로세서 근처의 손실에는 추가적인 부담이 있다. 낭비된 전기가 고밀도 컴퓨팅 트레이 내부에서 열로 전환되므로 냉각 장비가 이를 제거해야 하기 때문이다.
따라서 해당 손실을 줄이면 두 가지 측면에서 도움이 될 수 있다. 공급 과정에서 낭비되는 전력을 줄이고, 이에 수반되는 열 부담도 낮춘다.
이 논리는 전력 패키징이 전략적으로 중요해진 이유를 설명한다. 가속기 설계자는 최종 전력 경로를 평범한 회로 기판 세부 사항으로 취급하면서 컴퓨팅 밀도를 계속 높일 수 없다.
수직 전력 공급, 나란히 배치된 VRM에 도전
핵심 경쟁은 확립된 제조 방식을 갖춘 수평형 VRM과 더 짧은 전기 경로를 제공하는 수직 모듈 사이에서 벌어진다.
수평형 전력 공급은 여전히 익숙하고 실용적이다. 프로세서 옆에 있는 조정기는 기존 보드 생산 방식을 통해 접근, 검사, 냉각, 교체, 배치하기가 더 쉽다.
이 구조는 또한 프로세서 영역의 후면을 기계 구조물에 사용할 수 있게 한다. 소켓, 장착 하드웨어, 보강재, 냉각 부품은 이미 고전력 패키지 주변의 공간을 두고 경쟁하고 있다.
전기적 약점은 전류와 함께 커진다. 더 긴 경로는 더 큰 저항과 인덕턴스, 그리고 빠른 워크로드 전환 중 전압 변화에 대한 더 큰 노출을 의미한다.
수직 전력 공급은 이러한 절충을 뒤집는다. 변환 부품과 프로세서 사이의 거리를 줄이기 위해 더 높은 통합도와 기계적 복잡성을 받아들인다.
ASE의 역할은 이 회사가 주요 외주 반도체 조립 및 테스트 제공업체라는 점에서 중요하다. 하나의 패키징 프로그램 안에서 기판, 몰딩, 구리 인터커넥트, 커패시터, 제조 공정을 결합할 수 있다.
따라서 ASE PowerSiP 확장은 단순한 전력 반도체 발표가 아니다. 첨단 패키징 공급업체가 가속기 아래에 필요한 기계적·전기적 요소를 조율할 수 있다는 제안이다.
이러한 조율은 이종 프로세서를 사용하는 고객에게 도움이 될 수 있다. GPU, 맞춤형 ASIC, 칩렛, 고대역폭 메모리는 서로 다른 풋프린트와 전력 요구 사항을 만든다.
모듈형 도구 상자는 하나의 고정 VRM보다 더 많은 자유를 제공한다. 고객은 특정 보드와 패키지에 맞는 커패시터 구조, 인터커넥트, 몰딩 구성을 선택할 수 있다.
그러나 유연성은 설계 작업을 긴밀한 협업 쪽으로 이동시키기도 한다. 조정기, 보드, 프로세서 패키지, 냉각 어셈블리, 전력 제어 시스템은 하나의 제품처럼 작동해야 한다.
여기서 “ASE PowerSiP의 작동 방식”은 단순한 다이어그램 이상의 의미를 갖는다. 이 아키텍처는 더 짧은 배선이 열 사이클, 기계적 응력, 조립 편차, 지속적인 고전류 작동을 견뎌낼 때에만 성공한다.
이 접근 방식은 백사이드 전력 공급이라는 또 다른 업계 움직임과도 맞닿아 있다. 칩 제조업체들은 이 용어를 실리콘 내부에서 전력 배선을 신호 배선과 분리하는 구조에 사용한다.
Imec의 백사이드 전력 연구는 매립형 전력 레일, 웨이퍼 박막화, 나노스케일 실리콘 관통 연결을 설명한다. 이러한 기술은 다이 내부 또는 다이 바로 뒤에서 작동한다.
PowerSiP는 패키지 및 보드 수준에서 작동한다. 프로세서 아래로 전압 조정을 가져오지만, 칩의 내부 전력 분배 네트워크를 대체하지는 않는다.
두 접근 방식은 서로 보완할 수 있다. 수직 VRM은 보드 수준 경로를 단축하고, 백사이드 구조는 프로세서 자체를 통과하는 전력 공급을 개선할 수 있다.
두 방식은 엔지니어링 관심과 물리적 공간을 두고 경쟁할 수도 있다. 고객은 추가 제조 복잡성을 정당화할 만큼 충분한 이점을 제공하는 통합 단계가 무엇인지 결정해야 한다.
수평형 공급이 즉시 사라지지는 않을 것이다. 프로세서 전류, 보드 밀도, 또는 과도 성능이 수직 통합을 정당화하지 않는 경우에는 여전히 적합하다.
압력은 최상위급 학습 가속기와 맞춤형 하이퍼스케일 실리콘에서 가장 클 것이다. 이러한 제품은 이미 특수 보드와 냉각이 필요한 고가 시스템에 막대한 전류를 집중시킨다.
PowerSiP가 그 영역에서 성공한다면 제조 기술의 성숙에 따라 도입은 시장 아래쪽으로 확산될 수 있다. 통합 비용이 계속 높게 유지된다면 수직형 공급은 가장 까다로운 가속기에만 국한될 수 있다.
ASE, 프로세서 하부를 둘러싼 치열한 경쟁에 진입
PowerSiP는 전력 회사와 패키징 전문업체들이 동일한 물리적 위치를 겨냥하며 경쟁하는 활발한 시장에 진입한다.
Vicor는 고전류 프로세서 아래에 배치한 전류 배율기 모듈을 활용하는 수직 전력 공급 방식을 홍보해 왔다. 이 회사의 아키텍처는 조정과 변환을 여러 단계로 나눠 최종 고전류 경로를 단축한다.
Empower Semiconductor는 킬로와트급 프로세서를 위한 통합 전압 조정기를 개발하고 있다. 이 회사의 2026년 자료는 3,000암페어 이상을 공급할 수 있도록 설계된 확장형 플랫폼을 설명한다.
Infineon은 수직 전력 공급을 겨냥한 소형 다상 모듈을 선보였다. Delta Electronics 역시 AI 데이터센터 프로세서용 모듈에서 Infineon과 협력해 왔다.
Monolithic Power Systems는 고밀도 수직 배치를 지원할 수 있는 고전류 전력 스테이지를 제공한다. Lotus Microsystems와 Amber Semiconductor를 비롯한 다른 전문업체들도 가속기 패키지 아래에 배치하는 얇은 모듈을 제안하고 있다.
이들 기업이 모두 시스템의 같은 계층을 판매하는 것은 아니다. 일부는 전력 반도체 회로에 집중하는 반면, ASE는 조립, 통합, 패키징 옵션에 주력한다.
이러한 차이는 파트너십 기회를 만든다. PowerSiP 모듈에는 여전히 적합한 컨트롤러, 전력 스테이지, 자기 부품, 커패시터, 그리고 프로세서별 전기 설계가 필요하다.
동시에 이는 아키텍처 주도권을 둘러싼 경쟁을 만든다. 통합 모듈을 통제하는 공급업체는 부품 선택, 인증 절차, 고객의 전환 비용에 영향을 줄 수 있다.
프로세서 기업들은 다른 방향에서 접근하고 있다. Intel의 PowerVia 기술은 로직 다이의 후면을 통해 전력을 공급해 내부 전력 및 신호 배선을 분리한다.
첨단 패키징 플랫폼도 브리지, 칩렛, 커패시터, 전력 구조를 컴퓨팅 실리콘에 더 가깝게 통합한다. 칩, 패키지, 보드, 조정기 사이의 경계는 계속 모호해지고 있다.
실질적인 질문은 어느 회사가 먼저 “수직”이라는 단어를 사용했는지가 아니다. 구매자는 변환 효율, 배선 손실, 과도 응답, 두께, 전류 밀도, 냉각, 신뢰성, 제조 수율을 비교해야 한다.
또한 비교 가능한 시험 조건도 필요하다. 하나의 배선 구간에서 측정한 비율은 랙 입력부터 프로세서까지의 종단 간 효율과 직접 비교할 수 없다.
이 때문에 공개 자료만으로 ASE PowerSiP의 영향을 정량화하기는 어렵다. 이 플랫폼이 언급한 감소율은 AI 워크로드가 소비하는 총전력이 아니라 기생 배선 손실에 관한 것이다.
작은 손실 범주에서 50%를 줄인다면 시스템 이점은 더 작게 나타난다. 반대로 주요 손실 범주에서 유사한 감소를 달성한다면 전력 및 냉각 요구사항을 실질적으로 바꿀 수 있다.
기준선도 똑같이 중요하다. 트레이스 길이, 구리 두께, 입력 전압, 출력 전압, 전류, 스위칭 주파수, 보드 구조는 모두 결과에 영향을 미친다.
ASE의 2024년 비교 자료는 몇 가지 유용한 기준 수치를 제시했다. 그러나 2026년 발표는 확장된 구성에 대한 동등한 시험 환경을 공개하지 않았다.
따라서 고객은 엔지니어링 샘플, 레퍼런스 설계, 워크로드 관련 검증을 통해 PowerSiP를 평가하게 될 것이다. 보도자료의 백분율만으로는 아키텍처 결정을 내릴 수 없다.
이 경쟁 구도는 ASE가 전환을 주도한다는 주장도 제한한다. 이번 확장은 ASE에 신뢰할 만한 패키징 입지를 제공하지만, 여러 공급업체가 이미 AI 프로세서 하부의 전력 공급을 겨냥하고 있다.
ASE의 강점은 제조 규모와 폭넓은 패키징 역량에서 나올 수 있다. 과제는 이러한 역량이 반복 가능한 시스템 이점을 지닌 인증 모듈로 이어진다는 점을 입증하는 것이다.
50% 주장은 핵심 질문에 답하지 못한다
ASE의 손실 감소 주장은 기술적으로 타당하지만, 회사는 이를 측정된 데이터센터 효율 향상으로 간주하기에 충분한 근거를 공개하지 않았다.
“50% 이상”이라는 표현은 ASE의 발표와 제품 자료에서 두드러지게 등장한다. 이는 고전류 전송 경로를 단축해 기생 배선 손실을 줄인다는 의미다.
이 주장은 기본적인 전기 원리와 부합한다. 더 짧고 저항이 낮은 경로는 같은 전류를 운반할 때 더 적은 에너지를 낭비해야 한다.
그러나 엔지니어링 의사결정은 백분율뿐 아니라 절대값에도 좌우된다. 배선 손실을 2와트에서 1와트로 줄이는 것과 200와트에서 100와트로 줄이는 것은 결과가 다르다.
ASE는 확장형 플랫폼의 초기 손실, 전류 프로파일, 보드 형상, 주변 조건, 측정 방법을 공개하지 않았다. 독립적인 실험실 검증도 제시하지 않았다.
공개 발표에는 모듈 효율 곡선도 없다. 이러한 곡선은 서로 다른 부하와 입력 조건에서 조정기가 얼마나 효율적으로 작동하는지 보여준다.
과도 응답 차트도 없다. 구매자는 가속기가 워크로드 상태 사이를 빠르게 이동할 때 발생하는 전압 강하를 평가하려면 이 정보가 필요하다.
열 관련 근거 역시 부족하다. 전력 부품을 프로세서 아래에 배치하면 서버에서 가장 뜨거운 부위 중 하나 주변에 열이 집중된다.
더 짧은 전기 경로는 배선 발열을 줄일 수 있지만, 조정기는 전압 변환 과정에서 여전히 열을 발생시킨다. 엔지니어는 혼잡한 보드와 냉각 어셈블리를 통해 이 열을 방출해야 한다.
기계적 제약도 같은 수준의 주의가 필요하다. 후면 모듈은 프로세서 장착 시스템, 보드 보강재, 정비 접근성, 콜드플레이트 구조와 공간을 두고 경쟁할 수 있다.
제조 수율은 경제적 결과에 영향을 줄 수 있다. 더 많은 부품을 소형 어셈블리에 결합하는 것은 공급업체가 이를 일관되게 시험, 수리, 생산할 수 있을 때만 가치를 만든다.
신뢰성 시험은 온도 사이클, 고전류 스트레스, 솔더 또는 인터커넥트 피로, 장기 작동 기간을 다뤄야 한다. AI 인프라는 흔히 지속적인 활용률로 운영되며, 이는 취약점을 빠르게 드러낸다.
ASE는 자사의 조립 기술이 인증을 받았다고 설명하며, 이는 제조 준비 상태를 뒷받침한다. 그러나 모든 고객별 PowerSiP 모듈이 시스템 인증을 완료했다는 의미는 아니다.
또 다른 불확실성은 완성 설계의 소유 주체다. ASE는 도구 상자를 제공하고, 고객과 전력 부품 파트너가 최종 토폴로지와 운용 파라미터를 선택해야 한다.
이 모델은 유연성을 제공하지만, 공개된 플랫폼 주장의 예측력을 낮춘다. 두 개의 PowerSiP 구현은 서로 다른 효율, 열 특성, 신뢰성 결과를 낼 수 있다.
2026년 6월 발표된 수직 전력 공급 관련 학술 논문은 일부 시스템 구성에서 기존 접근법의 종단 간 효율이 70% 미만에 머물렀다고 추정했다. 해당 논문은 명시된 가정 아래 제안 아키텍처가 더 높은 모델링 값을 달성했다고 밝혔다.
이 결과는 PowerSiP의 시험 결과가 아니며, 그렇게 제시돼서도 안 된다. 이는 연구자들이 하나의 배선 구간이 아니라 전체 공급 체인을 평가하는 이유를 보여준다.
데이터센터 운영자도 같은 원칙을 적용해야 한다. 이들에게 필요한 것은 백분율로 표현된 패키지 수준의 감소가 아니라 실제 워크로드에서의 월 레벨 측정치다.
그렇다고 ASE의 주장이 무의미한 것은 아니다. 배선 손실은 실제 제약이며, 경로 단축은 합리적인 대응이다.
이는 해당 주장이 고객 평가의 끝이 아니라 시작에 놓여야 함을 의미한다. 부족한 근거가 PowerSiP가 폭넓은 플랫폼이 될지, 특수 패키징 옵션에 그칠지를 결정한다.
PowerSiP의 중요성을 보여줄 세 가지 신호
고객 채택, 재현 가능한 측정치, 경쟁사의 레퍼런스 설계가 ASE PowerSiP 확장이 AI 인프라를 바꿀지 여부를 결정할 것이다.
첫 번째 신호는 실명이 공개된 고객 또는 프로세서 프로그램이다. ASE는 GPU, TPU, 맞춤형 ASIC, 고성능 컴퓨팅 시스템을 목표 애플리케이션으로 제시했다.
공개된 가속기 설계는 PowerSiP가 패키징 메뉴를 넘어섰음을 보여줄 것이다. 또한 한 구현의 전력 범위, 보드 제약, 생산 일정도 드러낼 것이다.
하이퍼스케일러 배포는 해당 운영자들이 플릿 규모에서 전력 소비와 열 거동을 측정한다는 점에서 ASE의 주장을 강화할 수 있다. 익명의 평가 또는 프로토타입은 더 약한 근거가 된다.
두 번째 신호는 완전한 기술 데이터세트다. ASE는 배선 저항, 변환 효율, 과도 응답, 열 조건, 모듈 두께, 신뢰성 결과를 공개해야 한다.
가장 강력한 비교는 동일한 프로세서와 워크로드에서 수평 및 수직 전력 공급을 적용하는 방식이 될 것이다. 이 비교는 조정기 손실, 배선 손실, 프로세서 소비전력, 냉각 효과를 분리해야 한다.
측정된 시스템 절감 효과는 50%라는 표현을 명확히 할 것이다. 기생 손실 감소가 서버 입력 전력, 지속 주파수, 냉각수 온도, 랙 밀도를 바꾸는지 보여줄 수 있다.
세 번째 신호는 경쟁 공급업체의 대응 방식이다. Infineon, Delta, MPS, Vicor, Empower 및 패키징 경쟁업체의 신규 모듈은 실질적인 벤치마크를 구축할 것이다.
공통된 레퍼런스 설계 세트는 구매자가 아키텍처를 비교하는 데 도움이 될 것이다. 또한 고객이 개방형 부품 도구 상자를 선호하는지, 긴밀하게 통합된 독점 모듈을 선호하는지도 드러낼 것이다.
경쟁사의 채택은 수평 공급이 한계에 도달했다는 ASE의 기본 논지를 강화할 수 있다. 하지만 더 뛰어난 경쟁 제품은 여전히 PowerSiP의 개별 시장 지위를 약화할 수 있다.
프로세서 로드맵과의 상호작용도 주시해야 한다. 더 높은 가속기 전력과 더 빠른 전류 전환은 더 짧은 경로에 유리한 반면, 아키텍처 효율 개선은 압박을 줄일 수 있다.
시설 수준의 전력 변화가 최종 단계 문제를 없애지는 못한다. 높은 랙 전압은 상위 배전 구간의 전류를 줄이지만, 프로세서는 여전히 컴퓨팅 코어 인근에서 1볼트 미만의 전원 공급을 필요로 한다.
IEA는 2025년 세계 데이터센터 전력 수요가 17% 증가했다고 보고했다. 또한 5개 대형 기술 기업의 지출이 그해 4,000억 달러를 넘어섰다고 밝혔다.
이러한 투자는 모든 와트에서 활용 가능한 컴퓨팅 성능을 회수하려는 강력한 유인을 만든다. 그러나 특정 패키징 플랫폼의 채택을 보장하지는 않는다.
인프라 구매자에게 필요한 즉각적인 조치는 분명하다. 공급업체에 모든 효율 백분율의 적용 범위를 정의하고 원래 기준선을 제시하도록 요구해야 한다.
상대적 감소율과 함께 절대 와트 수치를 요구해야 한다. 가장 좋은 수치가 나오는 단일 운전점뿐 아니라 일반 및 피크 부하 전반의 결과를 요청해야 한다.
엔지니어링 팀은 정비성과 냉각도 조기에 평가해야 한다. 모듈이 열 설계, 수리, 생산 수율을 복잡하게 만들면 전기적 이점은 사라질 수 있다.
ASE PowerSiP 확장은 AI 전력 공급의 최종 단계에 존재하는 실제 병목을 지적한다. 또한 첨단 패키징이 전력 아키텍처 자체의 일부가 되고 있음을 보여준다.
다음 질문은 더 짧은 경로가 저항을 줄이는지 여부가 아니다. 핵심은 ASE가 이 원리를 출하되는 시스템 안에서 반복 가능한 절감 효과로 전환할 수 있는지다.
구매자는 실명이 공개된 배포 사례, 비교 가능한 시스템 측정치, 인증된 생산 물량을 지켜봐야 한다. 이러한 신호가 나타나기 전까지 PowerSiP는 시스템 수준의 효과가 검증되지 않은 신뢰할 만한 아키텍처다.
