Intel 14A 성능, TSMC A14에 근접해 보이지만 5% 주장은 핵심 의문을 남긴다
Intel은 Intel 14A 성능이 TSMC A14의 5% 이내에 들어설 것으로 예상하며, 차세대 제조 공정이 시장 선두 주자를 바짝 추격할 수 있다는 의미로 해석된다. 이 전망은 Intel의 기술·운영 책임자이자 Intel Foundry 총괄 매니저인 Naga Chandrasekaran이 KeyBanc와의 회의에서 제시했다.
수년간의 제조 지연으로 Intel의 신뢰도가 훼손된 이후라는 점에서 이는 안심할 만한 이야기처럼 들린다. 그러나 “5% 이내”라는 표현만으로는 누가 우위에 있는지, 어떤 워크로드를 기준으로 하는지, 비교의 작동 조건이 무엇인지는 알 수 없다.
칩은 더 많은 전력을 소비하거나 더 넓은 면적을 사용하거나 더 낮은 제조 수율을 감수하는 방식으로 더 높은 속도를 낼 수 있다. TSMC A14 역시 아직 개발 중이며, 양산 목표 시점은 2028년이다. 따라서 이 비교는 동일 조건에서 시험을 마친 완제품이 아니라, 계속 발전 중인 두 공정 플랫폼에 관한 것이다.
이 발언이 중요한 이유는 Intel 14A가 기술 로드맵상의 또 다른 노드에 그치지 않기 때문이다. Intel은 이를 외부 파운드리 고객을 위해 처음부터 설계한 자사의 첫 공정이라고 설명해 왔다. 상업적 미래는 Intel이 경쟁력 있는 기술, 예측 가능한 수율, 신뢰할 수 있는 생산 일정을 제공할 수 있다고 고객들을 설득할 수 있는지에 달려 있다.
Intel이 Intel 14A 성능에 관해 실제로 말한 내용
5% 전망은 경쟁 가능한 범위를 제시하지만, Intel 14A가 TSMC A14를 앞선다는 사실을 입증하지는 않는다.
원래의 14A 비교에 따르면 Chandrasekaran은 KeyBanc에 Intel이 14A 성능이 TSMC A14의 약 5% 이내가 될 것으로 예상한다고 밝혔다. 이 발언은 이후 투자자 노트와 소셜 미디어를 통해 확산됐다.
이 표현은 여러 해석을 허용한다. Intel 14A는 최대 5% 앞설 수도, 최대 5% 뒤처질 수도, 또는 그 사이 어디쯤에 위치할 수도 있다. Intel은 이 전망에 전압, 전력 목표, 칩 설계, 벤치마크 또는 시험 방법을 공개적으로 연결하지 않았다.
이처럼 빠진 세부 정보는 중요하다. 반도체 제조에서 “성능”에는 보편적인 단일 의미가 없기 때문이다. 파운드리들은 일반적으로 동일 전력에서의 주파수나 동일 주파수에서의 전력처럼 통제된 지표로 공정을 비교한다.
공정은 서로 다른 설계 목표에 유리할 수도 있다. 고성능 CPU 코어, 모바일 시스템온칩, AI 가속기는 트랜지스터, 배선, 메모리, 전력 공급에 서로 다른 요구를 제시한다.
Intel의 보다 상세한 공개 전망은 자체 이전 공정을 기준선으로 삼는다. 회사는 Intel 14A process가 Intel 18A 대비 동일 전력에서 15%~20% 더 나은 성능을 목표로 한다고 밝혔다.
대안적으로 Intel은 동일 성능에서 전력을 25%~35% 낮출 수 있을 것으로 전망한다. 또한 칩 집적도가 최대 30% 개선될 수 있다고 주장한다. 이는 상용 출하되는 14A 제품의 독립 측정치가 아니라 Intel의 분석에 기반한 내부 전망이다.
TSMC도 A14에 대해 유사한 세대 간 비교를 제시한다. 회사는 A14가 N2 대비 동일 전력에서 10%~15% 더 높은 속도를 제공할 것으로 본다.
TSMC는 동일 속도에서 전력을 25%~30% 낮추고 로직 집적도를 20% 이상 높일 것으로도 예상한다. A14 roadmap은 2028년 양산을 목표로 한다.
이 수치들을 결합해 Intel과 TSMC의 확정적인 점수를 만들 수는 없다. 각 회사는 자체 시험 칩, 라이브러리, 설계 가정, 기준 노드를 사용한다. “집적도”조차 로직, 메모리, 아날로그 회로의 서로 다른 조합을 가리킬 수 있다.
노드 명칭도 물리적 측정값은 아니다. Intel 14A와 TSMC A14는 1.4나노미터급 공정 세대를 설명하지만, 어느 이름도 단일 트랜지스터 치수를 명시하지 않는다.
실질적인 결론은 헤드라인 숫자가 암시하는 것보다 더 제한적이다. Intel은 자사 공정이 TSMC의 해당 세대와 같은 성능 범위에서 경쟁할 것으로 예상한다. 두 플랫폼의 순위를 매길 만큼 충분한 증거는 공개하지 않았다.
이 구분은 Intel 14A와 TSMC A14의 모든 비교에서 핵심으로 남아야 한다. 5%포인트 범위는 포지셔닝에는 유용하지만 벤치마크 결과는 아니다.
근소한 접전이 TSMC에 압박을 가할 수 있는 이유
Intel이 상업적으로 신뢰할 만한 수준의 근소한 접전을 실현한다면, 첨단 칩 설계사들은 모든 제품을 TSMC에서 옮기지 않더라도 협상력을 얻게 된다.
TSMC의 우위는 최고 트랜지스터 성능을 넘어선다. 고객들은 공정 성숙도, 제조 규모, 설계 도구, 지식재산 라이브러리, 패키징 옵션, 로드맵 실행 이력에 의존한다.
이 기록은 미래 노드를 중심으로 고가의 칩을 설계할 때 인식되는 위험을 낮춘다. 설계를 파운드리 간에 옮기는 일은 단순한 제조 대체가 아닌 경우가 많다. 새로운 물리 레이아웃, 검증 작업, 재사용 가능한 지식재산, 소프트웨어 및 패키징 스택 전반의 변경이 필요할 수 있다.
따라서 Intel은 압박을 만들기 위해 명확한 성능 승리를 거둘 필요가 없다. 주요 고객들이 세컨드 소스를 고려하거나 미래 제품을 Intel에 맡길 만큼 14A의 신뢰도를 높이면 된다.
경쟁력 있는 대안은 고객에게 용량, 일정, 패키징, 기술 지원을 논의할 때 또 다른 협상 지위를 제공한다. 또한 주로 미국에 기반한 선도 공정 제조 옵션을 제공할 수도 있다.
이는 대형 AI 가속기와 고성능 프로세서를 만드는 기업들에 특히 중요하다. 이런 제품은 상당한 웨이퍼 용량을 소비하며, 컴퓨트 다이와 고대역폭 메모리를 연결하기 위해 첨단 패키징에 점점 더 의존한다.
이러한 고객에게 와트당 성능은 데이터센터 운영 비용과 랙 단위 용량을 결정할 수 있다. 집적도는 다이 크기와 제조 경제성에 영향을 준다. 수율은 웨이퍼 한 장에서 얼마나 많은 정상 칩이 나오는지를 결정한다.
따라서 파운드리 선택은 단일 성능 비율에 근거할 수 없다. 고객은 전체 공정 설계 키트, 제공 라이브러리, 패키징 호환성, 수율 곡선, 용량 계획, 납품 이력을 평가해야 한다.
Intel은 이처럼 더 폭넓은 기반을 준비해 왔다. 2025년 4월 회사는 초기 14A 공정 설계 키트를 주요 고객에게 배포했다고 밝혔다.
공정 설계 키트, 즉 PDK는 칩 설계자에게 제조 공정을 위한 설계 규칙과 모델을 제공한다. Intel은 복수의 고객이 시험 칩 제작을 계획하고 있다고 밝혔지만, 고객사를 특정하거나 양산 계약을 약속하지는 않았다.
시험 활동과 확정 물량의 구분은 여전히 중요하다. 기업들은 상용 제품용 공정 하나를 선택하기 수년 전부터 여러 공정을 평가하는 것이 일반적이다. 시험 칩은 기술적 관심을 보여줄 뿐, 수익을 보장하지는 않는다.
Intel은 2025년 실적 논평에서 잠재 고객들이 2026년 하반기부터 확정적인 공급업체 결정을 내리기 시작할 것이라고 밝혔다. 이 결정 기간은 2027년 상반기까지 이어질 것으로 예상한다.
이 일정은 5% 발언이 지금 등장하는 이유를 설명한다. 2028년대 제조 플랫폼을 선택하는 고객에게는 양산 시작 훨씬 전부터 성능 모델, 라이브러리, 시험 결과가 필요하다.
TSMC가 받는 압박은 주로 제한적인 범위에 머문다. Intel이 시장을 바꾸기 위해 TSMC 고객들이 기존 공급업체를 떠날 필요는 없다. 제품 라인 하나, 컴퓨트 타일 하나, 세대 하나만 옮겨도 용량 약정과 협상은 달라질 수 있다.
Intel은 더 어려운 시험에 직면한다. 더 새로운 외부 파운드리 사업에 수반되는 실행 위험을 고객들이 받아들이도록 설득해야 한다. 경쟁력 있는 예상 성능은 Intel을 그 대화의 장으로 끌어들일 뿐이다.
Intel 14A 대 TSMC A14는 결국 실행력의 시험이다
주된 경쟁은 Intel이 약속한 경쟁력과 TSMC가 입증한 실행 이력 사이에서 벌어진다.
Intel의 로드맵에는 겉보기 모순이 있다. 14A 공정은 Intel 18A 대비 성능이 15%~20% 개선될 것으로 예상되지만, 경영진은 이를 TSMC A14의 5% 이내 수준이라고 설명한다.
모든 비율을 보편적인 점수로 간주하면 이 수치들은 일관되지 않아 보인다. 서로 다른 기준선과 시험 조건을 고려하면 덜 놀랍다.
Intel의 14A 전망은 해당 노드를 Intel 18A와 비교한다. TSMC의 A14 전망은 A14를 N2와 비교한다. KeyBanc 발언은 비교 방법을 설명하지 않은 채 Intel 14A와 TSMC A14를 비교한 것으로 전해진다.
각 기준선은 서로 다른 전력 수준에서 다른 위치를 차지할 수 있다. 개선 폭은 회로 유형, 표준 셀 라이브러리, 전압, 설계 목표에 따라서도 달라진다.
Intel 14A는 회사의 차세대 게이트올어라운드 트랜지스터인 RibbonFET 2를 도입한다. 이 구조는 게이트가 트랜지스터 채널을 둘러싸므로, 특성이 축소될수록 전기적 제어를 개선한다.
이 공정은 Intel의 백사이드 전력 공급 접근 방식을 발전시킨 PowerDirect도 도입한다. 백사이드 공급은 전력망 일부를 트랜지스터 뒤쪽으로 옮겨 그 위쪽에 신호 배선을 위한 공간을 더 확보한다.
Intel은 또한 타이밍이 중요한 구간을 가속할 수 있는 높은 구동력의 더 높은 셀인 Turbo Cells를 사용할 계획이다. 설계자는 추가 주파수가 가장 중요한 곳에 이를 선택적으로 배치할 수 있다.
이 기술들은 Intel에 성능 최적화를 위한 여러 수단을 제공한다. 그러나 모든 칩이 같은 개선을 얻는다는 보장은 없다. 모바일 설계는 효율을 우선할 수 있는 반면, 서버 프로세서는 더 높은 주파수에 도달하기 위해 추가 전력을 사용할 수 있다.
제조 기술은 그 기능들이 수백만 개의 칩에서 일관되게 작동하는지에도 좌우된다. 빠른 트랜지스터는 주변 공정이 허용 가능한 수율과 안정적인 전기적 특성을 낼 때에만 상업적으로 유용하다.
TSMC는 다른 위치에서 경쟁에 접근한다. A14는 2세대 나노시트 트랜지스터와 업데이트된 NanoFlex Pro 셀 아키텍처를 사용할 예정이다.
TSMC는 NanoFlex Pro가 설계자들이 속도, 전력, 집적도의 균형을 위해 셀 유형을 혼합할 수 있게 해줄 것이라고 밝혔다. 고객들이 칩 전체를 하나의 지표에 맞춰 최적화하는 경우는 드물기 때문에 이러한 유연성은 중요하다.
TSMC는 또한 High Numerical Aperture 극자외선 리소그래피, 즉 High NA EUV에 의존하지 않고 A14를 제조할 계획이다. 이 기술은 더 큰 수치 개구의 광학계를 사용해 더 작은 특성을 더 높은 정밀도로 구현한다.
Intel은 High NA EUV를 더 일찍 도입했다. ASML은 2026년 7월 Intel이 일부 Intel 18A 제품 레이어에서 이 기술의 검증을 마쳤고 관련 양산 실리콘을 출하하고 있다고 발표했다.
이 High NA milestone은 Intel에 더 폭넓은 14A 도입에 앞서 제조 경험을 제공한다. 동시에 고객들이 면밀히 검토할 비용 및 운영상의 의문도 제기한다.
High NA 장비는 아주 작은 패턴을 여러 노광에 걸쳐 나누는 일부 복잡한 멀티 패터닝 단계를 줄일 수 있다. 기술이 효율적으로 작동할 경우 공정 단계 감소는 공정 제어를 개선할 수 있다.
그러나 장비와 이를 뒷받침하는 인프라는 고가다. 새로운 마스크, 광학 효과, 필드 크기 제약, 생산 방식이 신뢰할 수 있는 대량 생산 공정에 맞아야 한다.
TSMC가 High NA 도입을 늦추는 선택이 자동으로 자사 공정의 기술 수준이 낮다는 뜻은 아니다. 이는 공정 및 설계 개선과 함께 확립된 EUV 장비를 활용해 같은 상업적 목표에 도달하려는 다른 경로를 반영한다.
이는 유용한 보조적 대비를 만들어 주지만, 핵심 경쟁은 아니다. 고객은 장비의 참신함이 아니라 그 장비로 생산된 웨이퍼를 평가할 것이다.
Intel의 기회는 기술적 야심을 반복 가능한 실행력으로 전환하는 데 있다. TSMC의 방어력은 고객에게 불필요한 제조 위험을 떠안기지 않으면서 꾸준한 개선을 제공하는 능력이다.
그렇기 때문에 근소한 동률은 Intel에 의미 있는 진전을 뜻한다. 이는 과거 공정 지연 이후 회사가 첨단 공정 경쟁 구도에 복귀할 수 있음을 보여줄 것이다.
하지만 서류상 근소한 동률이 그 지연을 지워 주지는 않는다. Intel은 실제로 작동하는 설계, 성숙한 도구, 허용 가능한 결함 수준, 고객이 신뢰할 수 있는 생산 일정으로 성능 주장을 뒷받침해야 한다.
5% 주장이 고객에게 알려주지 않는 것
성능은 파운드리 경쟁력의 한 요소일 뿐이며, 공개되지 않은 변수들이 어떤 공정이 상용 설계를 차지할지 결정할 수 있다.
첫 번째 미지수는 비교 기준점이다. Intel은 보고한 5% 범위가 동일 전력, 동일 전압, 동일 면적 또는 다른 조건에서 적용되는지 밝히지 않았다.
더 높은 전압을 통해 달성한 주파수 우위는 큰 전력 페널티를 수반할 수 있다. 반대로 저전압에서의 효율 우위는 데스크톱이나 서버에서 달성 가능한 최고 주파수로 이어지지 않을 수 있다.
두 번째 미지수는 워크로드 관련성이다. 단순한 테스트 회로는 트랜지스터 특성을 분리해 측정할 수 있지만, 완성된 프로세서에는 캐시, 인터커넥트, 메모리 컨트롤러, 아날로그 기능, 패키징 제약이 포함된다.
첨단 노드에서는 배선 지연이 트랜지스터 속도만큼 중요해질 수 있다. 더 큰 칩은 작은 테스트 차량으로는 드러나지 않을 수 있는 전력 공급 및 열 한계에도 직면한다.
세 번째 미지수는 집적도다. Intel은 18A 대비 최대 30%의 집적도 개선을 주장하는 반면, TSMC는 N2 대비 20% 이상의 로직 집적도 개선을 전망한다.
이 비율은 서로 다른 기준선을 사용하며 회로 구성도 다를 수 있다. 어느 쪽도 동일한 상용 설계의 더 작은 버전을 어떤 노드가 생산할지를 입증하지는 않는다.
SRAM(정적 랜덤 액세스 메모리)은 이러한 비교를 더 복잡하게 만든다. SRAM은 현대 프로세서에서 상당한 면적을 차지하지만, 항상 로직과 같은 비율로 축소되지는 않는다.
아날로그 회로와 입출력 인터페이스도 서로 다르게 스케일링된다. 소형 로직 셀에서의 집적도 우위가 완전한 시스템 온 칩 전반에서는 더 작은 이점으로 나타날 수 있다.
네 번째 미지수는 수율이다. 수율은 생산된 다이 가운데 요구 사양을 충족하는 비율을 측정한다. 작은 개선만으로도 웨이퍼당 판매 가능한 칩 수가 늘어나므로 수율은 비용을 좌우할 수 있다.
보도에 따르면 Intel은 KeyBanc에 14A 개발이 유사한 단계의 18A보다 더 빠르게 진행되고 있다고 밝혔다. 이는 고무적인 주장이나, Intel은 독립적인 평가에 충분한 생산 데이터를 공개하지 않았다.
TSMC는 2025년에 A14 개발이 순조롭게 진행되고 있으며 수율 성과가 예정보다 앞서 있다고 밝혔다. 이 역시 생산 데이터가 나오기 전까지는 회사의 전망에 해당한다.
두 회사 모두 A14급 상용 제품의 고객 수준 수율 결과를 공개하지 않았다. 해당 제품은 아직 대량 생산되지 않고 있다.
다섯 번째 미지수는 비용이다. Intel은 14A에 High NA EUV 및 기타 첨단 제조 요건과 관련된 비용이 수반될 것임을 인정했다.
더 빠른 공정이라도 웨이퍼 비용, 설계 비용 또는 수율 때문에 전체 경제성이 나빠진다면 설계 수주에서 밀릴 수 있다. 파운드리 고객이 중요하게 보는 것은 단순히 웨이퍼를 시작하는 비용이 아니라 작동하는 칩의 비용이다.
여섯 번째 미지수는 생산 능력이다. 첨단 노드를 선택하는 고객은 제품 출시 시점에 필요한 제조 물량을 확보할 수 있다는 확신이 필요하다.
생산 능력 계획은 수년 전에 시작되며 상당한 약정이 필요할 수 있다. 고객이 충분한 웨이퍼나 패키징 능력을 확보할 수 없다면, 특성이 뛰어난 공정도 가치는 제한적이다.
일곱 번째 미지수는 설계 생태계다. 전자설계자동화 도구, 검증된 인터페이스 블록, 메모리 컴파일러, 재사용 가능한 프로세서 구성 요소는 개발 기간을 단축할 수 있다.
Intel은 고객들이 이제 자사의 최신 PDK를 업계 표준으로 보고 있다고 말한다. 외부 팀들이 복잡한 14A 설계를 시도할 때 이 주장은 실질적인 시험대에 오를 것이다.
마지막으로, 이 비교는 Intel이 설계한 프로세서와 외부 고객 칩의 차이를 빠뜨리고 있다. Intel은 한 회사 안에서 제품 및 공정 관련 결정을 조율할 수 있다.
외부 고객에게는 내부 지식에 의존하지 않고도 예측 가능한 규칙과 지원이 필요하다. Intel은 자사가 통제하지 않는 설계에도 제조 플랫폼이 작동한다는 점을 증명해야 한다.
이 모든 요인은 독자들이 “5% 이내”를 단순한 승패로 해석하지 말아야 하는 이유를 설명한다. 이 수치는 최종 상업적 결과가 아니라 목표 범위를 정의한다.
이는 Intel의 절제된 표현을 긍정적으로 해석할 수 있는 이유이기도 하다. 생산 수년 전 근거 없는 우위를 선언하는 것보다 근사한 동등성을 약속하는 편이 더 신뢰할 만할 수 있다.
이 절제에는 또 다른 해석도 있다. Intel은 이미 TSMC가 공개되지 않은 비교 기준에서 우위를 유지할 것으로 예상할 수 있다. 측정 조건 없이는 어느 해석도 검증할 수 없다.
Intel에 필요한 것은 경쟁력 있는 트랜지스터만이 아니라 고객이다
결정적인 결과는 14A 제품을 일정에 맞춰 대량 생산으로 이끄는 확정된 외부 고객이 될 것이다.
Intel은 14A에 이례적으로 직접적인 사업 조건을 붙였다. 회사는 2025 annual filing에서 이 노드의 경제성을 뒷받침할 중요한 외부 고객이 필요하다고 밝혔다.
Intel은 해당 고객을 확보하지 못하고 중요한 이정표를 달성하지 못할 경우 14A와 이후 첨단 노드의 개발을 보류하거나 중단할 수 있다고 경고했다. 이 공시는 상업적 채택을 기술 이야기의 일부로 만든다.
회사는 또한 어떤 노드에서도 아직 중요한 외부 파운드리 고객을 확보하지 못했다고 밝혔다. 이 표현은 2025년 12월 27일 종료 회계연도를 다룬 보고서에 포함됐다.
Intel은 자체 미래 제품을 위해 14A를 계속 평가하고 있으며 초기 내부 설계를 계획했다. 그러나 내부 사용만으로는 Intel Foundry가 지속 가능한 외부 제조 사업으로 자리 잡았음을 증명하지 못한다.
대형 고객은 플랫폼의 여러 요소를 동시에 검증하게 된다. PDK, 지식재산권 생태계, 제조 계약, 기술 지원, 생산 능력 계획, 생산 경제성이 시험대에 오른다.
그 고객은 14A 이후 Intel의 로드맵에도 확신을 가져야 한다. 첨단 칩 설계에는 수년이 걸리며, 재사용 가능한 구성 요소는 여러 공정 세대에 걸쳐 사용되는 경우가 많다.
따라서 상업적 이해관계는 하나의 노드를 넘어선다. Intel이 18A-P 이후 첨단 개발을 중단한다면, 제품 사업은 미래 기술을 위해 외부 파운드리에 더 의존하게 될 수 있다.
Intel은 그 의존성의 가장 유력한 원천으로 TSMC를 명시적으로 지목한다. 이 시나리오에서 Intel은 자신이 도전하려는 회사로부터 더 많은 제조 서비스를 구매하게 된다.
이것이 이 기사의 핵심적인 반전이다. 기술적 근접성을 시사하는 발언은 Intel의 더 약한 상업적 위치도 부각한다. TSMC는 확립된 고객과 함께 A14에 진입하는 반면, Intel은 14A를 통해 파운드리 모델을 입증해야 한다.
Intel이 그 격차를 좁히고 있는지는 세 가지 신호로 확인할 수 있다.
첫째, 실명이 공개된 외부 고객과 확정된 생산 프로그램을 주시해야 한다. 또 다른 테스트 칩이나 관심 표명은 참여를 보여주겠지만, Intel이 필요하다고 말한 재정적 약정을 뜻하지는 않는다.
확정된 생산 설계는 정교한 고객이 상세한 기술 및 상업 데이터를 검토했음을 뜻하므로 Intel의 주장을 강화할 것이다. 2027년 상반기까지 계속 침묵이 이어진다면 그 주장은 약화될 것이다.
둘째, 비교 가능한 실리콘 공개를 지켜봐야 한다. 유용한 근거에는 유사한 회로에서 측정한 주파수와 전력, 전압, 면적, 집적도, 테스트 조건이 포함될 것이다.
고객 테스트 칩은 고립된 백분율 주장보다 더 강한 증거를 제공한다. 생산 실리콘에 대한 독립적 분석은 그보다 더 강력하다.
셋째, 수율 및 일정 이정표를 지켜봐야 한다. Intel은 TSMC A14가 계획된 2028년 생산 시점에 도달하기 전에 14A 개발이 안정적인 공정으로 전환되고 있음을 보여줘야 한다.
Intel의 초기 High NA EUV 도입은 공정 제어와 생산 학습을 개선한다면 도움이 될 수 있다. 지연, 비용 상승 또는 느린 수율 개선은 이러한 조기 도입을 부담으로 바꿀 것이다.
TSMC의 대응도 중요하다. A14가 예정보다 앞서 진행되고 고객들이 대규모 설계를 확정한다면, 근사한 트랜지스터 성능만으로 시장의 모멘텀을 바꾸기에는 충분하지 않을 것이다.
개발자와 엔터프라이즈 기술 구매자에게 이 결과는 프로세서 브랜딩 이상의 영향을 미친다. 더욱 강력한 파운드리 경쟁은 칩 공급 가능성, 공급업체 다양성, 에너지 효율, 새로운 AI 하드웨어의 발전 속도에 영향을 줄 수 있다.
그럼에도 구매자는 공정 전망을 제품 벤치마크처럼 취급하지 않아야 한다. 아키텍처, 메모리, 패키징, 냉각, 소프트웨어 최적화는 종종 제조 노드만큼 중요하다.
올바른 질문은 오늘 Intel이 5%포인트 앞서거나 뒤처지는지 여부가 아니다. 공개된 증거로는 통제된 조건에서 그 질문에 답할 수 없다.
대신 Intel이 Intel 14A 성능을 고객 약정, 경쟁력 있는 생산 실리콘, 반복 가능한 대량 제조로 전환할 수 있는지 물어야 한다. 이 세 가지 결과가 TSMC에 대한 신뢰할 만한 대안을 구축할 것이다.
그때까지 “5% 이내”는 Intel의 경쟁 목표로 이해하는 것이 가장 적절하다. 동등성이 Intel을 파운드리 경쟁에 복귀시킬 것이므로 의미가 있지만, 고객은 제조 결과를 구매한다는 점에서 불완전하다.
다음 증명은 또 다른 백분율을 통해 나오지 않을 것이다. 고객이 14A 제품의 이름을 공개하고, 작동하는 실리콘을 보여주며, 생산을 확정할 때 도래할 것이다.
