Marvell Structera X CXL 3.2, AI 메모리 확장… 하지만 용량은 싸움의 절반에 불과하다
Marvell은 6개 메모리 채널, 4호스트 연결성, 최대 9TB의 물리 메모리를 갖춘 Structera X CXL 3.2 컨트롤러 2종을 공개했다. Marvell Structera X CXL 3.2 출시는 가속기가 충분한 사용 가능 메모리에 둘러싸여 있을 때만 토큰을 처리할 수 있다는, 점점 커지는 추론 제약을 겨냥한다.
Structera X 3406은 DDR4를 지원하고, Structera X 3506은 DDR5를 지원한다. 두 제품 모두 PCIe 6.0을 통해 연결되며 2027년 1분기에 샘플 출하가 예상된다. Marvell은 이전 세대와 비교해 첫 토큰 생성 시간(time to first token)을 개선하고 지원 가능한 컨텍스트 길이를 늘릴 수 있다고 설명한다.
그러나 이 비교는 하드웨어 측면만을 담고 있다. Astera Labs, Montage Technology, Meta 등 다른 공급업체들도 CXL 메모리 설계를 발전시키고 있다. 경쟁의 초점은 누가 가장 많은 메모리를 연결하느냐에서, 더 느린 공유 용량을 누가 예측 가능한 애플리케이션 성능으로 전환하느냐로 옮겨가고 있다.
Marvell Structera X CXL 3.2, 6개 메모리 채널 추가
Marvell은 하나의 컨트롤러 세대 안에서 용량, 호스트 대역폭, 압축 처리량을 끌어올리고 있다.
Structera X 출시는 2세대 메모리 확장기 2종을 포함한다. 메모리 확장기는 프로세서가 네이티브 메모리 채널 대신 외부 인터커넥트를 통해 추가 메모리에 접근하도록 해주는 컨트롤러다.
Structera X 3406은 6개의 DDR4 채널을 제공하며 채널당 DIMM 3개를 지원한다. DIMM은 서버 내부에서 DRAM 칩을 담는 탈착식 모듈이다. RDIMM 슬롯 18개를 통해 컨트롤러 하나가 최대 9TB의 DDR4를 지원할 수 있다고 Marvell은 설명한다.
Structera X 3506은 6개의 DDR5 채널과 채널당 DIMM 2개를 결합한다. Marvell에 따르면 12개의 RDIMM 슬롯은 최대 6TB의 DDR5를 지원한다. 이 차이는 컨트롤러 구성 및 메모리 기술을 반영하는 것으로, DDR4가 본질적으로 더 뛰어나다는 주장은 아니다.
두 제품 모두 PCIe 5.0 기반 CXL 2.0에서 PCIe 6.0 기반 CXL 3.2로 전환한다. CXL(Compute Express Link)은 프로세서가 로드·스토어 방식으로 연결된 장치와 메모리에 접근할 수 있게 하는 캐시 일관성 인터커넥트다.
새 링크는 PCIe 6.0 x16 연결에서 총합 최대 초당 256GB의 호스트 대역폭을 지원한다. 이는 Marvell 이전 세대가 제시한 초당 128GB의 두 배다. 컨트롤러는 연결성을 최대 4개 호스트에 나눌 수도 있어, 여러 시스템이 하나의 장치 뒤편 용량에 접근할 수 있다.
채널 수는 컨트롤러가 더 빠른 호스트 링크를 지원할 충분한 백엔드 대역폭을 확보해야 한다는 점에서 중요하다. Marvell은 메모리 채널 수를 4개에서 6개로, 50% 늘렸다. 두 컨트롤러 모두 5나노미터 제조 공정을 유지한다.
Marvell은 인라인 LZ4 압축 및 압축 해제 처리량도 초당 250GB로 높였다. LZ4는 일부 압축률을 속도와 맞바꾸는 저지연 압축 형식이다. 새 처리량은 이전 세대의 발표 수치보다 5배 높다.
Marvell에 따르면 압축은 설치된 DRAM에서 제공되는 유효 용량을 2~3배로 늘릴 수 있다. 다만 이미 압축됐거나 불규칙한 페이지는 반복적인 데이터처럼 줄어들지 않으므로, 결과는 데이터에 따라 달라진다.
이번 발표에는 보안 및 안정성 기능 확대도 포함됐다. Marvell은 지원 보호 기능으로 Caliptra 2.0, AES-256 메모리 암호화, CXL Integrity and Data Encryption, 양자내성 암호화를 열거했다. StructGuard 신뢰성 시스템은 DRAM 장치 장애를 막기 위한 오류 정정 기능을 더한다.
이러한 변화는 이번 출시를 단순한 표준 업데이트 이상의 것으로 만든다. 컨트롤러는 6개 메모리 채널을 공급하고, 회선 속도에 가까운 수준으로 압축을 처리하며, 데이터를 보호하고, 여러 호스트의 접근을 조율해야 한다. 추가된 각 기능은 운영자가 배포 전에 검증해야 할 영역도 하나씩 늘린다.
Marvell은 2026 OCP Global Summit에서 이 장치를 시연할 계획이다. 그러나 샘플 출하는 2027년 초까지 예상되지 않는다. 따라서 이번 발표는 현재 대부분의 고객이 구매·배포할 수 있는 하드웨어가 아니라 향후 출시될 구성 요소를 설명한다.
AI 추론에 가속기 메모리 이상이 필요한 이유
즉각적인 목표는 단순한 모델 저장이 아니라, 동시 처리 및 긴 컨텍스트 추론이 만들어내는 확장된 작업 상태다.
추론 중 트랜스포머는 이전에 처리한 토큰에서 생성된 키 및 값 텐서를 저장한다. 이 KV 캐시는 시스템이 매 디코딩 단계에서 같은 어텐션 상태를 다시 계산하지 않도록 한다.
KV 캐시 수요는 컨텍스트 길이, 배치 크기, 모델 구조, 활성 요청 수와 함께 증가한다. 따라서 긴 프롬프트는 모델이 응답 토큰 하나를 생성하기 전부터 메모리를 소비한다. 에이전트 워크플로는 이력 유지, 도구 사용, 문서 검색, 다수 세션 제공을 수행하므로 압박을 더한다.
HBM(고대역폭 메모리)은 가속기가 즉시 접근해야 하는 데이터에 여전히 선호되는 위치다. 대역폭이 일반 서버 DRAM이나 CXL 연결 메모리보다 훨씬 높기 때문이다. 그러나 HBM 용량은 제한적이고 프로세서에 물리적으로 인접해 있으며, 배포 후 확장하기 어렵다.
운영자는 배치 크기를 줄이거나, 컨텍스트를 단축하거나, 축출된 상태를 재계산하거나, 더 차가운 데이터를 다른 곳으로 옮기는 방식으로 대응할 수 있다. 각 선택은 활용률을 낮추거나 지연 시간을 늘릴 수 있다. 추가 메모리는 값비싼 가속기가 데이터를 기다리는 대신 토큰 처리 작업을 계속하도록 할 때 가치가 있다.
Marvell은 Structera X를 이 상태를 위한 추가 계층으로 포지셔닝한다. 이 컨트롤러가 DDR4나 DDR5를 HBM으로 바꾸는 것은 아니다. 대신 선택된 데이터를 바이트 주소 지정이 가능한 상태로 유지하고 기존 스토리지보다 더 가까운 곳에 둘 수 있는 더 큰 풀을 만든다.
회사는 새 컨트롤러가 동일한 컨텍스트 길이에서 첫 토큰 생성 시간을 최대 40~50% 단축한다고 말한다. 첫 토큰 생성 시간은 프롬프트를 제출한 시점부터 첫 번째 생성 토큰을 받는 시점까지의 지연을 측정한다.
Marvell은 또한 동일한 지연 시간에서 최대 두 배 긴 컨텍스트 윈도우를 지원한다고 주장한다. 딥러닝 추천 모델의 경우 초당 쿼리를 최대 두 배, 유효 임베딩 테이블 용량을 2~3배 늘릴 수 있다고 보고했다.
이 수치는 공개 발표에서 구성 정보가 명시되지 않은 공급업체 주장이다. Marvell은 독자가 이를 재현할 수 있을 만큼의 워크로드, 소프트웨어, 프로세서, 기준선 세부 정보를 공개하지 않았다. 독립적인 시스템 테스트가 나올 때까지는 제품 목표로 봐야 한다.
그럼에도 근본적인 수요는 신뢰할 만하다. CXL 메모리 풀링에 관한 연구는 긴 프롬프트와 멀티테넌트 추론이 사용 가능한 HBM을 초과할 때 발생하는 용량 격차를 지적한다. 이 분석은 추가 메모리를 범용 가속기로 간주하지 않고, CXL 풀링을 재계산 및 기존 DDR 오프로드와 비교한다.
이 구분은 중요하다. 더 큰 메모리 계층은 용량 부족으로 인한 실패를 방지하고 불필요한 재계산을 줄일 수 있다. 하지만 HBM과 외부 DRAM 사이의 대역폭 차이를 없애지는 못한다.
이 때문에 배치 정책이 성능의 중심이 된다. 자주 접근하는 페이지는 더 빠른 메모리에 남아야 하고, 더 차가운 페이지는 CXL 계층으로 이동할 수 있다. 소프트웨어가 이를 잘못 분류하면 서버는 테라바이트급 용량을 얻는 대신 애플리케이션 속도를 잃을 수 있다.
같은 문제는 언어 모델을 넘어선 영역에서도 나타난다. 추천 시스템은 트래픽 수준이 불균등한 대형 임베딩 테이블을 유지한다. 데이터베이스와 분석 엔진 역시 뜨거운 작업 세트와 더 차가운 용량을 분리한다. Structera X는 LLM 서빙과 함께 이러한 메모리 제약형 워크로드를 겨냥한다.
따라서 이번 출시는 AI 인프라의 더 폭넓은 변화를 반영한다. 가속기는 여전히 눈에 띄는 컴퓨팅 엔진이지만, 메모리 용량과 데이터 이동은 이 엔진들이 완수하는 유용한 작업량을 점점 더 좌우한다.
6개 채널, 4채널 경쟁사에 압박 가중
Marvell의 가장 분명한 하드웨어 이점은 컨트롤러당 밀도이며, 경쟁사는 배포 준비도와 아키텍처에서 서로 다른 강점을 유지한다.
Astera Labs는 이미 Leo 제품군에 CXL 3.2 제품을 등재하고 있다. Leo 2 컨트롤러는 DDR4 또는 DDR5 4개 채널, PCIe 6.0 연결성, 메모리 확장을 지원한다. P-Series는 풀링과 공유도 지원한다.
Astera의 A2000 애드인 카드는 DDR5 RDIMM 슬롯 8개 또는 DDR4 슬롯 12개를 제공한다. 이 아키텍처는 시스템 구축업체에 컨트롤러 구성 요소만이 아니라 완성된 카드 옵션을 제공한다. Marvell이 발표한 6채널 설계는 컨트롤러당 백엔드 채널을 50% 더 지원한다.
이 차이는 동일한 용량의 연결 DRAM을 구성하는 데 필요한 컨트롤러 수를 줄일 수 있다. 컨트롤러가 줄면 보드 설계를 단순화하고 전력, 공간, 비용을 낮출 가능성이 있다. 실제 시스템 이점은 패키징, 열 설계, 메모리 속도, 토폴로지, 인증에 달려 있다.
Montage Technology도 또 다른 비교 대상이다. 2026년 7월, 이 회사는 DDR5 채널 2개, 초당 최대 8,000MT 속도, PCIe 6.x 지원을 갖춘 CXL 3.2 컨트롤러의 시험 생산을 발표했다.
Montage는 자사 컨트롤러가 Samsung 및 SK hynix의 차세대 제품에 통합됐고 초기 검증을 마쳤다고 밝혔다. 또한 Intel Xeon 및 AMD EPYC 플랫폼과의 정렬도 설명했다. 상호운용성은 새 메모리 장치가 시연 단계에서 실제 생산으로 넘어갈지를 결정할 수 있으므로, 이러한 생태계 관련 언급은 중요하다.
Marvell에도 자체 배포 기반이 있다. 회사는 1세대 Structera X 2404 및 2504 컨트롤러가 이미 하이퍼스케일 고객에게 출하되고 있다고 말한다. 새 세대는 기존 소프트웨어 스택과 생태계 통합을 사용하므로 인증 기간을 단축할 수 있다.
1세대 장치는 메모리 채널 4개와 CXL 2.0 연결성을 제공한다. DDR4 중심의 2404는 채널당 DIMM 3개를 수용하고, DDR5 중심의 2504는 2개를 지원한다. 이들의 제품 사양에는 인라인 압축, 암호화, 최대 초당 200GB의 메모리 대역폭도 포함된다.
하이퍼스케일러는 상용 실리콘을 구매하는 대신 맞춤형 장치를 구축할 수도 있다. 예를 들어 Meta의 Vistara 프로젝트는 회수된 DDR4 메모리를 최신 프로세서 기반 서버에 연결한다. 이 접근법은 한 운영자가 자사 플릿에 맞춰 하드웨어와 소프트웨어를 조정할 수 있게 하지만, 결과물인 칩은 일반 데이터센터 고객이 이용할 수 없다.
Marvell은 상용 컨트롤러와 하이퍼스케일러가 설계한 대안 모두와 경쟁하고 있다. 6채널 아키텍처는 시스템 제조사에 더 고밀도의 범용 옵션을 제공한다. 플릿 규모가 더 깊은 최적화를 정당화한다면 맞춤 설계가 여전히 우위를 차지할 수 있다.
따라서 핵심 경쟁은 아키텍처에 있다. 즉, 컨트롤러 하나 뒤에 배치할 수 있는 최대 메모리와 주변 플랫폼의 성숙도 간의 경쟁이다. Marvell은 6개 채널, 4호스트 지원, 압축을 앞세워 공개 비교를 이끈다. 경쟁사는 제공 가능한 카드, 검증된 플랫폼, 소프트웨어 또는 복잡도가 낮은 설계로 대응할 수 있다.
아직 공개된 근거로는 보편적인 승자를 가릴 수 없다. Marvell 제품은 발표된 샘플 출하 시점에 이르지 않았고, 경쟁 CXL 3.2 장치는 서로 다른 상용화 단계에 있다. 구매자는 개별 컨트롤러 사양이 아니라 완성된 시스템을 비교하게 될 것이다.
압축은 용량을 유연하게 만들지만 공짜는 아니다
Structera X는 훨씬 더 큰 유효 메모리를 제공할 수 있지만, 이점은 데이터의 압축 가능성과 접근 행태에 따라 달라진다.
유효 용량이 2~3배 늘어난다는 약속은 컨트롤러의 LZ4 엔진을 통해 메모리 내용을 처리하는 데서 나온다. 페이지가 원래 크기의 절반으로 압축된다면, 메타데이터와 운영 오버헤드를 제외하고도 동일한 물리 DRAM에 논리 데이터를 약 두 배 더 담을 수 있다.
이 메커니즘은 희소 임베딩, 반복되는 값, 기타 압축하기 쉬운 구조에서 유용할 수 있다. 반면 페이지에 암호화되었거나 이미 압축된 데이터, 혹은 매우 불규칙한 데이터가 담긴 경우 기여도는 낮아진다. 유효 압축률 역시 워크로드 수명 주기 중 변할 수 있다.
압축은 영향을 받는 모든 접근에 작업을 추가한다. Marvell은 더 높은 엔진 처리량으로 대응하며, 이 처리량이 PCIe 6.0 인터페이스 속도를 따라갈 수 있다고 설명한다. 그러나 처리량만으로는 테일 레이턴시, 경합, 페이지별 압축률이 달라질 때의 동작을 설명할 수 없다.
컨트롤러는 논리 주소와 압축된 물리 위치 간 매핑도 유지해야 한다. 오류 정정과 암호화는 이 매핑과 함께 동작한다. 여러 시스템이 용량을 공유하는 경우 멀티 호스트 접근은 또 하나의 조정 계층을 더한다.
이러한 기능은 초당 250GB 압축 수치가 중요한 이유를 설명한다. 호스트 링크와 DRAM 채널에 여유 대역폭이 있더라도 엔진이 느리면 병목이 될 수 있다. 피크 속도가 일치한다고 해서 혼합 워크로드에서도 같은 결과가 보장되지는 않는다.
Marvell의 4호스트 설계는 활용률 역시 논점의 일부로 만든다. 한 서버 뒤에서 유휴 상태인 메모리는 일반적으로 일시적으로 수요가 급증한 다른 서버를 도울 수 없다. 공유 CXL 용량은 운영자가 모든 장비를 최악의 상황에 맞춰 과도하게 구성하는 대신, 호스트 전반에 풀을 할당할 수 있게 한다.
이 장점은 오케스트레이션에 달려 있다. 소프트웨어는 어느 호스트에 용량을 할당할지, 페이지를 어떻게 이동할지, 장애나 수요 변화가 발생하면 어떻게 처리할지를 결정해야 한다. 하드웨어는 어떤 애플리케이션이 공유 메모리를 사용해야 하는지 알지 못한 채 공유 메모리를 노출할 수 있다.
CXL 3.2는 CXL 3.0에서 도입된 주요 패브릭 기능 위에 관리, 신뢰성, 보안 개선 사항을 추가한다. PCIe 6.0은 CXL 2.0이 사용한 PCIe 5.0 기반과 비교해 레인당 신호 속도를 두 배로 높인다. 또한 4레벨 펄스 진폭 변조와 고정 크기 흐름 제어 유닛을 도입한다.
이러한 변화는 링크 대역폭을 늘리지만, 연결된 메모리를 로컬 DRAM과 동일하게 만들지는 않는다. 요청은 여전히 컨트롤러와 외부 링크를 거쳐 이동한다. 압축, 암호화, 공유, 스위칭은 경로에 추가 작업을 더할 수 있다.
따라서 Marvell의 설계는 모든 로컬 메모리 접근을 대체하는 기술이 아니라 대역폭 지원을 갖춘 용량 인프라로 이해해야 한다. 가장 강력한 배포 방식은 지연 시간에 민감한 데이터를 컴퓨팅 가까이에 유지하고, 더 차가운 데이터를 확장된 계층에 배치하는 것이다.
추론에서는 활성 어텐션 데이터를 HBM에 유지하면서 재사용 가능하거나 긴급도가 낮은 KV-cache 블록을 CXL 연결 DRAM으로 옮기는 방식이 될 수 있다. 추천 시스템에서는 자주 요청되는 임베딩을 로컬에 유지하고, 롱테일 데이터를 확장된 용량에 배치할 수 있다.
성공 여부는 애플리케이션이 충분한 지역성을 드러내는지에 달려 있다. 뚜렷한 핫 영역과 콜드 영역을 가진 워크로드는 계층화의 이점을 얻을 수 있다. 대규모 데이터셋을 균일하게 접근하는 워크로드는 더 느린 계층을 더 자주 체감하게 된다.
컨텍스트 길이 관련 주장에도 같은 주의가 필요하다. 명시된 지연 시간에서 두 배의 컨텍스트를 지원하는 것은 전체 서비스가 응답 목표를 충족할 때에만 유용하다. 더 큰 최대치는 동시 프로덕션 트래픽에서 처리량을 자동으로 높이지 않는다.
소프트웨어 계층화가 더 어려운 시험대다
가장 큰 불확실성은 실제 시스템이 추가 용량을 일관된 추론 성능으로 전환할 만큼 데이터를 잘 배치할 수 있는지다.
CXL 메모리는 비균일한 접근 특성을 도입한다. 로컬 DRAM, 가속기 HBM, 연결 DRAM, 스토리지는 각각 서로 다른 용량, 대역폭, 지연 시간을 제공한다. 애플리케이션에는 이러한 차이를 이해하는 정책이 필요하다.
운영체제는 이미 일부 CXL 메모리를 별도의 NUMA 노드로 노출한다. NUMA, 즉 비균일 메모리 접근은 메모리 위치에 따라 접근 시간이 달라지는 시스템을 뜻한다. 기본 배치는 더 차가운 페이지를 로컬 DRAM에서 이동시킬 수 있지만, 변화하는 워크로드는 이 결정을 복잡하게 만든다.
몇 초 전에는 콜드했던 페이지가 새 쿼리나 추천 트렌드 이후 중요해질 수 있다. 이를 다시 옮기려면 대역폭과 시간이 소모된다. 과도한 이동은 더 큰 계층이 주는 이점을 상쇄할 수 있다.
최근 연구는 이 문제를 보여준다. xTier 프로젝트는 커널 내 머신러닝을 사용해 페이지를 분류하고, 워크로드 단계 변화에 맞춰 샘플링을 조정한다. 연구진은 여러 로컬-CXL 메모리 비율에서 메모리 바운드 워크로드 6개를 평가했다.
1:15 이상 비율에서 xTier는 보고된 18개 구성 중 14개에서 가장 빨랐다. 또한 평균적으로 비교 시스템보다 더 적은 페이지를 이동시켰다. 이 결과는 더 스마트한 계층화가 CXL 용량의 실용성을 높일 수 있음을 시사하는 동시에, 배치가 여전히 활발한 연구 과제임을 확인한다.
클라우드 가상 머신에 관한 또 다른 2026년 연구는 원격 CXL 메모리와 로컬 메모리 간 성능 차이가 크게 나타났다고 보고했다. 저자들은 이러한 차이를 워크로드 변동성과 소프트웨어 스택의 복잡성에 연결했다. 이런 결과가 CXL의 가치를 무효화하지는 않지만, 연결 용량이 균일하게 동작한다는 가정에는 의문을 제기한다.
Microsoft 연구진은 다른 관점에서 초기 클라우드 배포를 검토했다. 이들의 CXL 배포 연구는 프로토콜 자체보다 CPU와 DRAM 내부 구조가 일부 지연 시간과 변동성을 지배할 수 있다고 주장한다. 이는 하나의 링크를 탓하는 것보다 종단 간 측정이 중요하다는 뜻이다.
이러한 관점은 공존할 수 있다. CXL 프로토콜 오버헤드는 경로의 한 부분일 뿐이지만, 완전한 계층은 여전히 로컬 메모리와 다르게 동작한다. 운영자는 프로세서, 펌웨어, 컨트롤러, DIMM, 커널, 할당기, 애플리케이션을 함께 테스트해야 한다.
Marvell의 공개 성능 주장은 현재 이 수준의 세부 정보를 갖추지 못했다. 회사는 보고된 성능 향상의 근거가 된 정확한 모델, 프롬프트 분포, 동시성 수준, 호스트 프로세서, 메모리 배치 정책을 밝히지 않았다. 또한 새 컨트롤러의 전력 소비량도 공개하지 않았다.
압축, 암호화, 6개 메모리 채널, PCIe 6.0 신호 처리 모두 에너지를 소비하기 때문에 전력은 중요하다. 가속기 활용률을 높이는 설계는 여전히 시스템 효율을 개선할 수 있다. 구매자는 이를 계산하기 위해 전체 플랫폼 측정값이 필요하다.
신뢰성도 비슷한 수준의 검토가 필요하다. 4호스트 간 메모리를 공유하면 활용률을 높일 수 있지만, 컨트롤러나 펌웨어 장애의 영향 범위도 넓어진다. StructGuard와 CXL 신뢰성 기능은 이 위험의 일부를 다루지만, 프로덕션 환경의 증거는 여전히 필요하다.
보안 주장 역시 신중하게 해석해야 한다. AES-256과 CXL 링크 암호화는 특정 위치와 전송 경로에서 데이터를 보호한다. 포스트 양자 암호화는 선택된 교환을 보호할 수 있지만, 이러한 기능이 애플리케이션을 자동으로 보호하거나 키 관리 위험을 제거하지는 않는다.
샘플링 일정도 마지막 불확실성을 만든다. Marvell은 2026년 10월 사양을 발표했으며, 샘플은 2027년 초에 제공될 것으로 예상된다. 일반 배포 전까지 실리콘 동작, 보드 공급, 플랫폼 지원, 양산 일정은 변할 수 있다.
데이터센터 구매자에게 올바른 질문은 사양표에서 6개 채널이 4개보다 우수한지 여부가 아니다. 인증된 서버가 대표 트래픽, 메모리 압박, 장애 조건 전반에서 더 나은 서비스 수준 성능을 지속하는지가 핵심이다.
Structera X의 확장성을 보여 줄 세 가지 신호
플랫폼 검증, 독립적인 워크로드 결과, 프로덕션 도입이 Marvell의 밀도 우위가 지속 가능한 시장 지위로 이어질지를 결정할 것이다.
첫 번째 신호는 2027년 1분기의 일정 준수 샘플 제공이다. Marvell은 발표한 PCIe 6.0, CXL 3.2, 압축, 보안, 4호스트 기능을 갖춘 정상 동작하는 Structera X 3406 및 3506 샘플을 제공해야 한다.
샘플링만으로 양산 준비 상태가 입증되지는 않는다. 다만 고객이 일정에 맞춰 인증을 시작할 수 있는지를 보여 줄 것이다. 지연이 발생하면 Astera Labs, Montage Technology, 맞춤형 하이퍼스케일러 프로젝트가 진전을 이룰 시간이 더 늘어난다.
두 번째 신호는 명시된 플랫폼 및 메모리 검증이다. 구매자는 특정 Intel Xeon 및 AMD EPYC 세대, DDR4 및 DDR5 공급업체, 서버 공급업체, 운영체제 릴리스와의 호환성 확인을 주시해야 한다.
CXL은 이 스택 전반의 협력에 달려 있다. 컨트롤러가 사양을 준수하더라도 완전한 시스템에서는 펌웨어, BIOS, 오류 보고, 메모리 관리 문제에 부딪힐 수 있다. 공개 상호운용성 결과는 기존 Structera 소프트웨어 기반이 도입을 가속할 수 있다는 Marvell의 주장을 강화할 것이다.
이러한 테스트는 광고된 모든 운영 모드를 포함해야 한다. 4호스트 구성, 압축 엔진, 암호화 기능, 최대 DIMM 구성은 서로 다른 트래픽 및 열 조건을 만든다. 축소된 용량에서의 검증은 의도된 배포 환경을 시험하는 것보다 적은 정보를 제공할 것이다.
세 번째 신호는 독립적인 AI 추론 측정이다. 검토자와 고객은 첫 토큰까지 걸리는 시간, 출력 토큰 처리량, 테일 레이턴시, 가속기 활용률, 메모리 전력, 장애 복구에 대한 결과를 필요로 한다.
이러한 테스트는 여러 구성을 비교해야 한다. 유용한 기준선에는 HBM 전용 운영, 기존 호스트 메모리 오프로딩, 1세대 Structera X, 경쟁 CXL 컨트롤러, 스토리지 기반 캐시 계층이 포함된다. 각 비교는 동일한 모델과 트래픽 분포를 사용해야 한다.
압축 결과 역시 워크로드별 공개가 필요하다. 2~3배 용량 주장은 어떤 페이지가 압축됐고, 얼마나 자주 변경됐으며, 압축 해제가 지연 시간에 어떤 영향을 주었는지를 독자가 알 때만 의미가 있다. 혼합 애플리케이션 트래픽은 단일한 유리한 데이터셋보다 더 나은 시험을 제공할 것이다.
실제 서비스의 증거가 가장 중요하다. 지속적인 트래픽을 처리하는 하이퍼스케일러 배포는 Marvell의 컨트롤러가 데모와 엔지니어링 샘플을 넘어설 수 있음을 보여 줄 것이다. 서버 제조업체의 도입은 맞춤형 설치를 넘어 공략 가능한 시장을 넓힐 것이다.
Marvell Structera X CXL 3.2 출시는 명확한 하드웨어 주장을 제시한다. 6개 메모리 채널은 컨트롤러당 더 많은 용량을 연결할 수 있으며, PCIe 6.0은 이에 상응하는 호스트 대역폭을 제공한다. 또한 압축, 공유, 보안, 신뢰성을 동일한 장치 안에 배치한다.
해결되지 않은 질문은 실리콘 위에 있다. 소프트웨어는 허용하기 어려운 지연 시간을 추가하지 않으면서 어떤 데이터가 HBM, 로컬 DRAM, CXL 메모리, 스토리지에 있어야 하는지를 일관되게 결정할 수 있는가? 그 결정이 추가 테라바이트가 유용한 추론 처리량을 높일지, 아니면 활용도가 낮은 계층만 확장할지를 결정할 것이다.
개발자와 인프라 구매자는 피크 컨트롤러 수치보다 전체 시스템 증거를 공급업체에 요구해야 한다. 향후 몇 달간 샘플 제공 여부, 플랫폼 인증, 재현 가능한 추론 벤치마크를 추적해야 한다. 이 세 가지 신호가 맞아떨어진다면, 6채널 CXL 메모리는 선택적 용량이라기보다 AI 서빙 스택의 실용적인 일부로 보이게 될 것이다.
