Microsoft Discovery, 칩 설계의 진입 장벽을 낮추지만 전문성은 여전히 한계를 결정한다
Microsoft Discovery는 한 엔지니어를 사양 단계에서 물리적 레이아웃까지 이끈 새로운 실험을 통해 칩 설계의 진입 장벽을 낮추고 있다. 9월 10일 공개된 이 프로젝트는 RISC-V에서 영감을 받은 프로세서, 행렬 곱셈 가속기, 널리 이용 가능한 오픈소스 설계 도구를 사용했다. 이 조합이 중요한 이유는 칩 개발이 전통적으로 아이디어, 작동하는 논리, 제조 가능한 기하 구조 사이의 모든 전환 단계에서 전문 지식을 요구해 왔기 때문이다.
그 결과물은 양산용 프로세서가 아니며, Microsoft도 이를 그렇게 제시하지 않는다. 이는 AI 연구 환경이 초보자를 낯선 엔지니어링 단계로 안내할 수 있는 방식을 직접 보여주는 사례다. 이 실험은 훈련된 칩 설계자만이 설계 흐름에 의미 있게 참여할 수 있다는 반도체 업계의 기본 가정에 도전한다.
하지만 진입 장벽을 낮추는 일은 성능의 상한을 낮추는 일과는 다르다. Microsoft의 엔지니어는 레이아웃을 완성하고 타이밍과 전력을 탐색했지만, 도메인 전문가라면 더 나은 설계를 만들 수 있다는 점을 솔직히 인정했다. 따라서 진정한 경쟁 구도는 AI와 칩 엔지니어 사이가 아니다. 이는 AI가 안내하는 접근성과, 복잡성 때문에 대부분의 소프트웨어 개발자를 이 분야 밖에 머물게 해 온 워크플로 사이의 대결이다.
Microsoft Discovery, 사양부터 레이아웃까지 칩 설계의 진입 장벽을 낮추다
중요한 변화는 초보자가 하드웨어 코드를 생성하는 단계에서 멈추지 않고 전체 개념 설계 경로를 완주했다는 점이다.
Microsoft 엔지니어 Steven Truitt는 행렬 곱셈 가속기에 연결된 RISC-V 기반 코어의 고수준 사양에서 출발했다. RISC-V는 오픈 명령어 세트 아키텍처로, 프로세서 동작 규칙이 공개되어 있다는 의미다. 이러한 개방성은 독점 명령어 세트 라이선스 없이도 프로젝트에 접근 가능한 아키텍처적 출발점을 제공했다.
Microsoft의 프로젝트 안내에 따르면, Discovery는 네 차례의 연속적인 변환을 지원했다. 작업은 원래 사양에서 논리적 C 코드로, 이어 고수준 합성 C로 진행됐다. 그 후 레지스터 전송 수준 코드, 즉 RTL로 이어졌고, 최종적으로 논리 및 물리 레이아웃에 도달했다.
각 전환 단계에는 서로 다른 종류의 추론이 필요하다. 일반적인 C는 익숙한 소프트웨어 형태로 연산을 설명한다. 고수준 합성 C는 도구가 해당 연산을 하드웨어 구성 요소와 데이터 경로로 변환할 수 있도록 이를 재구성한다.
RTL은 클록 주기 동안 데이터가 레지스터와 조합 논리 사이를 어떻게 이동하는지 설명한다. Truitt는 소프트웨어 명령어의 순서가 아니라 장치와 연결을 표현하기 위해 하드웨어 기술 언어인 Verilog를 사용했다. 이후 물리 설계 단계에서는 이러한 요소를 배치하고 실리콘 위에 구현될 연결을 배선했다.
Microsoft Discovery는 이 도구 체인을 하나의 텍스트 프롬프트로 대체하지 않았다. 대신 기존 설계 단계를 유지하면서 사용자가 도구 체인을 탐색하도록 도왔다. 이러한 차이는 AI 모델이 단순히 “칩을 설계했다”는 주장보다 이 시연의 신뢰도를 높인다.
물리 구현에는 OpenROAD와 오픈 SKY130 공정 설계 키트가 사용됐다. 공정 설계 키트, 즉 PDK에는 반도체 공정에 연결된 제조 규칙, 소자 모델, 지원 파일이 포함된다. 이러한 리소스를 통해 설계 도구는 레이아웃이 제조 제약 조건을 준수하는지 검사할 수 있다.
OpenROAD flow는 합성 가능한 RTL을 GDSII 레이아웃 파일 생성에 필요한 단계로 이어갈 수 있다. GDSII는 칩의 물리적 기하 구조를 표현하는 데 사용되는 표준 데이터 형식이다. 실제 칩이 제작되지 않더라도 해당 파일을 생성하는 일은 그럴듯한 Verilog를 생성하는 것보다 훨씬 더 실질적인 성과다.
Truitt는 주로 목표 클록 속도를 중심으로 제한적인 파라미터 스윕도 실행하고, 타이밍 및 전력 최적화를 탐색했다. 이러한 반복은 AI 에이전트를 엔지니어링 도구에 연결하는 일이 왜 중요한지를 보여준다. 에이전트는 언어만으로 자체 출력을 판단하는 대신 구체적인 보고서에 반응할 수 있다.
따라서 이 프로젝트는 칩 설계 실습에 참여할 수 있는 사람의 범위를 바꾼다. 경험이 부족한 사용자가 경쟁력 있는 실리콘을 출하할 수 있음을 입증하는 것은 아니다. Microsoft Discovery는 전체 워크플로를 도달 가능하고, 가시적이며, 반복 가능하게 만들어 학습 비용을 낮춘다.
새로운 압박은 교육과 EDA 접근성에 가해진다
Microsoft의 실험은 반도체 교육이 수년간의 도구별 준비 과정으로 시작돼야 한다는 가정에 압박을 가한다.
칩 설계에는 서로를 강화하는 여러 장벽이 있다. 초보자는 아키텍처 지식, 하드웨어 기술 역량, 검증 방법, 물리 설계 개념, 적절한 소프트웨어 접근성을 모두 갖춰야 한다. 한 단계의 실수는 여러 추가 도구가 설계를 처리한 뒤 훨씬 나중에 드러날 수 있다.
전통적인 교육은 이러한 단계를 별도의 과목과 실습 환경으로 나누는 경우가 많다. 이 분리는 학생이 각 분야를 학습하는 데 도움이 되지만, 초기 요구사항이 물리 레이아웃으로 바뀌는 과정을 가릴 수 있다. 초보자는 배치, 배선, 타이밍 클로저, 전력 분석을 보지 못한 채 Verilog만 배울 수 있다.
Microsoft Discovery는 사용자가 목표에서 시작하고, 프로젝트가 필요로 하는 시점에 전문 개념을 접하도록 함으로써 이러한 학습 순서를 바꾼다. Microsoft는 Discovery를 에이전트, 추론, 지식 그래프, 고성능 컴퓨팅을 결합한 확장 가능한 R&D 플랫폼으로 설명한다. 플랫폼 문서 역시 도구 통합과 인간 감독을 강조한다.
이러한 구조는 낯선 워크플로를 덜 취약하게 만들 수 있다. 에이전트는 프로젝트 사양을 유지하고, 중간 산출물을 설명하며, 연결된 도구를 호출하고, 그 출력을 해석할 수 있다. 학습자는 무관한 튜토리얼이 아니라 현재 설계의 맥락에서 안내를 받는다.
오픈 도구 체인도 그만큼 중요했다. OpenROAD는 RTL에서 레이아웃으로 이어지는 경로를 제공했고, SKY130은 130나노미터 제조 기술에 대한 공정 정보를 제공했다. 두 도구를 함께 사용하면 기밀 첨단 노드 설계 키트에 접근하지 못해도 실험을 위한 실용적인 환경을 마련할 수 있다.
하지만 SKY130 문서는 오픈 PDK를 실험적 프리뷰로 규정한다. 문서는 이 자료가 테스트 칩과 초기 검증에는 적합하지만 양산용으로 의도된 것은 아니라고 설명한다. 이러한 한계는 Microsoft 프로젝트를 학습과 탐색 범주에 확실히 머물게 한다.
따라서 압박은 우선 대학, 사내 교육팀, 오픈 하드웨어 커뮤니티, EDA 공급업체에 가해진다. 이들은 학습자가 설계 아이디어를 시험하기 전에 워크플로를 조립하는 데 지금만큼 많은 시간을 써야 하는지 재고해야 한다. AI 안내는 노력을 설정 작업에서 반복 작업으로 옮길 수 있지만, 결과를 이해해야 할 필요성까지 없앨 수는 없다.
상용 EDA 공급업체 역시 변화하는 인터페이스 문제에 직면한다. 이들의 도구는 이미 많은 개별 작업을 자동화하지만, 사용자는 여전히 긴 보고서, 제약 조건, 수정의 순서를 조율해야 한다. 이러한 단계를 연결하는 에이전트는 엔지니어가 기반 제품을 경험하는 주요 인터페이스가 될 수 있다.
이는 전문 도구의 가치를 약화하지 않는다. 오히려 보고서, 제어 기능, 설계 데이터가 신뢰할 수 있는 자동화 추론을 지원할 수 있는 도구의 가치를 높인다. 에이전트 접근성이 제한된 폐쇄형 워크플로는 더 넓은 엔지니어링 루프에 통합하기 어려워질 수 있다.
단기적 기회는 제한 없는 자율 칩 생성이 아니다. 호기심에서 정보에 기반한 실험으로 이어지는 더 짧은 경로다. 소프트웨어 엔지니어는 알고리즘이 하드웨어 구조가 되는 과정을 볼 수 있고, 하드웨어 학생은 물리적 결과를 더 일찍 탐색할 수 있다.
이처럼 참여가 넓어지면 가속기와 애플리케이션별 설계를 프로토타이핑할 수 있는 인력 풀도 확대될 수 있다. 하지만 동시에 명확한 경계의 필요성도 커진다. 가정, 검증 범위, 물리적 제약 조건이 불완전한 경우에도 완성된 레이아웃은 권위 있어 보일 수 있다.
도구 피드백은 AI를 유용하게 만드는 핵심 메커니즘이다
핵심 메커니즘은 설계 도구가 에이전트의 출력을 시험하고 다음 문제를 드러내는 폐쇄형 엔지니어링 루프다.
언어 모델은 그럴듯해 보이지만 컴파일, 시뮬레이션, 합성 또는 타이밍 분석에 실패하는 Verilog를 생성할 수 있다. 따라서 칩 설계는 에이전틱 AI에 가혹한 시험대가 된다. 후속 도구가 출력을 거부하거나 잘못된 동작을 드러낼 때 언어적 유창성은 거의 가치가 없다.
Microsoft의 실험은 점진적 확장을 통해 진행됐다. 사용자와 에이전트는 광범위한 사양에서 시작해 의도한 논리를 C로 표현하고, 이후 표현 방식에서 하드웨어 세부 사항을 추가했다. 각 단계는 다음 단계가 할 수 있는 일을 제약했다.
가장 중요한 단계는 설계가 전자설계자동화, 즉 EDA 도구에 들어갔을 때였다. EDA 소프트웨어는 논리를 합성하고, 구성 요소를 배치하며, 배선을 연결하고, 타이밍을 검사하며, 기타 물리적 제약을 평가한다. 이러한 보고서는 광범위한 목표를 측정 가능한 엔지니어링 피드백으로 전환한다.
Truitt는 코딩 에이전트를 EDA 도구와 연결해야 한다는 필요성을 강조했다. 합성 및 구현 보고서는 자연어 추론만으로는 신뢰성 있게 식별할 수 없는 병목 지점을 드러낸다. 이어 이러한 보고서는 RTL, 제약 조건 또는 물리 구성에 대한 다음 변경을 이끌 수 있다.
이 루프는 코드를 수정하고, 테스트를 실행하며, 실패를 검사하고, 다시 시도하는 소프트웨어 에이전트와 유사하다. 하드웨어는 설계가 논리적 요구사항과 물리적 요구사항을 동시에 충족해야 하므로 더 엄격한 제약을 더한다. 파이프라인이나 목표 클록을 변경하면 면적, 타이밍, 배선 혼잡, 전력이 달라질 수 있다.
Microsoft 프로젝트는 특히 목표 클록 속도에 초점을 맞춘 비교적 제한적인 최적화 변수를 사용했다. 이처럼 좁은 탐색조차 자율 파라미터 스윕의 매력을 보여줬다. 에이전트는 여러 구성을 실행하고, 결과를 수집하며, 사용자가 트레이드오프를 비교하도록 도울 수 있다.
더 큰 목표는 도구가 상충하는 목표에 맞춰 여러 가능한 구현을 시험하는 설계 공간 탐색이다. 클록 속도가 더 높은 설계는 더 많은 전력을 소비하거나 배선이 더 어려워질 수 있다. 다른 설계는 면적을 덜 사용하지만 지연 시간 요구사항을 충족하지 못할 수 있다.
이 지점에서 Microsoft Discovery의 오케스트레이션 모델은 문제와 맞닿는다. 전문 에이전트는 더 긴 조사 과정 안에서 지식, 코드, 시뮬레이션, 도구 호출을 관리할 수 있다. 플랫폼의 가치는 하나의 모델 응답보다는 반복되는 증거 기반 단계 전반에서 맥락을 유지하는 능력에 더 크게 좌우된다.
학술 연구도 같은 방향을 가리킨다. ASIC-Agent 연구는 RTL 생성, 검증, OpenLane 하드닝, 칩 통합을 위한 전문 에이전트를 설명한다. 저자들은 기본 언어 모델에 실제 하드웨어 워크플로에 필요한 실행, 디버깅, 장기 메모리가 부족하다고 주장한다.
상용 공급업체들도 독점 설계 지식을 활용해 유사한 루프를 추진하고 있다. Synopsys는 Microsoft와 함께 개발하고 AMD가 평가한 두 가지 자율 EDA 워크플로를 발표했다. 이 회사는 자율 디버그 클로저 워크플로에서 초기 사이클 타임이 최대 40% 단축됐다고 보고했다.
Those agentic EDA workflows는 Truitt의 교육 프로젝트와는 다른 범주에 속한다. 이들은 첨단 반도체 조직 안에서 상용 도구, 도메인 전문성, 평가를 결합한다. 반면 오픈소스 시연은 동일한 상호작용 패턴이 학습을 어떻게 지원할 수 있는지 보여준다.
두 접근 방식 모두 에이전트의 가정을 반증할 수 있는 피드백에 의존한다. 컴파일러는 문법을 거부할 수 있고, 시뮬레이터는 잘못된 동작을 드러낼 수 있으며, 타이밍 보고서는 크리티컬 패스를 식별할 수 있다. 물리 설계 도구는 혼잡이나 설계 규칙 위반을 밝혀낼 수 있다.
이 피드백이 좋은 칩을 보장하는 것은 아니다. 대신 현재 설계가 왜 부족한지를 보여주는 구조화된 증거를 에이전트에 제공한다. 이것이 Microsoft Discovery 칩 설계의 핵심 메커니즘이며, 초기 코드 생성보다 더 중요하다.
완성된 레이아웃은 양산용 실리콘이 아니다
이 시연은 참여의 진입 장벽을 낮추지만, 초보자가 주도한 AI 설계가 양산 요구사항을 충족할 수 있음을 보여주지는 않는다.
Microsoft 자체 설명에는 가장 중요한 단서가 담겨 있다. Truitt는 설계가 깊은 도메인 전문성을 가진 사람이 만들 수 있는 결과와 일치하는지 물었고, 그렇지 않다고 답했다. 이 인정은 실험의 가치와 한계를 규정한다.
물리 레이아웃 파일은 중요한 이정표이지만, 제작과 검증을 거친 프로세서와 같은 것은 아니다. 제조 단계에서는 추가적인 사인오프 요구사항, 패키징 결정, 테스트 계획, 신뢰성 분석, 파운드리별 검사가 필요하다. 양산 설계에는 의도된 용도에 맞는 검증 범위도 요구된다.
프로젝트의 오픈 PDK는 이러한 차이를 더욱 분명히 한다. SKY130은 실제 공정 정보를 제공하고 의미 있는 설계 작업을 지원하지만, 공개 문서는 이 릴리스를 실험적이라고 설명한다. 이를 기반으로 한 교육용 레이아웃만으로는 상용 제작 준비 상태를 입증할 수 없다.
프로세서 자체도 의도적으로 관리 가능한 규모로 설계됐다. 행렬 가속기를 갖춘 RISC-V 기반 코어는 현대적인 데이터센터 프로세서 수준의 규모에는 미치지 않으면서도 중요한 설계 단계를 보여준다. 첨단 제품에는 다수의 코어, 캐시, 인터커넥트, 보안 기능, 메모리 컨트롤러, 타사 지식재산이 포함된다.
복잡성은 작은 예시에서는 나타나지 않는 상호작용을 만든다. 검증 상태 공간은 확대되고, 물리적 효과는 모델링하기 어려워지며, 후반 단계의 변경은 여러 하위 시스템에 영향을 미칠 수 있다. 가능한 의사결정 수가 늘어날수록 에이전트 기반 탐색에 필요한 컴퓨팅 요구사항도 빠르게 증가할 수 있다.
AI 시스템은 또 다른 위험도 초래한다. 다른 곳의 가정을 훼손하는, 국지적으로는 그럴듯한 수정안을 낼 수 있기 때문이다. 에이전트가 소프트웨어에 드러나는 동작을 간과한 채 파이프라인을 변경해 하나의 타이밍 보고서만 만족시킬 수 있다. 검증되지 않은 동작 조건을 희생해 면적을 줄일 수도 있다.
도구 실행은 이 문제를 제한하지만 제거하지는 못한다. 테스트는 설계된 대로 드러낼 수 있는 실패만 포착한다. 깨끗한 보고서는 설계가 정의된 검사 집합을 통과했다는 뜻일 뿐, 관련된 모든 속성이 올바르다는 의미는 아니다.
요구사항을 선택하고, 트레이드오프를 평가하며, 증거가 충분한지 결정하려면 여전히 인간의 전문성이 필수적이다. 경험 많은 엔지니어는 어떤 경고가 중요한지, 어떤 가정이 안전하지 않은지, 어떤 겉보기 최적화가 문제를 후속 단계로 옮길 뿐인지를 안다.
에이전트가 하드웨어 설명을 생성할수록 지식재산 관리도 더 중요해진다. 팀은 학습 입력, 검색된 예시, 타사 블록, 생성된 코드에 대한 추적 가능성을 확보해야 한다. 기술적으로 작동하는 설계라도 라이선스나 출처 문제를 일으킬 수 있다.
보안은 또 하나의 층을 더한다. 하드웨어 취약점은 제작 후 수년간 지속될 수 있으며, 잘못된 최적화는 격리나 권한 경계에 영향을 미칠 수 있다. 조직은 각 자동화된 행동의 결과에 걸맞은 검토 지점을 마련해야 한다.
Microsoft Discovery의 거버넌스 기능은 버전, 프로젝트 맥락, 조사 이력을 보존함으로써 이러한 필요의 일부를 다룬다. 그러나 거버넌스 인프라가 엔지니어링 결과를 독립적으로 검증하는 것은 아니다. 기업에는 여전히 도메인별 승인 절차와 책임 있는 검토자가 필요하다.
적절한 결론은 “AI가 칩을 설계할 수 있다”보다 더 좁다. Microsoft는 AI가 안내하는 환경이 초보자가 완전한 오픈소스 설계 흐름을 통과하도록 도울 수 있음을 보여줬다. 자율적인 양산 설계, 제작 성공, 경험 많은 엔지니어링 팀과의 동등성까지 입증한 것은 아니다.
그렇더라도 이 제한된 결과는 의미가 있다. 교육 접근성은 누가 하드웨어 역량을 습득하는지, 유용한 실험에 얼마나 빨리 도달하는지를 바꿀 수 있다. 다만 이것을 전문성이 선택 사항이 되었다는 증거로 혼동해서는 안 된다.
장벽이 정말 낮아지는지 보여줄 세 가지 신호
다음 시험대는 Microsoft가 하나의 안내형 프로젝트를 전문가 평가를 견디는 반복 가능한 워크플로로 전환할 수 있는지다.
첫 번째 신호는 재현성이다. Microsoft는 이 작업을 공개 DAC 2026 칩 설계 프로젝트와 연결해 다른 사용자가 같은 단계를 밟을 수 있는 잠재적 경로를 제공했다. 독립 사용자는 흐름을 재현하고, 중간 산출물을 검토하며, 인간 개입이 필요했던 지점을 식별할 수 있어야 한다.
세련된 시연은 기록된 워크플로가 시작되기 전에 축적된 설정 지식을 감출 수 있기 때문에 재현은 중요하다. 진정한 장벽 완화라면 서로 다른 배경의 사용자도 유사한 프로젝트를 완수하도록 도와야 한다. 결과가 문서화되지 않은 프롬프트나 수동 수정에 의존해서는 안 된다.
가장 강력한 증거는 여러 사양에 걸친 성공적인 반복 실행을 포함할 것이다. 이러한 실행에서는 컴파일 실패, 검증 결과, 타이밍 결과, 에이전트가 안내한 반복 횟수를 보고해야 한다. Microsoft는 출처 게시물에서 이처럼 폭넓은 평가를 공개하지 않았다.
두 번째 신호는 Microsoft Discovery와 상용 EDA 시스템 간의 더 깊은 통합이다. Synopsys, Microsoft, AMD는 이미 자율적인 사양-대-RTL 및 디버그-클로저 작업을 설명했다. 경험 많은 반도체 팀의 평가 결과는 에이전트 오케스트레이션이 까다로운 양산 워크플로를 개선하는지 보여줄 것이다.
상용 평가는 경과 시간 이상을 측정해야 한다. 엔지니어들은 타이밍, 전력, 면적, 검증 완전성, 컴퓨팅 소비를 포괄하는 결과 품질 데이터를 원할 것이다. 또한 인간이 에이전트의 결정을 얼마나 자주 재정의하는지도 알아야 한다.
이러한 워크플로가 설계 품질을 유지하면서 사이클 시간을 단축한다면, 에이전트형 EDA 계층의 근거는 훨씬 강해진다. 성과가 제약된 작업에서만 나타난다면, 에이전트는 기존 프로세스 안의 보조 도구로 남을 것이다. 그 결과 역시 유용하겠지만, 업계의 인력 병목 현상에는 덜 변혁적일 것이다.
세 번째 신호는 업계가 학습, 프로토타이핑, 양산 관련 주장을 얼마나 명확히 구분하는지다. 최근 AI가 설계한 프로세서 프로젝트들은 시뮬레이션된 레이아웃에 빠르게 도달하며 주목받았다. 그러나 시뮬레이션 성공, 오픈 PDK 레이아웃, FPGA 검증, 테스트 칩 제작, 양산용 실리콘은 서로 다른 수준의 증거를 의미한다.
Microsoft의 게시물은 학습을 강조하고 전문가 최적화의 공을 공개적으로 인정한다는 점에서 많은 포괄적 자동화 주장보다 이 구분을 더 잘 다룬다. 앞으로의 발표도 이 정확성을 유지해야 한다. 독자는 설계를 양산 준비 완료로 간주하기 전에 제작 결과, 독립 검증, 워크로드별 성능을 확인해야 한다.
개발자에게 실질적인 메시지는 즉각적이다. 하드웨어 탐색은 더 이상 모든 도구를 완전히 숙달하는 것에서 시작할 필요가 없다. 에이전트가 안내하는 프로젝트는 전체 연결고리를 일찍 드러내, 학습자가 어느 부분에서 더 깊은 학습이 필요한지 판단하게 해줄 수 있다.
엔지니어링 조직에는 더 신중한 메시지가 적용된다. 에이전트형 워크플로는 사양, 코드, 보고서, 설계 이력을 연결할 수 있지만, 팀은 검토와 출처 관리를 유지해야 한다. 가치는 검증 없이 AI 출력을 받아들이는 데서가 아니라 더 빠른 증거 순환에서 나온다.
EDA 제공업체에게 상호운용성은 경쟁 요인이 될 것이다. 에이전트는 보고서, 제약 조건, 작업, 프로젝트 상태에 구조적으로 접근해야 한다. 이러한 인터페이스를 신뢰성 있게 만드는 공급업체는 전문 엔지니어링 가치를 포기하지 않고도 더 광범위한 오케스트레이션에 참여할 수 있다.
Microsoft Discovery는 검증된 도구들 사이에서 안내자 역할을 할 때 칩 설계의 장벽을 가장 설득력 있게 낮춘다. 이 실험은 위압적인 과정을 탐색 가능한 과정으로 바꾼다. 검증, 제조 지식, 전문가 판단이 여전히 상한을 규정하더라도, 이는 접근성의 실질적인 변화다.
다음 질문은 에이전트가 또 하나의 레이아웃을 생성할 수 있는지가 아니다. 독립 학습자가 과정을 재현할 수 있는지, 전문가가 이를 개선할 수 있는지, 상용 팀이 측정된 결과를 신뢰할 수 있는지가 핵심이다. 이 세 가지 시험이 이것이 새로운 엔지니어링 인터페이스가 될지, 아니면 인상적인 교육용 시연으로 남을지를 결정할 것이다.
