Panmnesia CXL 스케일업 패브릭, AI 서버를 랙의 한계 너머로 확장

Panmnesia는 지금까지 CXL 배포를 제한해 온 전기적 거리 한계를 넘어, 랙 간 코히어런트 통신을 확장하는 CXL 스케일업 패브릭을 제안했다. 이 설계는 CPU, 가속기, 메모리를 더 큰 공유 도메인 안에 배치한다. 저자들은 한 구성에서 최대 960개의 가속기를 포괄할 수 있다고 말한다.

이는 오늘날 서버에 도입되는 메모리 확장 제품보다 Compute Express Link, 즉 CXL에 훨씬 더 야심 찬 역할을 부여하는 구상이다. CXL은 하드웨어가 데이터 일관성을 유지하는 가운데 프로세서와 장치가 메모리를 공유할 수 있도록 하는 개방형 인터커넥트다. Panmnesia와 Meta 소속 연구자 2명은 이러한 의미 체계를 AI 데이터센터의 더 넓은 범위까지 확장할 수 있는지 묻고 있다.

이 제안이 Meta가 이런 패브릭을 배포할 계획임을 입증하는 것은 아니다. 또한 960개 가속기로 구성된 완전한 시스템이 프로덕션 워크로드를 실행한 결과도 제시하지 않는다. 실제 경쟁 구도는 하드웨어 코히어런트 스케일업과, 현재 랙 간 리소스를 연결하는 Ethernet 또는 InfiniBand 네트워크 사이에 있다.

Panmnesia CXL 스케일업 패브릭, 랙 경계를 새롭게 정의하다

이 제안은 랙 경계를 코히어런트 컴퓨터의 영구적 경계가 아니라 엔지니어링 제약으로 본다.

이 아키텍처는 2026년 8월 10일 Nature Reviews Electrical Engineering에 온라인으로 게재된 리뷰 논문에 등장했다. 저자 10명은 Panmnesia 소속이며, Kayvon Shakeri와 Han Wang은 Meta Infra 소속이다.

CXL 스케일업 리뷰는 “하나의 칩과 같은” 데이터센터를 설명한다. 이 표현은 랙이 문자 그대로 하나의 프로세서가 된다는 뜻은 아니다. 공유 주소 지정과 순서가 보장된 트랜잭션을 포함한 친숙한 칩 수준의 특성을 더 큰 물리 시스템으로 확장한다는 의미다.

대부분의 프로덕션 서버는 여전히 비교적 고정된 노드를 중심으로 리소스를 구성한다. 호스트 프로세서는 로컬 메모리를 소유하고, 짧은 전기적 링크로 가속기에 연결된다. 워크로드가 서버 또는 랙 경계를 넘으면 Ethernet이나 InfiniBand가 데이터를 이동시킨다.

이 모델은 거대한 클러스터로 확장할 수 있지만, 원격 통신은 로컬 메모리 연산과 다르게 작동한다. 소프트웨어는 메시지를 준비하고, 네트워크 스택을 통해 데이터를 이동하며, 복사나 동기화를 조율해야 한다. 혼잡과 경로 변화도 완료 시간의 변동성을 초래할 수 있다.

제안된 패브릭은 더 넓은 영역에서 메모리와 유사한 접근 방식을 유지하려 한다. 고연결성 논블로킹 스위치, 링크 가속 유닛, 패브릭 컨트롤러를 결합한다. 이 구성 요소들은 트래픽, 코히어런스, 복구, 리소스 배치를 조율한다.

Panmnesia는 검토된 구성에서 CPU가 16개의 가속기를 직접 조율할 수 있으며, 이는 기준 구성의 2개와 비교된다고 말한다. 저자들은 또한 최대 960개의 가속기를 포함하는 코히어런스 도메인을 설명하며, 이는 인용된 기준 플랫폼의 약 13배다.

코히어런스 도메인은 일관된 메모리 뷰를 공유하는 구성 요소 집합이다. 한 장치가 캐시된 데이터를 변경하면, 시스템은 다른 참여자가 오래된 버전을 계속 사용하지 않도록 보장한다. 이러한 동작을 확장하면 일부 소프트웨어 조율은 줄어들지만, 인터커넥트가 더 많은 상태를 책임져야 한다.

저자들은 또한 서버 간 수백 나노초 수준의 왕복 접근 시간을 추정한다. 기존 네트워크 기반 경로는 마이크로초 범위에서 작동할 수 있다. 이 수치는 완전히 구축된 데이터센터에서 독립적으로 벤치마크된 성능이라기보다, 아키텍처가 의도하는 효과를 보여준다.

이 구분은 중요하다. 제안은 기존 기술 궤적을 확장하지만, 최대 구성은 여전히 설계 목표에 머물러 있다. 물리 구성 요소와 데이터센터 전반의 시스템은 서로 다른 검증 단계에 있다.

AI 인프라에 더 빠른 가속기만으로는 부족한 이유

AI 서버는 설치된 컴퓨팅, 메모리, 대역폭이 같은 비율로 확장되는 경우가 드물기 때문에 압박을 받고 있다.

대규모 워크로드에 필요한 모든 모델, 활성화 데이터, 캐시를 단일 가속기에 담을 수 없기 때문에 AI 학습과 추론은 프로세서 간에 작업을 분할한다. 가속기를 추가하면 이론적 연산 능력은 늘어나지만, 이러한 장치는 매개변수, 중간 결과, 메모리 내용을 계속 교환해야 한다.

대규모 언어 모델 추론은 특히 뚜렷한 메모리 문제를 제시한다. 활성 시퀀스마다 이후 토큰을 생성하는 데 필요한 어텐션 데이터를 저장하는 키-값 캐시가 생성된다. 모델 자체가 변하지 않더라도 더 긴 컨텍스트와 더 많은 동시 사용자는 이 캐시를 확장한다.

운영자는 CPU, 메모리, 가속기의 비율이 고정된 서버를 구매할 수 있다. 그러나 추가 메모리가 필요한 워크로드는 사용률이 낮은 컴퓨팅 리소스까지 더 확보하도록 강제할 수 있다. 반대로 한 노드의 여유 메모리는 다른 곳에서 메모리가 부족한 작업에 별 도움이 되지 않는다.

CXL 풀링은 이러한 구매 결정을 일부 분리한다. 예를 들어 CXL Type-3 장치는 또 하나의 범용 서버처럼 동작하지 않으면서 호스트에 메모리를 제공한다. 스위칭을 이용하면 모든 리소스를 하나의 머신에 영구적으로 할당하는 대신 여러 호스트가 풀에 접근할 수 있다.

Meta는 이미 더 제한적인 프로덕션 활용 사례를 설명했다. Vistara 프로젝트는 맞춤형 CXL 메모리 확장 칩을 통해 회수된 DDR4 메모리를 최신 서버에 연결한다. ISCA 2026에서 발표된 결과에 따르면, 평가된 분산 추론 워크로드는 최대 25% 적은 서버를 필요로 했다.

Meta는 또한 한 분산 캐시 워크로드에서 평균 쿼리 처리 시간이 약 29% 줄었다고 보고했다. 이 결과는 서버 내부의 실용적인 메모리 확장에 관한 것이다. Panmnesia의 완전한 랙 간 아키텍처를 검증하는 것은 아니다.

그럼에도 Vistara는 더 광범위한 제안을 진지하게 볼 중요한 이유를 제공한다. CXL은 더 이상 유용한 하드웨어를 기다리는 사양에만 머물지 않는다. 한 하이퍼스케일러는 코히어런트 메모리 확장이 프로덕션 환경에서 서버 수와 워크로드 성능을 바꿀 수 있음을 보여줬다.

Panmnesia는 이 경로의 다른 측면을 추구해 왔다. 이 회사는 CXL이 연결할 수 있는 장치 수를 확장하기 위한 컨트롤러 및 스위칭 기술을 개발한다. ISCA 2026에서 저지연 컨트롤러와 포트 기반 라우팅 스위치의 실리콘 결과를 발표했다.

실리콘 평가는 최대 64개 노드에 이르는 구성에서 안정적으로 동작했다고 보고했다. 이 결과는 제안된 960가속기 배포가 아니라 Panmnesia의 컨트롤러 및 스위치 연구에 해당한다.

Meta와 Panmnesia의 프로젝트는 함께 서로 다른 두 격차를 줄인다. Meta는 운영자가 실제 인프라에서 CXL을 사용해야 할 이유를 보여준다. Panmnesia는 기존 PCIe 설계에서 비롯된 모든 지연 비용을 감수하지 않고도 특수 하드웨어가 직접 연결 메모리를 넘어 확장할 수 있는 방식을 보여준다.

이 압박은 가속기 공급업체와 네트워크 공급업체에도 미친다. 코히어런트 패브릭이 AI 시스템 내부의 더 많은 통신을 담당한다면, 일부 트래픽은 네트워크 스택을 거치지 않을 수 있다. Ethernet과 InfiniBand는 여전히 필수적이겠지만, 메모리 접근과 네트워킹의 경계는 이동하게 된다.

고정 홉 하드웨어, 네트워크 변동성을 겨냥하다

핵심 메커니즘은 단순히 원시 링크 속도만이 아니다. 데이터와 코히어런스 작업을 위한 더 예측 가능한 경로다.

네트워크 기반 AI 시스템은 여러 계층의 추상화를 받아들이며 거리를 극복한다. 요청은 원격 메모리나 다른 가속기에 도달하기 전 소프트웨어, 네트워크 인터페이스 컨트롤러, 스위치, 큐, 프로토콜 처리를 거칠 수 있다. 이러한 유연성은 대규모 배포를 지원하지만 지연 시간의 변동성도 만든다.

리뷰는 빠른 요청과 느린 요청 사이의 이 편차를 시스템 수준의 장애물로 지목한다. 동기화된 AI 작업은 흔히 가장 느린 참여자가 완료될 때까지 기다린 후 진행한다. 평균 지연 시간이 양호해 보이더라도 테일 지연 시간은 계속해서 가속기 활용률을 낮출 수 있다.

Panmnesia의 아키텍처는 프로세서, 가속기, 메모리를 트레이와 포드로 구성한다. 이어 고정되거나 제한된 수의 홉을 유지하도록 설계된 구조적 패브릭으로 이 유닛을 연결한다. 리소스 배치는 물리적 위치가 통신 시간에 영향을 주는 칩 플로어플래닝 개념을 따른다.

논블로킹 스위치는 사용 가능한 입력과 출력을 연결하면서, 관련 없는 전송이 동일한 내부 경로를 기다리도록 강제하지 않도록 설계된다. 높은 팬아웃은 하나의 스위칭 요소가 많은 엔드포인트에 도달할 수 있게 한다. 어느 특성도 경합을 없애지는 않지만, 둘 다 시스템 동작을 더 쉽게 계획하도록 만들 수 있다.

링크 가속 유닛은 그렇지 않으면 더 느린 개입이 필요한 작업을 관리한다. Panmnesia는 관련 캐시 데이터를 추적하고 오래된 사본을 무효화하는 것을 포함한 캐시 코히어런스 기능용 하드웨어를 설명한다. 패브릭 컨트롤러는 시스템 수준의 조율과 리소스 관리를 제공한다.

Panmnesia의 컨트롤러 연구는 CXL 프로토콜 경로 내부의 오버헤드도 겨냥한다. CXL이 PCIe 물리 계층을 사용하기 때문에, 많은 초기 구현은 PCIe 지향 컨트롤러 설계를 적용했다. 이 접근법은 개발을 단순화했지만 주변 장치 트래픽을 위해 설계된 버퍼링 및 동기화 선택을 그대로 유지했다.

회사는 컨트롤러가 내부 계층 간에 버퍼를 공유하고, 그들 사이의 일부 동기화를 제거한다고 말한다. 스위치는 엔드포인트 식별자에 따라 트래픽을 전달하는 포트 기반 라우팅을 사용한다. 기존 계층 기반 라우팅은 장치를 트리 형태의 구성으로 제한한다.

포트 기반 라우팅은 더 유연한 토폴로지와 경로 선택을 허용한다. 이 스위치는 두 방식을 모두 지원해 계층 구조가 여전히 적합한 곳에서 호환성을 제공한다. Panmnesia는 이러한 변경이 트래픽이 스위치를 통과할 때 발생하는 지연 시간 상당 부분을 상쇄한다고 주장한다.

컨트롤러 설계가 중요한 이유는 추가되는 모든 홉이 CXL의 가치 제안을 위협하기 때문이다. 리소스를 공유하면서도 메모리를 예측할 수 없을 정도로 느리게 만드는 패브릭은 병목을 없애지 못한 채 옮길 수 있다.

하드웨어 코히어런스는 반복적인 데이터 복사도 제거할 수 있다. CPU와 가속기는 컨트롤러가 일관성을 강제하는 공유 메모리를 기반으로 작업할 수 있다. 소프트웨어에는 여전히 할당 및 스케줄링 정책이 필요하지만, 모든 전송을 명시적인 네트워크 교환으로 구현할 필요는 없다.

대규모 공유 캐시가 필요한 가속기를 갖춘 추론 서비스를 생각해 보자. 네트워크 기반 시스템은 캐시를 분할하거나, 항목을 복사하거나, 원격 직접 메모리 접근을 통해 원격 블록을 가져올 수 있다. 반면 코히어런트 패브릭은 하드웨어 프로토콜로 관리되는 주소 지정 가능한 용량으로 메모리를 제시한다.

그렇다고 원격 메모리가 로컬 메모리가 되는 것은 아니다. 거리, 스위치, 매체 변환, 메모리 장치는 여전히 지연 시간을 더한다. 장점은 소프트웨어가 인식하고 그에 맞춰 스케줄링할 수 있는 안정적인 접근 모델이다.

이 지점에서 Panmnesia CXL 스케일업 패브릭은 단순히 더 빠른 케이블과 구별된다. 이 패브릭은 제어 기능을 내부로 옮긴 뒤 통신 경로가 규칙적으로 유지되도록 물리 리소스를 배치한다. 성공 여부는 규모가 커질수록 전체 시스템이 이러한 특성을 유지하는 데 달려 있다.

광 기반 CXL, 도달 범위를 넓히지만 엔지니어링 방정식도 바꾼다

광 링크는 전기적 도달 거리 문제를 해결하지만, 이 제안이 아직 해소하지 못한 비용, 전력, 신뢰성, 통합 문제를 수반한다.

고속 전기 신호는 서버 내부 트레이스와 인접 장비를 잇는 케이블을 포함한 짧은 연결에서 잘 작동한다. 데이터 전송률과 거리가 늘어날수록 신호 손실은 관리하기 어려워진다. 리타이머는 신호를 복원할 수 있지만, 추가되는 구성 요소마다 전력을 소비하고 지연 시간을 더한다.

광섬유는 거리 증가에 따른 손실을 더 적게 억제하면서 고대역폭 트래픽을 더 멀리 전송한다. CXL over optics는 전기 프로토콜을 전송용 광 신호로 변환한 뒤 수신 엔드포인트 인근에서 다시 전기 신호로 변환한다. 이 접근 방식은 CXL을 구리 케이블의 실질적인 도달 범위 너머까지 확장할 수 있다.

이 리뷰는 현행 링크 한계를 넘어서는 경로로 전기·광 통합을 논의한다. 여러 랙을 아우르는 코히어런트 도메인은 이상화된 전기 연결에 의존할 수 없기 때문에 중요하다. 물리적 전송 매체는 배포 팀에 맡겨지는 세부 사항이 아니라 아키텍처의 일부가 된다.

광 CXL은 기술적으로 신뢰할 만하다. Rambus, Samtec, Viavi는 이전에 광 케이블을 활용한 원격 CXL 메모리 확장 구성을 시연했다. MACOM 역시 PCIe 및 CXL 트래픽을 광섬유로 전송하기 위한 칩셋을 선보였다.

Marvell은 광 PCIe 및 CXL 연결성을 더 광범위한 데이터센터 포트폴리오에서 제시했다. 2026년 Marvell 저자들의 연구 논문은 대규모 언어 모델 캐시 저장을 위한 포토닉 CXL 메모리 어플라이언스를 제안했다. 보고된 결과는 널리 배포된 제품이 아니라 에뮬레이션과 시뮬레이션에서 나온 것이다.

더 넓은 시장도 같은 방향으로 움직이고 있다. NVIDIA는 이미 InfiniBand 및 Ethernet 네트워킹 시스템 전반에 광 트랜시버를 사용하고 있다. Optical Compute Interconnect 그룹은 스케일업 AI 시스템을 위한 개방형·프로토콜 비종속 광 연결을 개발 중이다.

이러한 움직임은 컴퓨팅 인근 광 연결의 필요성을 뒷받침한다. 동시에 경쟁도 만든다. 데이터센터 운영자는 CXL 의미 체계와 밀접하게 연결된 단일 아키텍처보다 여러 프로토콜을 전송할 수 있는 광 계층을 선호할 수 있다.

CXL 4.0 specification은 대역폭을 늘리고 더 큰 시스템을 겨냥한 기능을 도입했다. 그러나 사양이 존재한다고 해서 서로 다른 공급업체의 광 모듈, 스위치, 호스트, 관리 소프트웨어가 요구 지연 시간에서 상호 운용된다는 보장은 없다.

각 전기·광 변환은 새로운 장애 지점을 만든다. 레이저는 노화하고, 커넥터에는 오염 물질이 쌓이며, 열 조건은 구성 요소에 영향을 준다. 엔지니어는 더 큰 코히어런트 도메인을 방해하지 않고 장애가 난 광 레인을 격리할 수 있는지 판단해야 한다.

전력도 또 다른 제약이다. 충분한 거리와 대역폭에서는 광 연결이 전기 링크보다 더 효율적일 수 있다. 그러나 트랜시버와 변환 전자 장치는 여전히 에너지를 소비한다. 손익분기점은 도달 거리, 레인 속도, 패키징, 사용률, 냉각에 따라 달라진다.

비용 비교에도 같은 수준의 주의가 필요하다. 풀링은 유휴 자원을 줄일 수 있지만, 광 패브릭은 스위치, 모듈, 컨트롤러, 광섬유, 운영 복잡성을 추가한다. 서버 수를 줄여 얻는 절감 효과는 서비스 수명 전체에 걸친 패브릭의 총비용을 넘어야 한다.

지연 시간은 전파 시간보다 더 많은 차원을 가진다. 깨끗한 광 채널이 큐잉, 프로토콜 재시도, 주소 변환, 코히어런스 트래픽을 없애지는 않는다. 주장되는 수백 나노초 범위는 부하, 장애, 혼합 접근 패턴에서도 유지돼야 한다.

이 문제들이 장거리 CXL을 무효화하는 것은 아니다. 이는 아키텍처를 인프라로 전환하기 위해 필요한 작업을 규정한다. 결정적 증거는 고립된 링크 측정이 아니라 엔드투엔드 시스템에서 나올 것이다.

진짜 경쟁은 코히어런트 스케일업과 네트워크형 스케일아웃의 대결이다

CXL이 의미를 가지기 위해 Ethernet이나 InfiniBand를 대체할 필요는 없지만, 오늘날 이들 네트워크가 처리하는 트래픽에 대한 제어권을 확보해야 한다.

스케일업은 구성 요소들이 더 크고 긴밀하게 결합된 하나의 컴퓨터처럼 동작하도록 연결한다. 스케일아웃은 독립적인 컴퓨터들을 네트워크로 연결한다. AI 데이터센터는 시스템 내부의 짧은 독점 링크와 시스템 간을 잇는 네트워크 패브릭을 모두 사용한다.

NVIDIA의 NVLink와 NVLink Switch는 지원 플랫폼 내에서 긴밀하게 결합된 가속기 통신을 제공한다. UALink는 가속기를 위한 개방형 스케일업 인터커넥트를 확립하는 것을 목표로 한다. Ethernet과 InfiniBand는 랙과 대규모 클러스터 전반에서 AI 트래픽을 이동시키는 주요 선택지로 남아 있다.

CXL은 다른 출발점에서 시작됐다. 초기 매력은 메모리 확장, 티어링, 풀링에 집중됐다. PCIe 물리 계층 위에서 캐시 코히어런트 프로토콜을 제공하며, 가속기에 국한되지 않은 장치를 지원한다.

Panmnesia의 제안은 이 역할을 넓히려 한다. CPU가 여러 랙에 걸쳐 더 많은 가속기와 공유 메모리를 주소 지정할 수 있다면, CXL 패브릭은 완전한 AI 팟을 위한 시스템 백플레인에 가까워진다. 네트워킹은 그 코히어런트 팟들을 더 먼 거리에서 연결하게 된다.

이 구분이 가장 설득력 있는 경우는 빈번하고 세분화된 메모리 접근이 발생하는 워크로드다. 소프트웨어 비중이 높은 네트워크 경로로 많은 작은 요청을 보내면 상당한 오버헤드가 발생할 수 있다. 하드웨어 코히어런스는 이런 접근을 더 직접적이고 예측 가능하게 만들 수 있다.

네트워크형 스케일아웃은 느슨하게 결합된 서비스와 장애 격리에 여전히 더 적합하다. 서버 하나가 재시작되더라도 반드시 모든 피어를 방해할 필요는 없다. 운영자는 Ethernet 관리를 잘 이해하고 있으며, 시장에는 폭넓은 호환 하드웨어가 존재한다.

거대한 코히어런스 도메인은 자체적인 조정 비용을 수반한다. 더 많은 장치가 참여할수록 컨트롤러는 소유권과 캐시된 복제본을 추적해야 한다. 이러한 메커니즘이 만드는 트래픽은 애플리케이션이 유용한 데이터를 옮기지 않을 때조차 대역폭을 소모할 수 있다.

장애 동작은 특히 중요해진다. 리뷰는 전체 서버를 서비스에서 제외하는 대신 장애 장치를 교체하는 방식을 구상한다. 이를 달성하려면 정밀한 오류 격리, 일관된 상태 복구, 변경된 토폴로지에 적응할 수 있는 소프트웨어가 필요하다.

보안 경계도 이동한다. 메모리 의미 체계 기반 접근은 명시적 엔드포인트를 갖는 패킷 기반 서비스와 다르게 자원을 노출할 수 있다. 접근 제어, 격리, 암호화, 관측 가능성은 전체 패브릭에서 작동해야 한다.

공식 CXL architecture는 표준화된 프로토콜 기반을 제공하지만, 운영자에게는 그 위의 오케스트레이션이 여전히 필요하다. 스케줄러는 어떤 메모리가 로컬인지, 어떤 메모리가 원격인지, 어떤 가속기들이 가장 짧은 경로를 공유하는지 이해해야 한다.

애플리케이션은 통합 주소 공간의 모든 바이트가 동일한 성능을 낸다고 가정할 수 없다. 페이지 배치와 메모리 티어링은 워크로드가 풀링된 용량의 이점을 얻는지 결정한다. 잘못된 배치는 편리한 주소 지정을 반복적인 원격 접근 지연으로 바꿀 수 있다.

이는 네트워크 공급업체에 자동 패배가 아닌 기회를 만든다. 스마트 네트워크 인터페이스 컨트롤러, 원격 직접 메모리 접근, 최적화된 집합 통신 라이브러리는 스케일아웃 오버헤드를 계속 줄이고 있다. Ethernet 공급업체도 AI 워크로드를 위한 혼잡 제어와 텔레메트리를 추가하고 있다.

가장 가능성 높은 결과는 계층 구조다. 독점 가속기 링크는 가장 짧은 스케일업 도메인을 지배할 수 있다. CXL은 더 넓은 팟에 걸쳐 메모리와 이기종 자원을 연결할 수 있다. Ethernet이나 InfiniBand는 팟, 건물, 지리적으로 분리된 시설을 연결할 수 있다.

Panmnesia의 설계가 중요한 이유는 이 계층들 사이의 경계를 옮기자고 주장하기 때문이다. 이 회사는 단순히 더 많은 메모리 슬롯을 제공하는 것이 아니다. CXL이 AI 시스템의 통신 및 제어 평면에서 더 큰 부분을 맡아야 한다고 제안하고 있다.

리뷰 논문은 960개 가속기 배포가 아니다

증거는 진지한 아키텍처 방향을 뒷받침하지만, 완성된 데이터센터 제품이나 확정된 Meta 배포 계획을 의미하지는 않는다.

Nature 출판물은 제안된 전체 규모로 작동하는 완성 시스템 하나에 대한 보고서가 아니라 리뷰다. 아키텍처 분석, 기존 기술, 검증된 구성 요소를 결합한다. 독자는 각 증거 범주를 구분해야 한다.

Panmnesia는 자사의 컨트롤러와 링크 가속 유닛이 실리콘 검증을 완료했다고 밝혔다. 패브릭 스위치는 제작됐으며 사전 출시 실리콘이 공급됐다. 별도의 ISCA 연구는 최대 64개 노드에서 안정적인 동작을 보고했다.

이러한 이정표는 팹리스 반도체 기업에 의미가 있다. 아키텍처의 일부가 도식과 소프트웨어 모델을 넘어섰음을 보여준다. 하지만 960개 가속기와 여러 광 랙에 걸친 코히어런트 동작을 확인해 주지는 않는다.

대규모와 지연 시간 비교는 아키텍처가 제공하도록 설계된 내용을 설명한다. 독립적인 워크로드, 지속적인 트래픽, 구성 요소 장애, 멀티벤더 하드웨어는 더 작은 테스트가 놓치는 제약을 드러낼 수 있다.

Meta의 역할도 정확한 표현이 필요하다. Meta Infra 연구원 두 명이 리뷰를 공동 저술하고 논의에 기여했다. 이 출판물에는 Meta가 Panmnesia의 제안 패브릭을 구축하겠다는 약속이 담겨 있지 않다.

Meta가 공개적으로 설명한 CXL 배포 사례는 최신 서버에서 DDR4 모듈을 재활용하는 메모리 확장 시스템 Vistara다. 해당 기업의 데이터센터 네트워크는 개별 시스템을 넘어선 통신에서 여전히 Ethernet 기반 인프라에 의존한다.

연구 협업은 제품 로드맵이 되지 않더라도 미래 설계에 영향을 줄 수 있다. Meta는 많은 기술을 평가하며, 하이퍼스케일러는 전사적 배포로 이어지지 않는 유망한 연구를 자주 공개한다.

Panmnesia 역시 더 폭넓은 CXL 도입에 직접적인 상업적 이해관계를 갖고 있다. 저자 10명은 이 회사와 연결돼 있으며, 리뷰의 이해 상충 문구는 이러한 관계를 명시한다. 이는 기술적 주장을 무효화하지 않지만, 외부 검증이 필수적임을 뜻한다.

960개 가속기라는 수치는 실질적인 질문을 제기한다. 시스템은 얼마나 많은 디렉터리 상태를 유지해야 하는가? 공유 쓰기 상황에서 코히어런스 트래픽은 어떻게 증가하는가? 스위치, 링크, 엔드포인트 장애 이후 패브릭은 얼마나 빠르게 복구되는가?

소프트웨어도 또 다른 시험대다. 운영체제는 CXL 메모리를 노출할 수 있지만, AI 프레임워크와 스케줄러는 언제 이를 사용할지 결정해야 한다. 소프트웨어가 지연 시간에 민감한 데이터를 소비하는 가속기에서 반복적으로 멀리 배치한다면, 명목상 공유 풀은 거의 가치를 제공하지 못한다.

상호 운용성도 그에 못지않게 어려울 수 있다. 유용한 패브릭은 여러 공급업체의 프로세서, 가속기, 메모리 장치, 스위치, 광 링크를 결합해야 한다. 독점 확장은 한 구성을 개선할 수 있지만 개방형 표준의 경제적 근거를 약화시킬 수 있다.

따라서 업계는 두 가지 지름길을 피해야 한다. 전체 시스템이 존재하지 않는다는 이유만으로 이 작업을 일축해서는 안 된다. 동시에 아키텍처 추정치를 생산 환경 벤치마크로 묘사해서도 안 된다.

가장 신뢰할 만한 해석은 그 두 극단 사이에 있다. Panmnesia는 관련 실리콘을 검증했고 실제 통신 문제를 다루는 시스템을 제시했다. 최대 성능 및 규모 주장은 여전히 엔드투엔드 검증이 필요하다.

장거리 CXL 준비 여부를 보여줄 세 가지 신호

다음 단계는 또 하나의 아키텍처 다이어그램이 아니라 전체 시스템 검증, 광 상호 운용성, 소프트웨어 도입에 달려 있다.

첫 번째 신호는 대표적인 AI 워크로드를 실행하는 랙 간 프로토타입이다. 이는 제안된 스위치 계층을 통해 프로세서, 가속기, 풀링 메모리를 연결해야 한다. 공개 결과에는 중앙값 및 꼬리 지연 시간, 경합 상황의 대역폭, 전력 사용량, 장애 후 복구가 포함돼야 한다.

960개 가속기 목표에 근접한 테스트는 Panmnesia의 주장을 강력하게 뒷받침할 것이다. 더 작은 시스템도 어떤 한계가 물리적, 아키텍처적, 경제적인지 설명한다면 여전히 가치가 있다. 시뮬레이션에 국한된 결과는 핵심 배포 문제를 미해결 상태로 남길 것이다.

두 번째 신호는 멀티벤더 CXL-over-optics 시연이다. 독립 공급업체의 호스트 실리콘, 스위치, 광 모듈, 메모리 장치를 결합해야 한다. 운영자가 패브릭을 재설계하지 않고도 한 구성 요소를 교체할 수 있을 때 표준 준수의 중요성은 가장 커진다.

이러한 시연은 변환 지연 시간과 전송 비트당 에너지와 함께 도달 거리 및 레인 속도를 보고해야 한다. 링크 복구와 오류 처리도 보여줘야 한다. 광 도달 거리는 그 결과로 만들어진 시스템이 관리 가능한 상태를 유지할 때에만 유용하다.

세 번째 신호는 코히어런트 리소스를 성능 계층으로 다루는 소프트웨어 지원이다. 운영체제, 스케줄러, AI 프레임워크에는 토폴로지 인식 기능이 필요하다. 이들은 지연 시간, 용량, 현재 혼잡도에 따라 모델 상태와 캐시 데이터를 배치해야 한다.

개발자는 이러한 소프트웨어를 측정 가능한 애플리케이션 성과와 연결하는 프로덕션 사례 연구를 주시해야 한다. 유용한 지표로는 첫 토큰 생성 시간, 초당 토큰 수, 가속기 활용률, 워크로드당 필요한 서버 수 등이 있다.

엔터프라이즈 구매자에게 핵심 질문은 CXL이 기술적으로 흥미로운지 여부가 아니다. 컴포저블 인프라가 문제 해결과 용량 계획을 더 어렵게 만들지 않으면서 활용률을 높일 수 있는지가 관건이다.

엔지니어에게 이 제안은 서버 경계의 정의를 바꾼다. 궁극적으로 서비스는 여러 랙에 걸친 리소스에 접근하고, 하드웨어는 소프트웨어 스택 아래에서 코히어런스를 처리할 수 있다. 이는 한 계층을 단순화할 수 있지만, 다른 영역에서는 토폴로지 인식의 중요성을 높인다.

지식 근로자와 AI 사용자에게 이러한 하드웨어 선택은 서비스 응답성과 컨텍스트 용량에 영향을 미친다. 더 큰 공유 메모리 풀은 더 긴 대화나 더 많은 동시 요청을 지원할 수 있지만, 데이터 이동이 예측 가능하게 유지될 때에만 가능하다.

이러한 주장을 평가하는 팀은 그 근거가 되는 논문, 벤치마크 세부 정보, 공급업체 공개 자료를 보존해야 한다. 검색 가능한 기술 지식 베이스는 미래 결과를 오늘의 아키텍처 약속과 비교하는 데 도움이 될 수 있다.

Panmnesia CXL scale-up fabric은 랙 제약형 코히어런스를 넘어설 신뢰할 만한 경로를 제시했다. 이제 업계에는 완전한 광학 시스템, 독립적인 워크로드 데이터, 그리고 토폴로지를 지능적으로 활용할 수 있는 소프트웨어가 필요하다. 이 근거를 가장 먼저 공개할 공급업체는 어디일까?