Panmnesia Meta CXL 아키텍처, AI 컴퓨팅을 랙 너머로 확장

Panmnesia와 Meta는 하나의 일관된 컴퓨팅 도메인 안에서 최대 960개의 AI 가속기를 연결할 수 있는 CXL 아키텍처를 제안했다. 이 설계는 긴밀히 결합된 랙 시스템과 기존 데이터센터 네트워크 사이의 경계에 도전한다. 다만 중요한 단서가 있다. 이는 일부 실리콘 구성 요소를 기반으로 한 아키텍처 제안이지, 960개 가속기를 실제 운영 환경에 배포한 사례는 아니다.

Panmnesia Meta CXL 아키텍처는 2026년 8월 10일 Nature Reviews Electrical Engineering에 게재된 리뷰 논문에 소개됐다. 이 아키텍처는 CPU, 가속기, 메모리가 하나의 대형 프로세서 내부 구성 요소처럼 동작하도록 하는 것을 목표로 한다. Compute Express Link, 즉 CXL은 공유 메모리 접근과 하드웨어 관리형 캐시 일관성을 지원하는 개방형 인터커넥트다.

이 목표는 CXL을 NVLink, Ethernet, InfiniBand를 포함한 기존 스케일업 링크 및 스케일아웃 네트워크와 나란히 놓는다. 이들 기술은 분산 컴퓨팅의 서로 다른 부분을 해결한다. 논문은 CXL이 예측 가능하고 메모리와 유사한 통신을 AI 데이터센터 전반으로 더 넓게 확장할 수 있다고 주장한다.

이 제안이 중요한 이유는 대규모 AI 작업이 참여 장치 가운데 가장 느린 장치를 기다리는 경우가 많기 때문이다. 가속기를 추가하면 이론적 처리 용량은 늘어나지만, 통신 경로도 증가하고 지연이 발생할 가능성도 커진다. 따라서 핵심 경쟁 구도는 CXL과 특정 벤더 간의 대결이 아니다. 긴밀히 동기화된 AI 작업에서 하드웨어 관리형 일관성과 소프트웨어 조정형 네트워킹의 경쟁이다.

Panmnesia Meta CXL 아키텍처가 실제로 제안하는 것

이 제안은 CXL을 서버 메모리 확장에서 AI 시스템용 랙 간 스케일업 패브릭으로 확장한다.

동료 심사를 거친 CXL architecture review는 데이터센터 설계를 위한 “하나의 칩과 같은” 접근법을 설명한다. 이 표현은 모든 서버가 물리적으로 하나로 융합된다는 뜻은 아니다. 분리된 리소스가 대형 컴퓨팅 패키지 내부와 유사한 통신 및 메모리 규칙을 따른다는 의미다.

현재 AI 시스템은 일반적으로 여러 통신 계층으로 구성된다. 하나의 서버나 랙 내부의 가속기는 특수한 고대역폭 링크를 사용할 수 있다. 랙 간 트래픽은 대체로 Ethernet 또는 InfiniBand 네트워크를 통해 이동한다. 소프트웨어, 네트워크 인터페이스, 프로토콜 스택, 데이터 복사는 이러한 교환을 조정하는 데 도움을 준다.

이러한 계층은 라우팅 유연성과 장애 분리를 제공한다. 하지만 타이밍의 예측 가능성은 낮아질 수 있다. 요청은 서로 다른 큐 깊이, 소프트웨어 활동, 혼잡도, 경로 길이에 직면할 수 있다. 대규모 동기식 작업은 참여 가속기가 집단 통신 또는 동기화 지점에서 함께 대기하는 경우가 많기 때문에 이러한 차이를 크게 받는다.

리뷰는 더 빠른 작업과 더 느린 작업 사이의 변동을 뜻하는 지연시간 분산을 핵심 제약으로 지목한다. 평균 지연시간도 여전히 중요하지만, 낮은 평균값은 심각한 이상치를 감출 수 있다. 한 참여자의 지연으로 수백 개의 다른 가속기가 대기 상태에 놓일 수 있다.

Panmnesia와 Meta는 트레이, 포드, 패브릭 수준 리소스의 구조화된 계층 전반으로 일관성 도메인을 확장하는 방안을 제안한다. 캐시 일관성은 공유 데이터의 복사본을 프로세서와 장치 전반에서 일치된 상태로 유지하는 메커니즘이다. 하드웨어 관리형 일관성은 애플리케이션이 네트워크 소프트웨어를 통해 모든 이동을 조정해야 하는 필요성을 줄인다.

제안된 아키텍처는 세 가지 핵심 하드웨어 요소에 의존한다. 높은 팬아웃의 논블로킹 스위치는 내부 경합을 제한하면서 많은 리소스를 연결한다. 링크 가속 유닛은 장치 측 통신 기능을 처리한다. 패브릭 컨트롤러는 더 큰 도메인 전반의 리소스를 구성하고 관리한다.

이 계층 구조는 고정되거나 일정한 홉 수를 유지하려 한다. 홉은 데이터가 중간 연결 또는 스위치를 통과할 때마다 발생한다. 이러한 경로를 일관되게 유지하면 리소스가 서로 다른 물리적 위치에 있더라도 지연시간 변동을 줄일 수 있다.

이는 단일 서버에 추가 메모리를 연결하는 것보다 더 야심 찬 구상이다. 공개된 설계는 CPU, 가속기, 메모리 장치를 조합 가능한 구성 요소로 다룬다. 워크로드는 모든 원격 구성 요소를 독립적인 네트워크 목적지로 취급하는 대신 공유 주소 구조를 통해 해당 리소스에 접근할 수 있다.

저자들은 하나의 일관성 도메인에 최대 960개의 가속기를 포함하는 구성을 설명한다. 이 수치는 더 큰 패브릭 전반에 가속기를 그룹화하는 논문의 아키텍처 배치에서 나온 것이다. 독립적으로 벤치마크된 운영 클러스터로 해석해서는 안 된다.

이 구분은 이야기의 핵심 긴장을 규정한다. 제안된 시스템은 랙 간 일관성을 위한 청사진을 제공하지만, 공개된 증거는 그 청사진의 일부만 검증한다. Nature의 게재는 아키텍처의 연구적 중요성을 뒷받침하지만, 상용 준비 상태를 인증하는 것은 아니다.

AI 인프라에 더 빠른 가속기만으로는 부족한 이유

압력의 원인은 부족한 연산 성능만이 아니라 동기식 통신, 메모리 용량, 예측하기 어려운 정지 현상이다.

AI 인프라 공급업체들은 수년간 가속기 처리량을 높여 왔다. 그러나 대형 모델은 작업을 더 많은 장치에 분산하며, 통신은 전체 실행 시간에서 점점 더 큰 비중을 차지한다. 각 가속기는 다른 구성 요소와 파라미터, 활성화값, 그래디언트 또는 라우팅 정보를 교환해야 한다.

동기식 학습 작업은 참여 장치가 모두 한 단계를 마친 뒤에야 다음 단계로 진행되는 경우가 많다. 더 빠른 장치도 다음 계산이 지연된 동료의 데이터에 의존한다면 단순히 계속 진행할 수 없다. 시스템이 커질수록 느린 경로를 만날 가능성도 증가한다.

Nature 리뷰는 AI 모델의 파라미터 수가 5년 안에 100만 배 증가했다고 설명한다. 이 비교는 논문의 동기를 보여주지만, 모델 크기만으로 인프라 요구 사항이 결정되는 것은 아니다. 아키텍처, 희소성, 정밀도, 워크로드 설계 역시 모델이 필요로 하는 컴퓨팅과 메모리 규모에 영향을 준다.

추론은 또 다른 압박 지점을 만든다. 대규모 추천 및 언어 시스템은 메모리 집약적 서비스를 여러 서버에 분산할 수 있다. 네트워크 기반 시스템도 이러한 작업을 처리할 수 있지만, 명시적인 데이터 전송, 소프트웨어 조정, 리소스 복제를 요구하는 경우가 많다.

CXL은 컴퓨팅과 원격 메모리 사이의 인터페이스를 바꾼다. 모든 원격 리소스를 네트워크 엔드포인트로 제시하는 대신, 메모리를 로드 및 스토어 연산을 통해 노출할 수 있다. 따라서 프로세서는 메모리 중심의 의미 체계를 사용해 연결되거나 풀링된 용량에 주소를 지정할 수 있다.

CXL specifications는 이용 가능한 설계 공간을 점진적으로 넓혀 왔다. 초기 버전은 호스트와 장치 간의 일관된 연결에 초점을 맞췄다. 이후 버전에서는 스위칭, 메모리 풀링, 장치 간 직접 통신, 더 폭넓은 패브릭 기능이 추가됐다.

이러한 발전은 Panmnesia와 Meta가 지금 이 제안을 내놓는 이유를 설명한다. CXL은 점대점 서버 연결 모델을 넘어섰다. 최신 패브릭 기능은 더 복잡한 토폴로지를 지원하지만, 표준 준수만으로 예측 가능한 데이터센터 성능이 보장되지는 않는다.

Meta는 이미 더 제한적인 운영 용도를 탐색했다. Vistara 메모리 확장기 칩은 회수된 DDR4 메모리를 CXL을 통해 최신 서버에 연결한다. 이 장치는 추가된 용량을 별도의 NUMA 노드, 즉 서로 다른 접근 특성을 지닌 메모리 영역으로 제시한다.

이 구현은 전체 데이터센터 일관성보다는 용량과 하드웨어 재사용 문제를 다룬다. 그럼에도 하이퍼스케일러가 CXL에 관심을 갖는 이유를 보여준다. 한 세대의 서버 하드웨어에 연결된 메모리는 호스트 플랫폼이 바뀐다고 해서 쓸모없어질 필요가 없다.

보도에 따르면 Meta는 MemServer 설계에서 로컬 DDR5 메모리와 더 느린 CXL 연결 DDR4를 결합한다. Linux는 자주 사용되는 페이지를 로컬 메모리에 유지하는 한편, 덜 자주 사용되는 페이지는 확장 계층으로 이동할 수 있다. 이 구성은 더 느린 메모리에 자주 접근하면 성능이 저하될 수 있으므로 워크로드 동작에 따라 달라진다.

Panmnesia는 2026년 6월 International Symposium on Computer Architecture에서 또 다른 결과를 보고했다. 자사의 ISCA deployment summary에 따르면, Meta는 CXL 메모리를 통해 분산 AI 추론에 필요한 서버 수를 최대 25% 줄였다.

같은 회사 보도자료는 Meta가 평균 분산 캐시 응답 시간을 약 29% 단축했다고 전한다. 이러한 결과는 특정 운영 서비스와 구성에 관한 것이다. 리뷰가 제시한 완전한 랙 간 아키텍처를 검증하는 것은 아니다.

그럼에도 이 수치는 더 큰 제안을 구체적인 경제적 문제와 연결한다. 활용되지 않는 메모리는 컴퓨팅 용량을 묶어둘 수 있고, 메모리 부족은 운영자가 서버를 추가하도록 만들 수 있다. 더 나은 풀링은 모든 장비에 가능한 최대 용량을 탑재하지 않고도 이러한 불균형을 줄일 수 있다.

따라서 즉각적인 압력은 경직된 서버 경계를 중심으로 구축된 인프라에 가해진다. 제한된 물리적 도메인 내에서 빠른 가속기 통신을 제공하는 독점적 스케일업 시스템에도 영향을 미친다. 구매자들은 예측 가능한 성능을 포기하지 않으면서 더 큰 설치 환경 전반에서 이러한 이점을 원한다.

하드웨어 일관성과 소프트웨어 조정형 네트워크의 대결

핵심 경쟁은 통제된 하드웨어 패브릭과 소프트웨어를 통해 분산 리소스를 조정하는 유연한 네트워크 사이에서 벌어진다.

Ethernet과 InfiniBand는 이미 매우 큰 AI 클러스터를 연결한다. 이들은 성숙한 라우팅, 운영, 보안, 장애 관리 기능을 지원한다. 이들의 확장성은 필수적이며, Panmnesia Meta CXL 아키텍처가 이를 대체하는 것은 아니다.

대신 이 제안은 네트워크 타이밍 변동으로 어려움을 겪는 작업을 겨냥한다. 기존 스케일아웃 통신에서는 소프트웨어가 원격 버퍼를 식별하고, 전송을 제출하고, 완료를 감지해야 하는 경우가 많다. 각 단계는 오버헤드나 지연시간 변동을 더할 수 있다.

CXL 패브릭은 연결된 장치 전반에서 공유 주소 모델을 유지할 수 있다. 하드웨어는 일관성 유지에도 참여할 수 있다. 이러한 설계는 원격 메모리나 가속기가 요청을 보내는 프로세서와 더 긴밀하게 통합된 것처럼 보이게 한다.

이 차이는 프로젝트를 조직하는 두 가지 방식과 닮아 있다. 한 방식은 독립적인 팀들 사이에 공식 메시지를 보낸다. 다른 방식은 참여자들이 하나의 공유되고 지속적으로 동기화된 환경에서 작업하도록 한다. 후자는 조정 단계를 줄일 수 있지만, 더 강한 의존성도 만든다.

Panmnesia가 제안한 스위치는 초기 CXL이 PCI Express에서 여러 구조적 특성을 물려받았기 때문에 중요하다. 계층 기반 라우팅은 일반적으로 장치를 트리 구조로 구성한다. 트리는 관리하기 쉽지만, 그 형태가 경로, 팬아웃, 대규모 패브릭 설계를 제한할 수 있다.

포트 기반 라우팅은 패브릭 포트에 할당된 식별자를 사용해 트래픽을 전달한다. 이는 더 유연한 토폴로지를 가능하게 하고 대체 경로를 제공할 수 있다. Panmnesia는 자사 스위치가 포트 기반 및 계층 기반 라우팅을 모두 지원해 호환성을 유지하면서 배포 선택지를 넓힌다고 설명한다.

링크 가속 유닛은 엔드포인트 근처에서 수행되는 작업을 다룬다. 이는 일관성 처리 및 기타 프로토콜 활동과 관련된 지연을 줄이는 것을 목표로 한다. 이후 패브릭 컨트롤러는 시스템 전반의 구성과 리소스 할당을 조정한다.

이들 구성 요소는 단순히 하나의 벤치마크 평균 지연시간을 낮추는 것이 아니라 경로를 안정화하기 위해 설계됐다. 리뷰는 하드웨어가 라우팅, 큐, 컨트롤러, 경쟁 트래픽으로 인해 발생하는 변동성을 제어해야 한다고 주장한다. 예측 가능성은 우연한 벤치마크 결과가 아니라 아키텍처의 속성이 된다.

Panmnesia는 자사의 CXL 및 PCIe 패브릭 컨트롤러와 링크 가속 유닛이 실리콘 검증을 완료했다고 밝혔다. 또한 패브릭 스위치가 제작됐으며, 사전 출시 실리콘을 공급하고 있다고 설명했다. 이러한 주장은 단순 소프트웨어 시뮬레이션을 넘어선 것이지만, 완전한 데이터센터 배포에는 아직 이르다.

공개 보도에 따르면 제안된 설계의 서버 간 접근 지연시간은 수백 나노초 수준이다. 기존 네트워크 기반 접근은 마이크로초 단위로 동작할 수 있다. 다만 이 범주는 매우 다양한 구성을 포괄하므로, 해당 비교는 보편적 벤치마크가 아니라 아키텍처적 지침으로 해석해야 한다.

960개 가속기 도메인이라는 주장은 의도한 확장 규모를 보여준다. 그러나 그 규모에서의 애플리케이션 처리량, 활용률 또는 복원력을 입증하는 것은 아니다. 구매자는 학습, 추론, 메모리 풀링, 장애 복구 전반의 워크로드 수준 결과를 확인해야 한다.

독점 가속기 인터커넥트도 여전히 중요한 비교 대상이다. NVLink와 NVSwitch는 지원되는 Nvidia 시스템 내에서 고대역폭 GPU 통신을 제공한다. 다른 가속기 공급업체들 역시 자사 제품을 중심으로 유사한 스케일업 기술을 운영한다.

이러한 링크는 흔히 긴밀한 통합과 성숙한 집단 통신 지원을 제공한다. 하지만 구매자를 특정 가속기 제품군이나 시스템 설계에 묶어둘 수 있다. CXL의 매력은 프로세서, 메모리, 이기종 장치 전반에 걸친 업계 표준 인터페이스라는 데 있다.

개방형 표준이 자동으로 상호운용성을 보장하지는 않는다. 컨트롤러, 스위치, 펌웨어, 운영체제, 가속기는 여전히 호환되는 방식으로 동작해야 한다. 모든 구성요소가 프로토콜 적합성 테스트를 통과하더라도 성능은 달라질 수 있다.

이러한 이유로 제안된 패브릭은 추가적인 인프라 계층으로 봐야 한다. Ethernet과 InfiniBand는 폭넓은 도달 범위와 독립적인 장애 도메인이 이점인 트래픽을 계속 처리하게 된다. 특수 가속기 링크는 긴밀히 통합된 시스템 내부에서 여전히 유용할 것이다.

CXL은 그 중간 영역을 차지하게 된다. 이는 서버, 랙 또는 기존 스케일업 인클로저를 넘어 메모리와 유사한 접근성과 일관성을 확장한다. 그 가치는 운영자가 시설 전체에 칩 수준의 장애 민감성을 끌어들이지 않고 이러한 긴밀한 결합을 얻을 수 있는지에 달려 있다.

진정한 시험대는 변동성, 거리, 그리고 장애 격리다

긴 링크, 혼잡 또는 하나의 장애 구성요소가 전체 시스템을 예측 불가능하게 만든다면 일관성 도메인의 효용은 낮아진다.

전기 신호는 이 제안의 가장 분명한 물리적 제약을 만든다. 고속 전기 링크는 거리가 늘어날수록 신호 품질이 저하된다. 리타이머는 신호를 복원할 수 있지만, 추가되는 각 구성요소는 지연시간, 전력 사용량, 비용, 운영 복잡성을 높인다.

CXL은 처음에는 서버 내부와 인접 시스템 간의 비교적 짧은 연결을 위해 설계됐다. 이를 랙 전체로 확장하려면 세심한 채널 설계가 필요하다. 데이터센터 전반으로 확장하려면 다른 물리적 접근 방식이 요구된다.

이 리뷰는 전기적 한계를 넘어서는 경로로 광 링크와 CXL-over-optics를 제시한다. CXL-over-optics는 메모리와 일관성 의미 체계를 유지하려 하면서 CXL 트래픽을 광통신으로 전달한다. 광 전송은 동등한 전기 링크보다 더 긴 거리를 지원할 수 있다.

그러나 광학 기술이 모든 지연을 제거하는 것은 아니다. 전기-광 변환, 스위칭, 프로토콜 처리, 더 긴 물리적 이동 거리는 모두 응답 시간에 영향을 미친다. 과제는 동기화된 AI 워크로드를 위해 전체 경로를 충분히 엄격하게 제어하는 데 있다.

이 아키텍처는 장애의 영향 범위도 확대한다. 기존 분산 시스템은 노드와 네트워크 경로가 독립적으로 실패한다고 가정한다. 소프트웨어는 이러한 장애 주변에서 재시도, 복제 또는 작업 격리를 수행할 수 있다.

대규모 일관성 시스템은 더 많은 공유 상태를 만든다. 스위치, 메모리 장치, 컨트롤러 또는 광 경로 하나를 잃으면 여러 참여자에게 영향을 줄 수 있다. 복구는 하나의 장애가 지나치게 큰 시스템 부분을 멈추지 않도록 하면서 정확성을 보존해야 한다.

Nature 리뷰는 일관성, 메모리 계층, 패브릭 제어, 광 통합을 지속적인 연구 영역으로 명시적으로 지목한다. 핵심 내용은 이 아키텍처가 여전히 전기 링크 한계 내에 제약된다고도 밝힌다. 이 표현은 “하나의 칩”이라는 비유가 시사하는 것보다 더 신중하다.

보안도 또 다른 미해결 문제를 제기한다. 공유 메모리 시스템은 워크로드와 테넌트 간 엄격한 격리가 필요하다. 대규모 CXL 패브릭은 더 많은 장치에 걸쳐 주소 공간, 관리 인터페이스, 메모리 내용을 보호해야 한다.

운영 소프트웨어는 스위치 실리콘만큼 중요할 것이다. 패브릭 컨트롤러는 리소스를 탐색하고, 정책을 적용하며, 혼잡을 모니터링하고, 장애를 격리하며, 유지보수를 조율해야 한다. 운영자에게는 어떤 경로가 지연시간 이상치를 유발했는지 파악할 수 있는 가시성도 필요하다.

이 제안은 소프트웨어를 없애지 않는다. 대신 더 시간에 민감한 조율을 하드웨어로 옮기고, 구성과 정책은 관리 플레인에 맡긴다. 이러한 분리는 런타임 오버헤드를 줄일 수 있지만, 까다로운 제어 문제를 만든다.

애플리케이션 동작도 또 다른 한계다. 예측 가능한 지역성을 가진 워크로드는 자주 접근하는 데이터를 컴퓨팅 자원 가까이에 두고, 덜 자주 쓰는 데이터에는 풀링된 용량을 활용할 수 있다. 무작위 접근 패턴의 워크로드는 더 많은 패브릭 트래픽을 만들고 더 큰 지연시간 불이익을 겪을 수 있다.

Meta의 메모리 티어링 사례는 이러한 절충을 보여준다. 로컬 DDR5는 연결된 DDR4 계층보다 훨씬 높은 대역폭을 제공한다. 소프트웨어가 안정적인 작업 세트를 식별하고 프로세서 가까이에 유지할 수 있을 때 페이지 배치가 효과를 발휘한다.

유사한 원칙은 가속기에도 적용된다. CXL 메모리는 용량을 늘릴 수 있지만, GPU 옆에 탑재된 고대역폭 메모리의 대역폭과 근접성을 재현할 수는 없다. 올바른 비교는 원격 CXL 용량과 로컬 HBM을 각각 고립된 상태에서 비교하는 것이 아니다.

대신 운영자는 어떤 데이터가 각 계층에 속해야 하는지 물어야 한다. 모델 가중치, 키-값 캐시, 임베딩, 체크포인트, 중간 결과는 서로 다른 접근 패턴을 가진다. 일부는 추가 거리를 감수할 수 있지만, 다른 일부는 로컬 대역폭에 의존한다.

독립적인 테스트는 유리한 평균값 이상을 측정해야 한다. 유용한 평가는 테일 레이턴시, 혼잡 동작, 전송 바이트당 에너지, 장애 복구, 애플리케이션 완료 시간을 보고해야 한다. 테스트는 토폴로지와 워크로드 배치도 달리해야 한다.

가장 중요한 증거 공백은 규모다. Panmnesia는 핵심 구성요소의 실리콘 검증을 설명했다. Meta는 운영 환경에서의 CXL 메모리 사용을 설명했다. 어느 결과도 여러 랙에 걸친 960개의 일관성 가속기에 대한 공개된 엔드투엔드 테스트를 구성하지는 않는다.

보도된 아키텍처 비교는 이 설계를 제안된 방향으로 적절히 규정한다. 또한 수백 나노초 수치는 모든 배포 환경에서 독립적으로 검증된 결과로 읽어서는 안 된다고 지적한다.

이러한 신중함이 논문의 가치를 낮추지는 않는다. 리뷰 논문은 종종 새롭게 부상하는 분야를 체계화하고 연구 방향을 제시한다. 이 출판물의 가치는 하나의 상용 제품이 이미 모든 요구사항을 충족한다는 증명이 아니라 시스템 수준의 논증에 있다.

CXL은 메모리 확장에서 패브릭 컴퓨팅으로 이동하고 있다

더 넓은 변화는 CXL을 추가 메모리 연결 수단에서 구성 가능한 AI 인프라의 잠재적 백본으로 전환한다.

CXL은 처음에는 서버 메모리를 확장하는 실용적 방법으로 주목받았다. Type 3 장치는 일관성 있는 호스트 인터페이스를 통해 메모리 용량을 추가할 수 있다. 이후 풀링은 모든 서버에 동일한 메모리를 예약하는 대신 여러 호스트가 공유 용량을 이용할 수 있게 한다.

이는 흔한 활용률 문제를 해결한다. 일부 서버는 메모리가 부족한 반면 다른 서버는 용량을 남겨둔다. 공유 풀은 리소스를 실제 수요에 더 가깝게 배치해 유휴 하드웨어를 줄일 수 있다.

반도체 업계 전반의 기업들은 CXL 컨트롤러, 메모리 익스팬더, 스위치, 리타이머를 개발해 왔다. Intel과 AMD는 서버 프로세서를 통해 CXL을 지원한다. 메모리 및 인프라 공급업체들도 동일한 표준을 중심으로 장치를 선보였다.

Panmnesia와 Meta의 CXL 아키텍처는 이러한 구성요소 수준의 활용을 넘어선다. 이는 패브릭을 예측 가능한 경로를 갖춘 구조화된 컴퓨팅 시스템으로 다룬다. 메모리 풀링은 더 큰 일관성 도메인 안의 하나의 기능이 된다.

이 방향은 구매자가 인프라를 평가하는 방식도 바꾼다. CXL 메모리 카드는 용량, 지연시간, 대역폭, 호환성으로 평가할 수 있다. 데이터센터 패브릭에는 토폴로지, 라우팅, 관리, 격리, 장애 동작을 포괄하는 추가 지표가 필요하다.

Meta의 Vistara 프로젝트는 유용한 역사적 단계를 제공한다. 이 맞춤형 CXL 2.0 칩은 DDR4 메모리를 DDR5 기반의 최신 시스템에 연결한다. 공개된 Vistara 구현 세부사항은 랙 간 가속기 패브릭이 아니라 운영 환경을 지향하는 메모리 확장 설계를 설명한다.

이러한 더 좁은 활용은 성공적인 표준이 흔히 점진적 배포를 통해 확산된다는 점에서 중요하다. 운영자는 메모리 확장으로 시작해 풀링을 추가하고, 스위칭을 도입한 뒤, 더 야심 찬 일관성 도메인을 시험할 수 있다. 각 단계는 운영 지식을 축적한다.

Panmnesia의 전략은 이 진행 과정의 여러 지점을 포괄한다. 포트폴리오에는 컨트롤러 지식재산권, 엔드포인트 설계, 스위치, 리타이머, 패브릭 관리가 포함된다. 이 회사는 하나의 고립된 구성요소 공급업체가 아니라 아키텍처 공급업체로 자리매김하고 있다.

그러나 상업적 포지셔닝은 도입과는 별개다. Nature 논문에는 Panmnesia와 Meta 소속 저자가 포함돼 있지만, 공동 저술이 공급 계약을 발표하는 것은 아니다. 또한 Meta가 Panmnesia의 전체 패브릭을 배포할 것이라는 확인도 아니다.

Meta에는 개방형 인터커넥트를 연구할 강력한 이유가 있다. 하이퍼스케일러는 다양한 프로세서, 가속기, 스토리지 시스템, 메모리 세대를 운영한다. 표준화된 연결은 하나의 장치 제품군에 대한 의존도를 낮추고 더 유연한 리소스 활용을 지원할 수 있다.

동시에 하이퍼스케일러는 표준 제품이 요구사항을 충족하지 못할 때 자체 실리콘을 제작하는 경우가 많다. Vistara는 Meta가 내부 사용 사례를 위해 특수 CXL 장치를 구축할 수 있음을 보여준다. 따라서 Panmnesia는 프로토콜 자체를 넘어서는 가치를 보여야 한다.

차별화 요소는 저지연 제어, 유연한 라우팅, 더 큰 패브릭, 엔드포인트 가속에 있다. 이러한 주장은 대체 CXL 스위치 및 독점 스케일업 시스템과의 비교를 필요로 한다. 구매자는 소프트웨어 통합과 제조 준비도도 평가할 것이다.

경쟁의 결과가 하나의 보편적 승자를 낳지는 않을 것이다. AI 데이터센터는 단일 패브릭이 모든 거리와 트래픽 패턴을 최적화하지 못하기 때문에 이미 여러 인터커넥트 계층을 결합한다. 유력한 질문은 각 계층이 어디에서 시작하고 끝나는가다.

서버 내부에서는 로컬 링크와 메모리 버스가 여전히 필수적이다. 가속기 인클로저 내부에서는 독점 스케일업 패브릭이 매우 높은 대역폭을 제공할 수 있다. 랙 간에는 Ethernet과 InfiniBand가 확립된 도달 범위와 운영 독립성을 제공한다.

CXL은 이 계층들 사이에 새로운 일관성 영역을 만들 수 있다. 이 영역에는 풀링된 메모리, 스토리지급 장치, CPU, 선택된 가속기가 포함될 수 있다. 그 크기는 지연시간 허용 범위, 장애 경계, 경제성에 따라 결정될 것이다.

Review Article은 이 영역에 일관된 아키텍처 어휘를 제공한다. 트레이는 인접한 구성요소를 묶는다. 포드는 더 큰 리소스 집합을 연결한다. 패브릭 계층은 규칙적인 경로를 보존하려 하면서 이러한 그룹을 연결한다.

이 모델은 현대 프로세서 역시 리소스를 계층적으로 구성한다는 점에서 칩 설계와 닮아 있다. 코어, 캐시, 메모리 컨트롤러, 인터커넥트는 구조화된 영역을 차지한다. 이 제안은 유사한 배치 및 라우팅 원칙을 데이터센터 규모에 적용한다.

그러나 이 비유에는 결국 한계가 있다. 데이터센터는 더 긴 거리에 걸쳐 있고, 교체 가능한 장비를 포함하며, 독립적인 워크로드를 제공한다. 데이터센터는 칩 설계자가 하나의 패키지 내부에서 감수하는 모든 제약을 받아들일 수 없다.

따라서 가장 신뢰할 수 있는 해석은 문자 그대로 방 하나를 채울 크기의 프로세서가 아니라, 기존 네트워킹보다 더 큰 하드웨어 관리 영역과 더 직접적인 리소스 접근, 더 엄격한 타이밍 제어를 갖춘 데이터 센터라는 것이다.

이 설계가 문서를 넘어 실현될 수 있는지 보여줄 세 가지 신호

다음 단계는 엔드투엔드 시연, 광 연결 검증, 그리고 운영자가 대규모 일관성 패브릭 내부의 장애를 격리할 수 있다는 증거에 달려 있다.

첫 번째 신호는 완전한 아키텍처를 사용하는 멀티랙 워크로드 시연이다. 제안된 스위치, 링크 가속 장치, 패브릭 컨트롤러, 메모리, CPU, 가속기를 함께 결합해야 한다. 구성 요소 검증만으로는 공유 트래픽 환경에서 발생하는 모든 상호작용을 드러낼 수 없다.

설득력 있는 테스트라면 의미 있는 수의 가속기 전반에서 동기화된 AI 학습 또는 추론을 실행해야 한다. 중앙값 및 테일 지연 시간, 달성 대역폭, 활용률, 전체 작업 완료 시간을 보고해야 한다. 결과에는 유휴 상태의 패브릭뿐 아니라 혼잡과 혼합 트래픽도 포함되어야 한다.

제안된 960개 가속기 규모에 근접한 증거는 논문의 핵심 주장을 강력하게 뒷받침할 것이다. 훨씬 작은 규모의 시연도 랙 전반에서 예측 가능한 확장을 보여 준다면 여전히 의미가 있을 수 있다. 구성 요소 수준 결과에 계속 의존한다면 가장 큰 주장은 검증되지 않은 채 남는다.

두 번째 신호는 엔드투엔드 CXL-over-optics 프로토타입이다. 전기적 링크는 일관성 패브릭이 도달할 수 있는 거리를 제한한다. 따라서 광 전송은 완전한 데이터 센터 비전에서 선택적인 장식 요소가 아니다.

유용한 프로토타입은 변환 지연, 링크 안정성, 전력, 광 장애 복구를 측정하면서 CXL 동작을 보존해야 한다. 또한 스위치와 컨트롤러가 더 긴 거리에서도 일관된 경로를 유지하는 방식을 보여줘야 한다.

성공적인 광 연결 검증은 일관성 도메인이 인접 랙을 넘어 확장될 수 있다는 주장을 강화할 것이다. 과도한 지연이나 운영 복잡성이 발생하면 CXL은 다시 더 작은 포드로 제한될 수 있다. 그 경우 Ethernet과 InfiniBand는 랙 간 연결 역할의 더 큰 부분을 유지하게 된다.

세 번째 신호는 장애 격리와 소프트웨어 운영에 관한 프로덕션 증거다. 대규모 일관성 패브릭에는 장치나 경로에 장애가 발생했을 때 명확한 복구 절차가 필요하다. 또한 워크로드가 멈추기 전에 혼잡과 지연 시간 변동을 식별하는 모니터링도 필요하다.

패브릭 텔레메트리, 핫플러그 동작, 보안 경계, 부분 장애 복구에 관한 공개 세부 정보를 주시해야 한다. 배포 발표에서는 제한적 시험과 프로덕션 서비스를 구분해야 한다. 공급업체 관계 역시 연구 협력과 분리해 판단해야 한다.

이 신호는 또 하나의 지연 시간 주장보다 아키텍처를 더 빠르게 강화하거나 약화시킬 수 있다. 운영자는 장애를 격리하기가 더 어려워진다면 일관성 도메인을 확장하지 않을 것이다. 예측 가능성에는 정상 실행뿐 아니라 복구도 포함되어야 한다.

Panmnesia Meta CXL 아키텍처는 실제 AI 인프라 문제에 대한 진지한 해답을 제시한다. 더 많은 가속기를 추가해도 통신 지연으로 가속기가 유휴 상태가 되면 비례하는 성능 향상을 제공할 수 없다. 하드웨어 관리 일관성은 시스템 설계자에게 이러한 조정 비용을 줄일 또 하나의 방법을 제공한다.

이 제안의 중요성은 그 메커니즘과 남아 있는 간극에 있다. Panmnesia와 Meta는 동료 심사를 거친 아키텍처 논증을 구성 요소 실리콘 및 더 제한적인 프로덕션 증거와 연결했다. 그러나 아직 완전한 데이터 센터가 하나의 칩처럼 동작하는 모습을 보여주지는 못했다.

개발자와 엔터프라이즈 구매자는 이제 최고 가속기 수를 넘어 살펴봐야 한다. 데이터가 어디에 위치하는지, 얼마나 자주 이동하는지, 어떤 링크가 이를 전달하는지, 하나의 경로가 느려지면 어떤 일이 일어나는지 물어야 한다. 벤더가 결과를 공개할 때 위의 세 가지 신호를 추적하라. 멀티랙 테스트가 안정적인 테일 지연 시간과 통제된 장애를 확인한다면, CXL은 공유 메모리 기술에서 AI 패브릭을 정의하는 기술로 나아갈 것이다.