베이징대 실리콘 포토닉스 칩, 3.2 Tbps 달성… 그러나 연구실 기록은 출시 제품이 아니다

베이징대학교 연구진이 실리콘 포토닉스 칩의 전송 속도를 초당 3.2테라비트까지 끌어올리며, 순수 실리콘 변조기의 확장 가능성에 관한 통념에 도전했다. 이번 실험은 채널당 초당 400기가비트를 전송하는 8개 광 채널과 신경망 신호 처리를 결합했다. 의의는 단순한 총 전송 용량이 아니라 이 조합 자체에 있다.

베이징대의 실리콘 포토닉스 성과는 AI 컴퓨팅 클러스터 내부에서 커지는 문제를 겨냥한다. 가속기는 막대한 작업량을 처리할 수 있지만, 모델 파라미터와 활성화 값 등 데이터를 이동시키기 위한 효율적인 연결도 필요하다. 대역폭이 증가할수록 구리 연결의 확장은 더 까다로워지는 반면, 광 부품 역시 비용·전력·제조 측면에서 고유한 한계에 직면한다.

연구진은 빛과 실리콘의 상호작용을 강화하기 위해 느린 빛 구조를 사용했다. 이어 수신 신호의 왜곡을 보정하기 위해 인공신경망을 적용했다. 이 접근법은 박막 리튬 나이오베이트를 비롯한 대체 변조기 소재와, 이미 고객 평가 단계로 이동하고 있는 상용 3.2 Tbps 포토닉 엔진을 함께 비교하는 맥락에서 이 연구를 위치시킨다.

이 구분은 중요하다. 연구팀이 보고한 것은 높은 용량의 전송 실험이지, 배포 준비가 완료된 완전 패키지형 트랜시버가 아니다. 이 결과는 공급업체가 검토할 수 있는 기술 경로를 제시하지만, 제조 수율, 전체 링크 전력, 패키징, 실시간 처리 등은 여전히 풀리지 않은 과제다.

베이징대 실리콘 포토닉스 성과, 3.2 Tbps 달성

핵심 성과는 연구실 환경에서 총 3.2 Tbps를 전송한 8채널 순수 실리콘 변조기 칩이다.

이 연구는 2025년 7월 16일 Nature Communications에 게재됐다. 저자들은 베이징대학교, 캘리포니아대학교 산타바버라, 베이징정보과학기술대학교, 펑청연구소 및 기타 연구 기관 소속이다.

논문은 8채널 파장분할다중화 칩을 설명한다. 파장분할다중화(WDM)는 서로 다른 색상의 빛에 별도 데이터 스트림을 실어 전송하는 방식이다. 각 채널은 일반적으로 PAM-4로 불리는 4레벨 펄스 진폭 변조를 사용해 400 Gbps에 도달했다.

PAM-4는 네 가지 신호 레벨을 이용해 전송 심볼 하나당 2비트를 표현한다. 이는 이미 고속 데이터센터 네트워킹에서 중요한 형식이다. 따라서 이 방식을 사용한 실험은 이례적으로 특수한 변조 형식을 중심으로 한 결과보다 산업적 관련성이 높다.

8개 채널을 합쳐 총 데이터 용량은 3.2 Tbps에 달했다. 연구진은 하드 디시전 순방향 오류 정정 임계값 아래의 비트 오류율을 보고했다. 이 임계값은 통신 링크에서 기존 오류 정정 방식이 전송 데이터를 충분히 안정적으로 복구할 수 있는지를 나타낸다.

능동 변조 영역은 4밀리미터×0.5밀리미터였다. 이 면적에서 보고된 온칩 데이터 속도 밀도는 제곱밀리미터당 초당 1.6테라비트다. 어레이는 표준 90나노미터 포토리소그래피 공정을 사용해 200밀리미터 실리콘 온 인슐레이터 웨이퍼에서 제작됐다.

이 제조 세부 사항은 논문의 가장 중요한 주장 중 하나를 뒷받침한다. 느린 빛 변조기는 순수 실리콘을 사용하며, 상용 실리콘 포토닉스 파운드리와 호환되는 특징 치수를 갖는다. 변조 구간에 새로운 광학 소재를 접합할 필요가 없다.

개별 변조 암의 길이는 249마이크로미터에 불과했다. 칩은 또한 90기가헤르츠의 전기광학 대역폭, 0.82볼트-센티미터의 변조 효율, 그리고 1,550나노미터 부근에서 7나노미터에 걸친 광학 통과대역을 보였다.

이 지표들은 설계의 서로 연관된 요소를 설명한다. 대역폭은 변조기가 얼마나 빠르게 반응할 수 있는지를 나타낸다. 변조 효율은 광 신호를 변화시키는 데 필요한 전압과 소자 길이를 반영한다. 통과대역은 구조가 효과적으로 활용할 수 있는 광 스펙트럼의 범위를 보여준다.

기존 실리콘 변조기는 흔히 효율과 대역폭 사이에서 설계자가 절충하도록 만든다. 더 긴 소자는 빛과 물질의 상호작용을 늘릴 수 있지만, 더 많은 면적을 차지하고 전기적 제약을 초래할 수 있다. 더 짧은 소자는 집적도를 높이지만, 일반적으로 주어진 구동 전압에서 상호작용은 줄어든다.

연구팀의 느린 빛 구조는 이 균형을 바꾼다. 연속된 공진 요소를 포함한 주기적 도파관을 사용해 빛이 컴팩트한 영역 안에서 더 긴 유효 상호작용 시간을 갖게 한다. 연구진은 실용적이지 않을 정도로 사용 가능한 광학 대역을 좁히지 않으면서 위상 변조를 강화하도록 이 구조를 설계했다.

논문의 보조 측정값과 플롯 데이터는 공개 research dataset를 통해 확인할 수 있다. 이러한 접근성은 실험 기록을 더 면밀히 검토할 수 있게 하지만, 전체 링크를 재현하려면 여전히 전문적인 제작 및 시험 장비가 필요하다.

따라서 이는 고립된 최고 속도 측정치 그 이상이다. 이 실험은 컴팩트한 변조기 설계, 8채널 동작, 표준 신호 형식, 오류율 측정을 연결한다. 이 조합은 엔지니어가 해당 아키텍처를 평가할 수 있는 더 명확한 기반을 제공한다.

다만 이 결과를 완성된 3.2 Tbps 광 모듈로 오해해서는 안 된다. 생산 수율, 커넥터 신뢰성, 현장 수명, 또는 모든 보조 부품이 소비하는 전력을 입증한 것은 아니다. 이러한 시스템 수준의 질문이 연구실 설계가 유용한 인프라가 될지를 결정한다.

AI 데이터 트래픽이 칩 간 연결에 압박을 가하고 있다

더 빠른 가속기는 주변 링크가 과도한 전력 및 열 예산을 소모하지 않고 대역폭을 제공할 때에만 광 네트워킹의 가치를 높인다.

AI 클러스터는 많은 가속기에 걸쳐 연산을 분산한다. 대형 모델 학습에는 이들 장치가 데이터를 빈번히 교환해야 하며, 때로는 컴퓨팅 도메인 내부의 스케일업 연결을 통해, 때로는 더 넓은 스케일아웃 네트워크를 통해 이뤄진다.

느리거나 혼잡한 인터커넥트는 값비싼 프로세서를 대기 상태로 남긴다. 전력 소모가 큰 인터커넥트는 전력과 냉각 자원을 두고 프로세서와 경쟁하기도 한다. 이 때문에 네트워킹 효율은 부차적인 부품 사양이 아니라 시스템 수준의 제약 조건이 된다.

전기 링크는 짧은 거리에서는 여전히 효과적이지만, 신호 전송률이 높아질수록 설계가 더 까다로워진다. 주파수와 함께 손실이 증가하고, 신호 무결성은 패키징에 더 민감해지며, 리타이머는 전력을 추가로 소모할 수 있다. 두꺼운 구리 배선 묶음은 고밀도 가속기 패키지 주변의 귀중한 공간도 차지한다.

광 링크는 광섬유를 통해 데이터를 이동시키며 거리 의존적인 전기적 손실 일부를 피할 수 있다. 실리콘 포토닉스는 설계자가 반도체 제조와 연관된 공정을 이용해 웨이퍼 위에 광학 부품을 만들 수 있기 때문에 매력적이다. 이는 높은 집적도와 더 큰 생산량으로 이어질 가능성을 제시한다.

베이징대의 실리콘 포토닉스 연구는 전기 데이터 스트림을 빛의 변화로 변환하는 변조기에 초점을 맞춘다. 각 레인을 400 Gbps까지 높이면 링크는 더 적은 레인, 광섬유, 드라이버 및 관련 인터페이스로 목표 총 용량에 도달할 수 있다.

이러한 감소는 더 빠른 레인이 관리 가능한 상태로 유지될 때에만 가치가 있다. 높은 직렬 전송률은 비선형 왜곡, 잡음, 타이밍 오류, 대역폭 한계를 증폭시킬 수 있다. 명목상 빠른 변조기가 수신기가 PAM-4 레벨을 정확히 구분할 수 있음을 보장하지는 않는다.

연구진은 신경망 등화를 통해 이러한 손상을 처리했다. 등화기는 통신 채널이 신호를 어떻게 왜곡했는지 추정한 뒤, 그 왜곡을 보상한다. 실험에는 양방향 게이트 순환 유닛, 즉 bi-GRU가 사용됐으며, 이는 수신 샘플 시퀀스 전반의 관계를 분석한다.

신경망은 각 채널에서 400 Gbps PAM-4 신호를 복구하는 데 도움을 줬다. 따라서 이 연구를 단순히 AI 데이터센터 칩이라고 설명하면 중요한 세부 사항을 놓치게 된다. AI가 애플리케이션으로 포토닉 칩에서 실행된 것이 아니다. 머신러닝은 보고된 전송 속도에 도달하기 위해 사용된 신호 처리 방법의 일부였다.

실험에서는 수신 후 샘플링된 신호를 오프라인으로 처리했다. 신경망이 분석하기 전에 고속 오실로스코프가 파형을 포착했다. 이 구성은 아이디어를 시험하기에는 적합하지만, 상용 등화기의 비용, 지연 시간, 에너지 소비를 입증하지는 않는다.

실제 배치되는 트랜시버에는 특수 전자장치에서의 실시간 처리가 필요하다. 설계자는 신경망 등화기가 허용 가능한 전력 예산 안에 들어가는지, 그리고 더 단순한 근사 방식이 성능의 대부분을 유지할 수 있는지를 판단해야 한다.

이는 여러 그룹에 동시에 압박을 가한다. 광 부품 제조업체에는 더 빠른 변조기가 필요하다. 디지털 신호 프로세서 공급업체에는 효율적인 등화 기술이 필요하다. 패키징 기업은 신뢰성이나 열 문제를 만들지 않으면서 스위치와 가속기에 광학 장치를 더 가깝게 배치해야 한다.

네트워크 운영자는 다른 결정을 마주한다. 더 빠른 광 세대를 언제 도입할지, 시스템 가장자리에 플러거블 모듈을 유지할지 또는 광학 장치를 컴퓨팅 실리콘에 더 가깝게 가져올지를 선택해야 한다.

이 연구가 그러한 아키텍처 선택을 확정하는 것은 아니다. 그러나 광학 파장당 400 Gbps 수준에서도 순수 실리콘이 그 선택지에 포함될 가치가 있다는 근거를 강화한다.

느린 빛과 신경망 등화로 순수 실리콘의 한계를 확장하다

이 메커니즘은 실리콘 내부의 더 강한 광학 상호작용과 전송 후 소프트웨어 보정 기술을 결합한다.

실리콘은 고밀도 광 회로를 제조하기에 뛰어난 소재지만, 모든 광학 기능에 이상적인 것은 아니다. 전기광학 반응 덕분에 고속 변조가 가능하지만, 설계자는 효율, 대역폭, 소자 길이, 왜곡을 세심하게 관리해야 한다.

다른 플랫폼은 서로 다른 소재로 이러한 특성을 개선하려 한다. 박막 리튬 나이오베이트는 강한 전기광학 특성과 낮은 광 손실을 제공한다. 인듐 인화물은 광원과 빠른 능동 부품을 통합할 수 있다. 하이브리드 설계는 이러한 소재를 실리콘 도파관과 결합한다.

반면 베이징대 연구팀은 표준 순수 실리콘 플랫폼이 어디까지 갈 수 있는지를 물었다. 이들의 해답은 데이터 비트를 물리적으로 장시간 저장하는 방식이 아니라, 설계된 느린 빛에 기반한다.

주기적 도파관은 빛의 분산을 변화시켜 광장과 전기적으로 제어되는 영역의 상호작용을 증가시킨다. 이를 통해 컴팩트한 위상 시프터가 유용한 변조 효과를 낼 수 있다. 설계에는 제어된 위상 차이를 출력 강도 변화로 전환하는 마흐젠더 간섭계가 사용된다.

컴팩트한 변조기는 집적도와 효율 문제를 해결하지만, 느린 빛 소자는 민감도와 왜곡을 유발할 수 있다. 공진 거동은 일부 포토닉 부품이 엄격하게 제어된 파장과 온도에 의존하게 만들 수도 있다.

연구진은 이 구조가 개별 공진 파장 조정을 피할 수 있을 만큼 넓은 광학 통과대역을 제공한다고 말한다. 또한 링크에 별도의 열전 냉각기 플랫폼이 필요하지 않았다고 보고한다. 이러한 특성은 제조된 소자와 실제 운용 조건 전반에서 유지된다면 미래 시스템을 단순화할 수 있다.

신경망 등화기는 문제의 또 다른 부분을 해결한다. PAM-4는 이진 신호가 두 개의 진폭 레벨을 배치하는 것보다 네 개의 진폭 레벨을 더 가깝게 배치한다. 왜곡은 이들 레벨의 경계를 흐릴 수 있으며, 특히 심볼 레이트가 변조기와 수신기의 한계에 가까워질수록 그 영향이 커진다.

순환 신경망은 기본적인 선형 등화기가 처리하지 못할 수 있는 비선형 및 시간 의존적 효과를 모델링할 수 있다. 보고된 테스트에서 bi-GRU는 캡처된 시퀀스를 따라 양방향으로 정보를 처리했다. 한 샘플의 추정값이 주변 맥락을 활용하기 때문에 재구성을 개선할 수 있다.

연구진은 더 낮은 복잡도의 접근법도 조사했다. 이들의 더 큰 목표는 단순히 이용 가능한 가장 큰 모델을 적용하는 데 있지 않았다. 상용 구현에는 오류율, 연산량, 지연 시간, 전력 간의 실용적인 균형이 필요하다.

이 메커니즘은 이례적인 피드백 루프를 만든다. AI 워크로드는 더 빠른 데이터센터 인터커넥트 수요를 창출한다. 이어 신경망 처리가 광 링크가 더 많은 데이터를 전송하도록 돕는다. 더 빠른 링크는 다시 더 큰 분산형 AI 시스템을 지원할 수 있다.

이 루프는 개념적으로 설득력이 있지만, 계산에는 모든 구성 요소가 포함되어야 한다. 광 소자의 복잡성을 전자 처리로 옮긴다고 해서 그것이 사라지는 것은 아니다. 유용한 비교라면 송신기, 수신기, 등화기, 레이저, 드라이버, 냉각 경로 전체를 측정해야 한다.

테스트 설정에는 고속 임의 파형 발생기, 상용 전기 증폭기, 광 증폭기, 초당 256기가샘플 오실로스코프가 포함됐다. 이러한 장비는 소자 성능을 분리해 평가하는 데 도움이 되지만, 실제 배치 가능한 트랜시버 전자장치를 대체할 수는 없다.

따라서 이 논문은 구성 요소 및 링크 시연으로 읽어야 한다. 이는 설계자가 생각하는 것보다 익숙한 효율-대역폭 트레이드오프가 덜 경직돼 있음을 보여준다. 신경망 등화가 공짜라는 뜻도, 저속광 변조기가 이미 하이퍼스케일 조달에 준비됐다는 뜻도 아니다.

그럼에도 이 결과는 설계 공간을 넓힌다는 점에서 중요하다. 엔지니어가 전자장치를 단순화하면서 광학적 동작을 보존할 수 있다면, 순수 실리콘은 이전에는 더 복잡한 소재 조합과 연관됐던 레인 속도에서 경쟁할 수 있다.

상용 3.2 Tbps 칩이 더 높은 실용적 기준을 제시한다

이 연구 칩은 다른 광학 경로와 경쟁하지만, 진정한 상대는 실험실 용량과 제조 가능한 링크 사이의 격차다.

3.2 Tbps라는 헤드라인 용량 자체는 더 이상 독보적이지 않다. 여러 공급업체와 연구 그룹이 서로 다른 레인 수, 파장, 변조기 소재, 패키징 전략을 통해 이 총 전송률을 목표로 하고 있다.

OpenLight는 2026년 3월 3.2T DR8 광집적회로의 샘플 제공을 발표했다. DR8은 8개의 병렬 광 레인을 의미한다. 이 소자는 실리콘 포토닉스 플랫폼에서 집적형 인듐 인화물 레이저와 448 Gbps 전기흡수 변조기를 사용한다.

OpenLight는 자사의 3.2T photonic circuit이 최대 동작 및 섭씨 80도에서 2와트 미만을 소모한다고 밝혔다. 회사는 이를 회로 기준으로 비트당 약 0.63피코줄로 환산한다.

이는 완전한 트랜시버의 에너지 소비량이 아니라, 해당 회사의 광집적회로에 관한 주장이다. 그럼에도 학술 설계가 결국 맞닥뜨려야 할 상용 기준을 보여준다. 고객은 처리량뿐 아니라 전력, 온도, 패키징, 레이저 집적, 인증을 함께 평가한다.

NewPhotonics도 8개의 448 Gbps 채널을 사용하는 3.2 Tbps DR8 송신기를 소개했다. 이 설계는 레이저, 변조기, 광 신호 프로세서를 결합한다. 회사는 광 도메인 등화가 일부 전기 신호 조정 요구를 줄일 수 있다고 말한다.

이 경쟁 제품들은 순수 실리콘 경로가 왜 흥미로운지를 보여준다. 하이브리드 소자는 더 우수한 능동 광학 특성을 가진 소재를 추가할 수 있지만, 집적 및 제조 공정은 더 복잡해질 수 있다. 순수 실리콘은 필요한 성능을 달성한다는 전제 아래 잠재적으로 더 단순한 파운드리 경로를 제공한다.

비교는 단순히 순수 실리콘과 인듐 인화물 또는 리튬 나이오베이트의 대결이 아니다. 모든 아키텍처는 복잡성을 서로 다르게 배분한다. 한쪽은 더 뛰어난 소재를 사용할 수 있고, 다른 쪽은 더 강력한 디지털 등화를 요구할 수 있으며, 또 다른 쪽은 더 엄격한 열 제어를 감수할 수 있다.

저장대학교와 Zhejiang Lab의 별도 2026년 연구 프로젝트는 3.2 Tbps O-band 실리콘 포토닉 입력-출력 아키텍처를 제안했다. 이 32-channel design은 멀티플렉서, 마이크로링 변조기, 디멀티플렉서, 광검출기와 함께 PAM-4 채널을 사용한다.

이 아키텍처는 더 낮은 개별 전송률의 더 많은 채널로 동일한 총 수치를 달성한다. 이러한 대비는 총 용량만으로는 불완전한 그림을 제공하는 이유를 보여준다. 레인 속도, 채널 수, 파장 대역, 면적, 에너지, 패키징, 제어 오버헤드가 모두 실질적 결과를 형성한다.

더 적고 빠른 레인을 사용하면 광학 및 패키징 복잡성을 줄일 수 있다. 하지만 더 우수한 고주파 전자장치와 더 엄격한 신호 무결성을 요구한다. 더 많은 레인을 사용하면 레인당 속도 부담은 완화되지만 구성 요소, 배선, 파장 관리가 늘어난다.

베이징대학교 실리콘 포토닉스 칩은 8개의 빠른 레인을 선택했다. 작은 변조 면적은 이 경로를 고밀도 광 입력-출력에 매력적으로 만든다. 그러나 공개된 실험은 모든 레이저, 드라이버, 수신기, 처리 장치를 하나의 패키지 엔진에 집적하지는 않았다.

상용 공급업체는 제품 샘플을 제공하기 전에 이러한 집적 문제를 해결해야 한다. 또한 제조 편차와 온도 범위 전반에서 소자의 특성을 규명해야 한다. 데이터센터 운영자는 구성 요소가 연속 운용 중에도 안정적으로 유지되기를 기대하기 때문에 인증에는 시간이 걸린다.

따라서 학술적 결과는 소자 수준에서 대체 소재 경로에 압박을 가하지만, 상용 제품은 시스템 수준에서 이를 압박한다. 400 Gbps 순수 실리콘 레인은 과학적으로 주목할 만하다. 고객이 배치할 수 있는 인증 모듈은 또 다른 성취다.

3.2 Tbps 수치가 입증하지 않는 것

가장 큰 불확실성은 측정된 광학 성능이 실시간 처리, 패키징, 열 변동, 대량 생산에서도 유지되는지 여부다.

실험의 오류율은 순방향 오류 정정 임계값 아래로 떨어졌지만, 오프라인 처리에 의존했다. 이 방식은 연구진이 먼저 실시간 실행을 위한 맞춤형 실리콘을 설계하지 않고도 정교한 알고리즘을 시험할 수 있게 한다.

하지만 이는 중요한 엔지니어링 질문도 뒤로 미룬다. bi-GRU는 반복적인 행렬 연산과 시퀀스 전반의 샘플 접근을 요구할 수 있다. 이를 초당 수백 기가비트에서 구현하려면 상당한 병렬 처리가 필요할 수 있다.

정확한 비용은 양자화, 모델 크기, 메모리 접근, 회로 아키텍처, 허용 가능한 지연 시간에 따라 달라진다. 논문에는 등화 복잡성을 줄이는 작업이 포함돼 있지만, 측정된 실시간 에너지 소비를 갖춘 완성된 트랜시버 프로세서는 제시하지 않는다.

광학 실험은 외부 실험실 장비도 사용했다. 광 증폭은 손실을 보상했고, 고급 오실로스코프는 수신 파형을 캡처했다. 실제 배치 가능한 링크에는 실험실 장비 없이 충분한 감도를 달성하는 소형 수신기와 전자 회로가 필요하다.

패키징은 추가 손실을 유발한다. 광섬유는 칩에 효율적으로 결합돼야 하고, 전기 신호는 과도한 열화 없이 변조기에 도달해야 하며, 주변 전자장치에서 발생하는 열은 제어된 상태로 유지돼야 한다. 다이에서 측정된 작은 개선도 패키징이 너무 많은 손실이나 전력을 추가하면 사라질 수 있다.

제조 편차도 또 다른 시험 과제다. 저속광 및 공진형 포토닉 구조는 도파관 형상의 작은 변화에 민감할 수 있다. 90나노미터 리소그래피 공정은 상업적으로 친숙하지만, 그렇다고 모든 광학 구조에서 높은 수율을 자동으로 보장하는 것은 아니다.

연구진은 시연 칩에서 7나노미터 광학 통과 대역과 개별 파장 조정 없이 동작한 결과를 보고했다. 생산 테스트에서는 이러한 특성이 웨이퍼, 제조 로트, 동작 온도 전반에서 얼마나 일관되게 유지되는지 보여줘야 한다.

실험에서 추가 열전 냉각기를 사용하지 않았다는 점은 고무적이다. 그렇다고 뜨거운 가속기나 스위치 칩 옆에서도 패키지 제품이 열 제어 없이 작동할 수 있음을 입증하는 것은 아니다.

또 다른 한계는 전송 거리와 관련된다. 헤드라인 결과는 실험 링크를 통한 용량을 설명할 뿐, 모든 데이터센터가 3.2 Tbps를 전송할 수 있는 보편적 거리를 뜻하지는 않는다. 링크 성능은 광섬유 길이, 광출력, 수신기 감도, 커넥터, 요구 오류 마진에 따라 달라진다.

“기록”이라는 표현도 신중하게 해석해야 한다. 논문은 저자들이 PAM-4를 사용한 표준 순수 실리콘 포토닉 플랫폼에서 보고된 가장 높은 단일 레인 속도라고 믿는 결과를 설명한다. 모든 광학 기술이나 모든 다중 채널 아키텍처를 통틀어 가장 높은 용량을 주장하는 것은 아니다.

이처럼 좁은 주장은 여전히 의미가 있다. 순수 실리콘 변조기는 효율과 왜곡 한계 때문에 극한 속도에서 역사적으로 의문을 받아왔다. 이 연구는 그러한 의문에 더 강력한 실험적 반례를 제시한다.

그러나 성공한 연구 칩 하나가 경쟁 소재의 장점을 없애지는 않는다. 리튬 나이오베이트는 뛰어난 선형성과 대역폭을 제공할 수 있다. 인듐 인화물은 효율적인 레이저와 전기흡수 변조를 제공할 수 있다. 플라즈모닉 소자는 서로 다른 손실 및 제조 과제와 함께 매우 작은 풋프린트와 고속을 추구한다.

따라서 적절한 결론에는 조건이 붙는다. 저속광과 AI 등화는 실리콘의 입증된 성능을 확장한다. 그 시스템 가치는 실험실 밖에서 해당 성능을 얻기 위해 얼마나 많은 전기적 및 패키징 오버헤드가 필요한지에 여전히 달려 있다.

독자는 출판 시점과 새로워진 뉴스 보도를 구분해야 한다. 동료 심사를 거친 논문은 2025년 7월에 출판됐으며, 해당 발견이 이후 기술 뉴스 피드에 등장하더라도 마찬가지다. 이 사건은 새로 발표된 2026년 10월 상용 출시가 아니라 재조명된 연구 결과다.

이 타임라인이 과학적 성과를 약화시키지는 않는다. 다만 독자가 다음으로 무엇을 기대해야 하는지를 바꾼다. 관련 질문은 더 이상 실험이 실제로 수행됐는지가 아니다. 후속 엔지니어링이 설계를 실시간 및 패키지 검증으로 진전시켰는지다.

이 칩의 중요성을 보여줄 세 가지 신호

실시간 등화, 패키지 링크 측정, 재현 가능한 제조가 이 아키텍처가 연구 이정표를 넘어설지를 결정할 것이다.

첫 번째 신호는 레인당 실시간 400 Gbps 시연이다. 연구진 또는 상용 파트너는 오프라인 오실로스코프 처리를 실제 배치 가능한 전자장치로 대체해야 한다. 가장 강력한 증거는 연속 트래픽 조건에서 측정된 지연 시간, 오류율, 총 등화기 에너지를 포함할 것이다.

이러한 시연은 신경망 등화가 실험실 재구성 기법이 아니라 링크의 실용적 일부라는 주장을 강화할 것이다. 레인 속도가 크게 떨어지거나 전자 전력 요구량이 커진다면 이 주장은 약화될 것이다.

두 번째 신호는 주변 구성 요소를 포함하는 패키지 광 엔진이다. 이 시스템에는 드라이버, 수신기, 광섬유 결합, 적절한 광원이 포함돼야 한다. 측정 결과는 총 처리량, 삽입 손실, 총 전력, 온도 범위, 전송 거리를 보고해야 한다.

패키지 결과는 작은 변조 면적이 의미 있는 시스템 밀도로 이어지는지를 드러낼 것이다. 또한 이미 집적형 레이저, 인증 샘플, 패키징 단순성을 강조하는 상용 3.2T DR8 제품과 직접 비교할 수 있게 해줄 것이다.

세 번째 신호는 제조 재현성이다. 신뢰할 만한 양산 경로를 입증하려면 최고 성능의 다이만이 아니라 여러 칩과 웨이퍼에 걸친 측정 결과가 필요하다. 수율, 채널 균일성, 통과대역 일관성, 열 드리프트는 모두 실용적인 범위 안에 머물러야 한다.

기관의 연구 요약은 이 연구를 AI 가속 느린 빛을 활용해 총 3.2 Tbps 용량을 달성한 최초의 순수 실리콘 포토닉 시스템이라고 설명한다. 다음 단계는 “시스템”이 광학 벤치 실험에서 제외된 실용 하드웨어까지 포함할 수 있음을 보여주는 일이다.

경쟁사의 대응은 추가적인 맥락을 제공할 것이다. OpenLight는 2026년 4분기에 모듈 검증용 3.2T 베타 샘플을 제공할 것으로 예상했다. NewPhotonics 역시 4분기 샘플링 프로그램을 언급했다. 이들의 진전은 하이브리드 400 Gbps 레인 설계가 고객 테스트 단계로 얼마나 빠르게 이동하는지를 보여줄 것이다.

이들 제품이 발전하는 동안 순수 실리콘 설계가 오프라인 처리에 계속 의존한다면, 상업적 우위는 통합 하이브리드 플랫폼에 남게 된다. 반대로 학술 아키텍처가 효율적인 실시간 전자장치와 신뢰성 있는 패키징을 확보한다면, 표준 파운드리 호환성은 훨씬 더 중요한 의미를 갖게 된다.

AI 인프라 구매자에게 주는 교훈은 하나의 처리량 수치만으로 기술을 선택해서는 안 된다는 점이다. 전체 링크 에너지, 열 특성, 도달 거리, 유지보수성, 검증, 공급망 성숙도를 비교해야 한다.

칩 및 네트워크 엔지니어에게 Peking University의 실리콘 포토닉스 성과는 기존의 한계를 약화한다는 점에서 주목할 만하다. 설계된 느린 빛과 학습 기반 등화가 각 순수 실리콘 레인에서 400 Gbps PAM-4를 전송할 수 있음을 보여준다.

다음 증거는 실제 배포 환경에 더 가까운 시스템에서 나와야 한다. 실시간 이퀄라이저, 패키징된 3.2 Tbps 엔진, 다중 웨이퍼 성능 데이터를 주시해야 한다. 이 세 가지 결과가 이 설계가 AI 데이터센터 링크로 발전할지, 아니면 인상적인 실험실 기록으로 남을지를 보여줄 것이다.