SK-hynix CPO 로드맵, 빛을 메모리에 더 가깝게 옮기지만 제품 격차는 여전

SK hynix는 2026년 8월 20일 3단계 광 통합 로드맵을 공개했지만, SK-hynix CPO 계획은 제품 출시가 아니다. 이는 빛을 프로세서에 더 가깝게, 궁극적으로는 공유 AI 메모리 시스템에 직접 연결하기 위한 연구 기반 제안이다. 바로 이 구분이 핵심적인 긴장을 만든다.

이 로드맵은 노드당 100테라비트/초 이상의 대역폭, 비트당 1피코줄 미만의 에너지, 칩 간 10나노초 미만의 지연 시간을 목표로 한다. 이 수치들은 미래 인프라를 위한 설계 목표를 설명한다. SK hynix는 세 목표를 모두 충족하는 상용 시스템을 발표하지 않았다.

더 큰 변화가 중요한 이유는 Nvidia와 Broadcom이 이미 co-packaged optics를 네트워크 스위치에 도입하고 있기 때문이다. SK hynix는 이 개념을 컴퓨팅 아키텍처 안쪽으로 더 깊이 확장하고 있다. 제안된 최종 형태는 광 연결이 네트워크 스위치에서 멈추는 대신, 프로세서 풀과 메모리 풀을 잇는 광 패브릭이다.

SK-hynix CPO 로드맵이 실제로 발표한 내용

SK hynix는 출하 가능한 광 메모리 제품이 아니라 기술적 방향성을 발표했다.

회사는 8월 20일 CPO 로드맵 발표를 통해 이 행사를 확인했다. 기반이 된 리뷰 논문은 Nature Electronics에 “Co-packaged optics for high-performance computing and artificial intelligence”라는 제목으로 게재됐다.

CPO, 즉 co-packaged optics는 광 엔진을 이를 사용하는 프로세서 또는 스위치 가까이에 배치하는 방식이다. 광 엔진은 전기 데이터를 빛으로 변환하고, 들어오는 빛을 다시 전기 신호로 변환한다.

이러한 근접 배치는 가장 까다로운 전기적 경로를 단축한다. 이후 광섬유는 비슷한 속도에서 구리 배선보다 낮은 전파 손실로 더 긴 거리에 데이터를 전달한다.

동료 심사를 거친 광 인터커넥트 리뷰는 SK hynix 연구원 Seunghoon Hong과 5개 대학 연구진이 작성했다. 참여 기관에는 University of Virginia, University of Illinois Urbana-Champaign, MIT, Nanyang Technological University, Yonsei University가 포함된다.

논문은 개발 경로를 세 가지 광범위한 통합 단계로 정리한다. 2차원 패키징은 전자 및 광자 부품을 공통 기판 위에 나란히 배치한다. 2.5D 설계는 여러 칩 아래에 위치한 고밀도 통신 계층인 인터포저를 통해 이들을 연결한다.

장기적인 3D 단계에서는 서로 다른 전자 및 광자 부품을 수직으로 적층한다. 이 접근법은 연결을 더 짧게 만들 수 있지만, 열 제거와 제조, 테스트, 수리를 더 어렵게 만든다.

SK hynix의 가장 중요한 제안은 이러한 패키징 도식을 넘어선다. 회사는 XPU 풀과 별도의 메모리 풀 사이에 포토닉 인터포저를 배치한다. XPU는 GPU, CPU 및 기타 특수 가속기를 포괄하는 일반 명칭이다.

이 모델에서 가속기는 가장 즉각적인 작업을 위해 빠른 로컬 high-bandwidth memory, 즉 HBM을 유지한다. 프로세서는 광 링크를 통해 더 큰 메모리 리소스에도 접근할 수 있다.

이 아키텍처가 로컬 HBM을 불필요하게 만드는 것은 아니다. 로컬 메모리는 여전히 지연 시간에 민감한 연산을 처리한다. 광 풀은 모든 프로세서 패키지 옆에 넣을 수 없는 용량과 유연성을 제공한다.

이 분리는 중요하다. 현재의 가속기 시스템은 제한된 양의 HBM을 각 프로세서와 밀접하게 결합한다. 반면 풀링 설계는 여러 프로세서가 속도나 예측 가능성을 과도하게 잃지 않으면서 더 큰 메모리 계층을 공유할 수 있는지를 묻는다.

로드맵의 명시된 목표는 이 아키텍처의 도착점을 제시한다. 노드당 100 Tb/s 이상의 대역폭, 1 pJ/bit 미만의 에너지, 칩 간 10나노초 미만의 지연 시간을 요구한다.

이는 발표된 SK hynix 하드웨어의 검증된 사양이 아니라 까다로운 시스템 요구 사항이다. 공개 자료에는 제품명, 고객 배포 사례, 제조 파트너, 샘플링 일정 또는 출시일이 명시되지 않았다.

그럼에도 이 행사는 실질적이다. 주요 HBM 공급업체가 광 인터커넥트를 미래 메모리 아키텍처에 대한 자사 관점 안에 공식적으로 포함시켰다. 다만 독자들은 이 발표를 연구 및 생태계 신호로 받아들여야 한다.

이러한 프레이밍은 원래 핫리스트 항목의 발행일 차이도 해소한다. 기반이 된 SK hynix 발표의 날짜는 2026년 8월 20일이다. 이후 소셜미디어의 관심은 두 번째 제품 출시를 의미하지 않았다.

대역폭 장벽이 HBM 너머로 이동한 이유

HBM은 메모리와 하나의 가속기 사이 경로를 개선했지만, 대규모 AI 시스템은 수천 개 구성 요소 사이에 두 번째 병목을 만들었다.

AI 연산은 GPU 하나를 더 빠르게 만드는 것만으로 확장되지 않는다. 대규모 학습 및 추론 워크로드는 작업을 프로세서, 서버, 랙, 데이터센터 포드 전반에 나눈다. 계층이 하나 추가될 때마다 데이터 이동도 늘어난다.

HBM은 이 문제의 핵심 부분 하나를 해결했다. 메모리 다이를 수직으로 적층하고 고급 패키징을 통해 가속기 가까이에 배치한다. 짧고 넓은 인터페이스는 일반적인 오프패키지 메모리 연결보다 훨씬 더 큰 대역폭을 제공한다.

이 설계는 모든 바이트를 좁은 기존 메모리 채널로 통과시키지 않고도 프로세서에 데이터를 공급하는 데 도움이 된다. 그러나 각 가속기 패키지에는 공간, 전력 공급, 열 용량, 인터포저 면적의 한계가 있다.

HBM 스택을 더 추가하면 결국 이러한 물리적 한계와 충돌한다. HBM 대역폭을 늘린다고 해서 별도의 가속기나 떨어진 랙 간 통신이 자동으로 개선되는 것도 아니다.

Nature Electronics 리뷰는 전기적 물리를 통해 더 광범위한 제약을 설명한다. 전기 링크가 더 빨라지거나 길어질수록 저항, 커패시턴스, 주파수 의존 왜곡이 악화된다. 엔지니어는 이퀄라이저, 리타이머, 디지털 신호 프로세서를 통해 이를 보정할 수 있다.

이 구성 요소들은 신호 품질을 복원하지만 에너지를 소비하고 열, 비용, 지연 시간을 늘린다. 또한 연산이나 메모리에 쓸 수 없는 보드 면적을 차지한다.

광 링크는 장거리 구간을 광섬유로 옮긴다. 빛은 보드와 케이블을 가로지르는 고속 전기 신호가 겪는 것과 같은 주파수 의존 손실 없이 더 멀리 이동할 수 있다.

CPO가 전기를 없애는 것은 아니다. 프로세서와 메모리는 여전히 전자적으로 작동하며, 전기 드라이버와 수신기도 필요하다. 이 아키텍처는 변환 전 최고속 전기 신호가 이동하는 거리를 줄인다.

이 세부 사항이 근접성이 중요한 이유를 설명한다. 플러거블 광 모듈은 보드 가장자리에 위치한다. 데이터는 그 모듈에 도달하기 전에 스위치 또는 프로세서에서 전기 배선을 따라 이동해야 한다.

co-packaged 엔진은 메인 칩 바로 옆에서 변환을 수행한다. 전기 구간은 더 짧아지고, 광섬유가 더 긴 경로를 담당한다.

연구진은 수년간 이 개념을 연구해 왔다. 2023년에 발표된 광범위한 CPO 기술 리뷰는 silicon photonics, 레이저, 패키징, 전기 인터페이스, 광 전력 공급의 진전을 기록했다.

SK hynix의 개입은 초점을 바꾼다. 회사는 광학이 플러거블 네트워크 모듈을 어떻게 대체할지가 아니라, 메모리 계층과 어떻게 상호작용해야 하는지를 묻고 있다.

메모리 계층은 속도, 용량, 위치, 에너지에 따라 스토리지와 메모리 기술에 서로 다른 역할을 부여한다. 레지스터와 캐시는 연산에 가장 가깝게 위치한다. HBM은 더 큰 로컬 작업 메모리를 제공하고, 다른 계층은 더 먼 거리에서 더 큰 용량을 제공한다.

광 메모리 풀은 또 하나의 계층을 도입하게 된다. 그 가치는 가장 뜨거운 데이터를 위해 로컬 HBM을 유지하면서, 더 큰 리소스를 프로세서 간에 공유하는 데서 나올 것이다.

이는 파라미터, 키-값 캐시, 학습 상태 또는 검색 인덱스가 단일 가속기의 로컬 메모리를 초과하는 대형 모델에 중요할 수 있다. 오늘날 소프트웨어는 이러한 자산을 여러 장치에 분산하고 네트워크 패브릭을 통해 전송을 조정하는 경우가 많다.

더 낮은 에너지의 광 경로는 시스템 아키텍트에게 더 많은 배치 선택지를 제공할 것이다. 지연 시간에 민감한 텐서를 위해 비싼 로컬 용량을 확보하고, 덜 자주 쓰이는 데이터는 풀링 계층에 배치할 수 있다.

그러나 사용 가능한 메모리는 링크 대역폭만으로 결정되지 않는다. 애플리케이션은 액세스 지연 시간, 경합, 일관성, 장애 격리, 보안, 소프트웨어 지원도 중요하게 여긴다.

빠른 물리 링크는 혼잡 상황에서 어느 프로세서가 우선순위를 받을지 결정할 수 없다. 원격 메모리를 로컬 HBM과 정확히 동일하게 동작하게 만들 수도 없다. 컨트롤러, 프로토콜, 운영체제, 컴파일러, 워크로드 스케줄러가 새로운 토폴로지를 효과적으로 노출해야 한다.

개발자에게 이는 이 로드맵이 단순히 더 빠른 케이블에 관한 이야기가 아니라는 뜻이다. 데이터 배치가 더 동적이고 잠재적으로 더 복잡해지는 새로운 시스템 모델을 가리킨다.

이러한 시스템을 평가하는 팀은 하드웨어 가정, 벤치마크, 소프트웨어 종속성에 대한 신뢰할 수 있는 기록이 필요하다. 검색 가능한 엔지니어링 지식 베이스는 플랫폼이 발전하는 과정에서 이러한 결정을 보존하는 데 도움이 될 수 있다.

따라서 이 압력은 광 부품 공급업체를 넘어선다. 가속기 제조사, 메모리 공급업체, 파운드리, 패키징 기업, 네트워크 공급업체, 클라우드 운영자는 구성 요소의 연결 방식을 합의해야 한다.

진짜 경쟁은 로컬 메모리와 풀링 메모리 사이에 있다

핵심 경쟁은 SK hynix와 특정 광학 공급업체 사이가 아니다. 이는 밀접하게 결합된 로컬 메모리와 로컬·풀링 혼합 아키텍처 간의 경쟁이다.

로컬 HBM은 단순한 성능 이점을 제공한다. 가속기 옆에 위치해 예측 가능한 고처리량 액세스를 제공한다. 소프트웨어는 이미 장치와 이에 연결된 메모리의 기본 관계를 이해하고 있다.

단점은 물리적 희소성이다. 각 프로세서는 패키지 공간, 열 한계, 인터페이스 폭, 전력, 제조 수율, 시스템 경제성이 허용하는 용량만 지원할 수 있다.

풀링 아키텍처는 이 방정식을 바꾼다. 여러 프로세서가 이론적으로 공유 용량 계층에 접근할 수 있어, 고정된 패키지 경계가 아니라 워크로드 수요에 따라 메모리를 할당할 수 있다.

잠재적인 활용률 이점은 명확하다. 한 프로세서는 많은 메모리 할당이 필요하고 다른 프로세서는 더 적게 필요할 수 있다. 공유 풀은 두 번째 프로세서 옆에 메모리가 묶여 남는 대신, 가용 용량을 첫 번째 워크로드로 보낼 수 있다.

AI 시스템이 혼합 워크로드를 지원할수록 이 유연성의 가치는 커진다. 학습, 배치 추론, 실시간 추론, 파인튜닝, 데이터 준비, 검색은 메모리에 서로 다른 요구를 제시할 수 있다.

제안된 아키텍처가 로컬 HBM을 유지하는 이유는 풀링에 트레이드오프가 있기 때문이다. 전파 지연이 낮은 광 링크라도 변환, 스위칭, 컨트롤러, 중재 과정을 거쳐야 한다.

거리 역시 여전히 중요하다. 패키지 또는 보드 건너편의 원격 풀은 인터포저를 통해 직접 연결된 HBM과 동일한 액세스 특성을 갖지 않는다.

따라서 SK-hynix CPO 논지의 가장 강력한 형태는 하이브리드다. 로컬 HBM은 즉각적인 대역폭을 제공하고, 광 풀링은 용량과 시스템 수준의 유연성을 제공한다.

이 하이브리드 모델은 기존 가속기 설계에 압력을 가한다. 프로세서 공급업체는 어떤 메모리 기능을 패키지 내부에 유지하고, 어떤 기능을 애플리케이션 성능을 훼손하지 않고 외부로 옮길 수 있는지 결정해야 한다.

이는 SK hynix 자체에도 압력을 가한다. 메모리 부품에서 시스템 아키텍처로 나아가려면 포토닉스, 패키징, 컨트롤러, 프로토콜, 소프트웨어 조정에 대한 전문성이 필요하다.

SK hynix는 모든 계층을 통제하지는 않는다. 파운드리는 로직과 포토닉스를 제조한다. 패키징 파트너는 이기종 구성 요소를 조립한다. 가속기 벤더는 인터페이스를 정의하고, 하이퍼스케일러는 아키텍처를 선택하며 운영 소프트웨어를 작성한다.

Nvidia는 이미 CPO에 얼마나 많은 수직적 조율이 필요한지 보여주고 있다. 2025년 3월 photonics switch 발표에서 TSMC, Coherent, Corning, Foxconn, Lumentum, SENKO 및 기타 생태계 파트너를 언급했다.

Nvidia는 총 처리량이 100 Tb/s 또는 400 Tb/s인 Spectrum-X Ethernet 구성을 소개했다. 또한 800 Gb/s로 동작하는 144포트 Quantum-X InfiniBand 스위치도 제시했다.

이 수치는 광 공유 메모리가 아니라 네트워크 스위치에 관한 것이다. 이는 현재 상용 CPO 활동이 아키텍처와 도입 논리가 더 명확한 네트워킹에 집중되어 있음을 보여준다.

Broadcom도 Ethernet 스위칭을 통해 유사한 경로를 밟아왔다. 3세대 200G CPO platform은 스위치 실리콘, 광 엔진, 자동화 테스트, 제조 파트너십을 중심으로 구축된 기존 프로그램을 확장했다.

SK hynix는 반대 방향에서 이 논의에 진입하고 있다. Nvidia와 Broadcom은 네트워크 스위칭에서 출발해 광학 장치를 스위치 ASIC에 더 가깝게 배치한다. SK hynix는 메모리에서 출발해 빛으로 유효 메모리 시스템을 어떻게 확장할 수 있을지 묻는다.

이는 반드시 직접적인 제품 충돌을 의미하지는 않는다. 두 접근 방식은 하나의 AI 클러스터 안에서 상호 보완적일 수 있다. 경쟁의 핵심은 누가 인터페이스를 정의하고 시스템 설계에서 가장 영향력 있는 위치를 차지하느냐에 있다.

메모리 풀링이 중요해진다면 메모리 벤더는 컨트롤러 동작, 패키징, 프로토콜, 워크로드 최적화에 영향을 미칠 수 있다. 이는 교체 가능한 메모리 부품을 공급하는 것보다 훨씬 더 큰 전략적 무게를 지닌 역할이다.

광 메모리가 여전히 비현실적이라면 가속기 및 네트워크 벤더가 더 강한 통제력을 유지하게 된다. 그러면 CPO는 주로 스위치를 통해 확장되고, HBM은 각 프로세서에 긴밀히 결합된 상태로 남게 된다.

따라서 이 로드맵은 구체적인 명제를 시험한다. AI 인프라가 새로운 광 계층을 정당화할 만큼 충분한 공유 메모리 유연성을 필요로 한다는 명제다.

이 명제는 그럴듯하지만 워크로드에 따라 달라진다. 대규모 언어 모델 추론은 상당한 메모리 용량을 요구할 수 있다. 학습 워크로드는 집약적인 집단 통신 패턴을 만들어낼 수 있다. 과학 컴퓨팅은 서로 다른 지연 시간 및 일관성 특성을 우선시할 수 있다.

단일 벤치마크로 모든 사용 사례를 대표할 수는 없다. 풀링 설계는 추가 로컬 HBM, 기존 네트워킹, CXL 연결 메모리 또는 소프트웨어 수준의 데이터 분할보다 우수한 지점을 보여줘야 한다.

로드맵은 여전히 발열, 수율, 표준화 과제에 직면해 있다

광학 장치를 컴퓨팅에 더 가깝게 배치하면 신호 효율은 개선되지만, 패키지의 냉각, 제조, 테스트, 수리는 더 어려워진다.

열 관리는 가장 분명하게 남아 있는 문제 중 하나다. 고성능 프로세서는 집중된 열을 발생시키는 반면, 광소자와 레이저는 온도 변화에 민감할 수 있다.

이러한 기술을 하나의 패키지에 배치하면 서로 상충하는 열적 요구가 생긴다. 프로세서를 효과적으로 냉각한다고 해서 광학 동작이 안정적으로 유지되는 것은 아니다.

온도 변화는 광 파장을 이동시키고 변조기 성능을 바꿀 수 있다. 제어 회로가 이를 보상할 수는 있지만, 해당 회로는 전력과 복잡성을 추가한다.

2026년 thermal management review는 레이저를 주요 신뢰성 우려 사항으로 지목한다. 또한 광 엔진이 긴밀히 통합된 패키지의 일부가 될 때 제한되는 정비 가능성도 강조한다.

고장 난 플러그형 트랜시버는 보통 전면 패널에서 분리할 수 있다. 반면 고장 난 코패키지드 광 부품은 훨씬 더 가치가 큰 프로세서나 스위치 어셈블리에 영향을 줄 수 있다.

외부 레이저 설계는 레이저 광원을 주 패키지 밖에 유지함으로써 일부 발열 및 교체 문제를 줄일 수 있다. 그러나 광 전달, 커넥터, 결합, 이중화 요건도 새로 도입한다.

제조 수율도 또 다른 과제다. 컴퓨팅 다이, 메모리 스택, 전기 인터페이스, 포토닉 칩, 광섬유 연결, 첨단 기판을 포함하는 패키지는 상호 연결된 부품이 함께 작동할 때만 성공한다.

구성 요소를 결합하면 단 하나의 결함이 미치는 재정적 영향을 증폭시킬 수 있다. 취약한 광 연결 하나 때문에 값비싼 정상 실리콘이 포함된 어셈블리를 폐기하거나 재작업해야 할 수 있다.

통합 수준이 높아질수록 테스트도 어려워진다. 제조업체는 전기적 성능, 광 정렬, 열 안정성, 패키징 응력, 장기 신뢰성을 평가해야 한다.

로드맵의 2D, 2.5D, 3D 순서는 이러한 진행을 인정한다. 각 단계는 데이터 경로를 단축하고 밀도를 높일 수 있다. 동시에 각 단계는 재료와 동작 특성이 다른 구성 요소 간 물리적 거리를 줄인다.

3차원 이기종 통합은 이러한 트레이드오프를 가장 강하게 보여준다. 수직 적층은 연결을 더 짧게 만들 수 있지만, 내부에 묻힌 인터페이스는 검사, 냉각, 교체가 더 어렵다.

표준화도 그에 못지않게 중요해질 수 있다. 메모리 풀은 여러 공급업체의 프로세서, 스위치, 컨트롤러, 소프트웨어와 통신해야 한다.

안정적인 인터페이스가 없으면 클라우드 사업자는 하나의 긴밀히 결합된 플랫폼에 의존할 위험이 있다. 벤더 역시 어느 설계가 대규모 제조 투자를 받을 가치가 있는지 불확실성에 직면한다.

표준은 물리적 신호 전송 이상을 포괄해야 한다. 시스템에는 탐색, 메모리 매핑, 일관성 규칙, 혼잡 관리, 텔레메트리, 오류 복구, 보안, 자원 할당이 필요하다.

CXL은 이미 PCIe 기반 인터커넥트를 통해 메모리 확장과 풀링의 일부를 다룬다. 광 아키텍처는 CXL 트래픽을 전달하는지, 또 다른 프로토콜을 도입하는지, 아니면 여러 프로토콜 아래의 하위 물리 계층 역할을 하는지 명확히 해야 한다.

공개된 SK hynix 자료는 이러한 질문에 답하지 않는다. 또한 제안된 프로세서-메모리 구성을 시험하는 고객도 밝히지 않는다.

이러한 부재가 중요한 이유는 핵심 성능 목표들이 서로 영향을 주기 때문이다. 한 설계는 탁월한 대역폭에 도달할 수 있지만 에너지 목표를 놓칠 수 있다. 다른 설계는 낮은 링크 에너지를 달성하더라도 값비싼 냉각 또는 제어 시스템을 요구할 수 있다.

비트당 1 pJ 미만이라는 목표는 특히 신중히 봐야 한다. 레이저, 전기 드라이버, 수신기, 튜닝 회로, 스위칭, 냉각, 메모리 컨트롤러 오버헤드가 수치에 포함되는지는 산정 범위에 따라 결정된다.

마찬가지로 칩 간 10나노초 미만의 지연 시간은 애플리케이션에서 보이는 메모리 지연 시간과 같지 않다. 소프트웨어는 컨트롤러, 중재, 프로토콜, 메모리 액세스를 거치는 전체 경로를 경험한다.

이번 발표는 하나의 문서화된 워크로드에서 상용 노드가 모든 목표를 달성했다고 주장하지 않는다. 이러한 목표를 측정된 제품 사양으로 취급하면 증거를 과장하게 된다.

배포 문제도 있다. 데이터센터 운영자는 플러그형 광 모듈, 확립된 수리 프로세스, 익숙한 공급망에 막대한 투자를 해왔다.

CPO는 이러한 운영 방식을 바꿀 만큼 충분한 에너지, 밀도 또는 신뢰성 가치를 제공해야 한다. 기술적으로 우아한 패키지라도 교체 절차가 과도한 다운타임이나 재고 위험을 초래한다면 실패할 수 있다.

Nvidia와 Broadcom은 스위치 제품을 통해 CPO를 명확한 운영 역할에 배치하기 때문에 관련된 시험대를 제공한다. 이들의 공급 가능성, 현장 신뢰성, 수리 모델, 고객 도입은 더 깊은 광 통합에 대한 신뢰를 형성할 것이다.

SK hynix는 더 어려운 두 번째 단계를 마주하고 있다. 광 메모리 풀링은 신뢰할 수 있는 물리적 패키지와 설득력 있는 소프트웨어 가시적 자원을 모두 입증해야 한다.

광 메모리가 실재하는지 보여줄 세 가지 신호

SK hynix가 하드웨어, 파트너, 측정된 배포 결과를 공개할 때에만 이 로드맵은 상업적 의미를 갖게 된다.

첫 번째 신호는 명확한 구성을 갖춘 프로토타입이다. SK hynix는 프로세서 유형, 메모리 기술, 광 엔진, 인터포저 설계, 프로토콜, 측정 범위를 공개해야 한다.

이러한 프로토타입은 고객이 구성 요소 성능과 완전한 시스템 성능을 구분할 수 있게 해준다. 또한 2D, 2.5D, 3D 로드맵 중 어느 단계가 먼저 실용적인지 보여줄 것이다.

공개된 측정 결과에는 총 노드 대역폭, 비트당 에너지, 종단 간 지연 시간, 열 조건, 오류율, 지속 성능이 포함돼야 한다. 결과에는 이를 뒷받침하는 제어 및 냉각 오버헤드도 포함돼야 한다.

프로토타입이 재현 가능한 워크로드에서 제시된 목표에 근접한다면 로드맵은 뒷받침을 얻게 된다. 공개 내용이 구성 요소 시뮬레이션에만 머문다면 상용화 격차는 여전히 크다.

두 번째 신호는 실명이 공개된 생태계와 표준화 경로다. 광 메모리는 메모리 벤더 단독으로는 양산에 도달할 수 없다.

신뢰할 수 있는 프로그램에는 가속기 파트너, 파운드리, 패키징 공급업체, 포토닉스 공급업체, 시스템 제조업체, 클라우드 또는 고성능 컴퓨팅 고객이 필요하다. 다른 벤더도 구현할 수 있는 인터페이스 전략도 필요하다.

기존 표준을 지원하면 도입 마찰을 줄일 수 있다. 독점적 접근 방식은 초기에는 더 빠르게 움직일 수 있지만, 고객은 종속과 상호운용성 위험이 관리 가능한 수준으로 유지된다는 증거를 필요로 한다.

SK hynix가 주요 컴퓨팅 및 패키징 파트너와 상호운용 가능한 프로토타입을 발표한다면 시스템 수준의 야심은 더 구체화된다. 경쟁 인터페이스가 늘어난다면 표준화 위험도 커진다.

세 번째 신호는 하이브리드 아키텍처를 로컬 HBM 및 기존 확장 옵션과 비교하는 워크로드 증거다. 용량만으로는 타당성을 입증할 수 없다.

테스트는 광 풀링이 허용하기 어려운 지연 시간 없이 모델 크기, 가속기 활용률, 처리량 또는 에너지 사용을 개선하는 지점을 보여줘야 한다. 또한 어떤 워크로드가 완전한 로컬 메모리에 더 적합한지도 드러내야 한다.

독립적인 고객 시험은 벤더 전망보다 더 큰 무게를 지닌다. 특히 고장, 열 드리프트, 유지보수, 소프트웨어 스케줄링을 다룬다면 운영 텔레메트리는 그보다도 더 강력한 증거가 될 것이다.

가장 가까운 경쟁 증거는 네트워킹에서 나올 것이다. Nvidia가 발표한 CPO 스위치와 Broadcom의 제조 프로그램은 통합 광학 장치가 데이터센터 운영 조건을 견뎌낼 수 있는지 보여줄 수 있다.

성공적인 스위치 배포는 CPO의 근본적 근거를 강화할 것이다. 광 메모리를 자동으로 검증하지는 않겠지만, 패키징, 공급망, 서비스 관행을 둘러싼 불확실성을 줄일 것이다.

저조한 도입이나 신뢰성 문제는 반대 효과를 낼 것이다. 이는 플러그형 광학 장치, 온보드 광학 장치 또는 덜 통합된 접근 방식을 지지하는 주장을 강화할 것이다.

SK hynix의 CPO 로드맵은 궁극적으로 업계에 메모리의 경계를 다시 그릴 것을 요구한다. 용량을 하나의 가속기에 영구적으로 부착된 것으로 취급하는 대신, 로컬 HBM과 광으로 연결된 풀을 아우르는 계층 구조를 제안한다.

이것이 이번 발표가 또 하나의 포토닉스 논문 이상인 이유다. 이는 선도적인 메모리 공급업체를 미래 AI 시스템 아키텍처를 둘러싼 경쟁의 한가운데에 놓는다.

그러나 로드맵은 여전히 지도에 불과하다. 출시 목적지, 고객 일정, 모든 목표가 함께 작동한다는 증거를 제공하지 않는다.

인프라 구매자와 개발자가 취할 실질적인 조치는 헤드라인 목표가 아니라 증거를 추적하는 것이다. 완전한 프로토타입, 표준에 기반한 파트너 그룹, 독립적인 워크로드 결과를 주시해야 한다.

광 메모리는 로컬 HBM 옆에서 활용 가능한 계층이 될 것인가, 아니면 CPO는 네트워크 스위치에 계속 집중될 것인가? 다음의 신뢰할 수 있는 답은 또 다른 다이어그램이 아니라 측정된 시스템에서 나와야 한다.