TinyGPU v2.0, 실리콘에서 작동했지만 ‘최소 GPU’ 주장은 더 큰 시험대에 올라

Tom Hardware는 TinyGPU v2.0이 이제 물리적 실리콘에서 작동하며, 약 24만 개의 트랜지스터로 동작하는 3D 그래픽 프로세서를 구현했다고 보도했다. 설계자 Pongsagon Vichit은 Tiny Tapeout 제조 런 이후 이 칩이 그래픽을 출력하는 모습을 공개했다. 이로써 프로젝트는 FPGA 실험에서 제작된 주문형 반도체 집적회로, 즉 ASIC로 전환됐다.

이 결과가 중요한 이유는 제작 과정에서 소프트웨어 시뮬레이션과 FPGA 테스트로는 드러나지 않는 문제가 노출되기 때문이다. 클록 동작, 신호 타이밍, 메모리 접근, 보드 수준 통합은 모두 실제 하드웨어 환경에서 검증을 견뎌야 한다. Vichit의 영상은 핵심 파이프라인이 작동함을 시사하지만, 공개된 시연만으로 모든 성능 또는 신뢰성 관련 질문에 답할 수는 없다.

이는 Nvidia, AMD, Intel에 맞서는 초소형 경쟁 제품이 아니다. TinyGPU v2.0은 낮은 해상도와 제한된 색 심도에서 의도적으로 단순한 장면을 렌더링한다. 이 프로젝트의 진정한 상대는 흥미로운 FPGA 프로토타입과 반복적으로 작동하는 실리콘 사이의 간극이다. 그 간극을 넘었다는 사실은 프레임 레이트를 훨씬 뛰어넘는 기술적 가치를 프로젝트에 부여한다.

다음 질문은 TinyGPU v3.0에 관한 것이다. Vichit은 픽셀 셰이더 기능과 알려진 v2.0 한계에 대한 수정 사항을 포함한, 더 프로그래밍 가능한 설계를 개발하고 있다. 이 로드맵은 추가되는 모든 기능이 로직, 메모리 대역폭, 검증 노력을 소모한다는 점에서 중요성을 키운다.

Tom Hardware: TinyGPU, 실리콘 테스트 통과

중요한 변화는 TinyGPU가 단순한 3D 그래픽을 표시한다는 점이 아니다. 제작된 칩이 디지털 설계가 약속한 대로 작동한다고 전해진다는 점이다.

Vichit은 앞서 Basys3 FPGA 보드에서 TinyGPU v2.0을 테스트했다. FPGA는 설계자가 고정된 레이아웃으로 확정하기 전에 하드웨어 로직을 테스트할 수 있도록 해주는 구성 가능한 칩이다. 이 단계에서는 아키텍처가 모델을 렌더링하고, 컨트롤러 입력을 받으며, VGA 디스플레이를 구동할 수 있음을 보여줬다.

ASIC를 제작하면 그러한 유연성은 사라진다. 로직은 트랜지스터와 배선의 물리적 배열이 된다. 동일한 칩에 새 구성을 로드하는 방식으로 설계 결함을 수정할 수 없다. 중대한 오류는 대개 또 한 번의 제조 런을 필요로 한다.

8월 4일자 실리콘 테스트 보고서에 따르면, 회수된 TinyGPU v2.0 실리콘은 테스트 중 실제 그래픽을 출력했다. 이 보고서는 Tiny Tapeout 생산 런 이후의 결과를 성공적인 실제 환경 시연으로 설명한다.

이 증거는 완전한 제품 검증보다 더 좁은 주장을 뒷받침한다. 영상은 한 가지 테스트 환경에서 주요 기능이 작동한다는 점을 보여줄 수 있다. 하지만 제조 수율, 전압 허용 범위, 장시간 안정성, 여러 샘플에서의 성능을 입증하지는 않는다.

이러한 구분은 반도체 보도에서 중요하다. 엔지니어들은 흔히 최초로 회수된 버전을 A0 실리콘이라고 부른다. A0에서 유용한 출력을 얻는 것은 의미가 크다. 많은 하드웨어 오류는 테이프아웃 이후 비용이 크게 증가하기 때문이다. 테이프아웃은 완성된 칩 레이아웃이 제조 단계에 들어가는 시점이다.

시연된 파이프라인은 변환, 조명, 래스터화, 디스플레이 출력을 처리하는 것으로 전해진다. 변환은 모델 좌표를 화면상의 위치로 바꾼다. 래스터화는 각 삼각형에 어떤 픽셀이 속하는지 결정한다. 조명은 선택된 광원 방향을 사용해 표면에 보이는 색을 조정한다.

설계자의 프로젝트 문서는 제작된 형태에서 약 24만 개의 트랜지스터를 사용하는 25MHz 아키텍처를 설명한다. 최대 1,000개 삼각형을 포함하는 모델을 지원하지만, 실제 속도는 장면 복잡도와 활성화된 기능에 따라 달라진다.

문서화된 디스플레이 목표는 4비트 색상의 320×240픽셀이다. 4비트 색상은 해당 팔레트 체계에서 16개의 가능한 색상 값을 제공한다. 이는 현대 그래픽과 비교하면 극히 제한적이지만, 식별 가능한 음영 처리 또는 텍스처 처리 객체를 표시하기에는 충분하다.

프로젝트는 외부 QSPI 메모리에도 의존한다. QSPI는 여러 신호선을 통해 데이터를 전송하는 직렬 인터페이스다. TinyGPU는 온칩 면적을 지나치게 많이 차지할 모델 데이터, 프레임 저장소, 깊이 정보를 위해 이 외부 하드웨어를 사용한다.

Vichit의 구성에는 VGA 출력 모듈, QSPI 하드웨어, 게임패드 인터페이스, SNES 컨트롤러가 포함된다. 사용자는 모델을 회전하고, 크기를 바꾸거나, 방향성 광원을 조정할 수 있다. 이러한 제어 기능은 시연을 회로에 고정된 애니메이션이 아닌 상호작용 가능한 형태로 만든다.

Tom Hardware는 앞서 제작 전 설계를 다뤘으며, 당시 보고된 트랜지스터 추정치는 20만 개에 가까웠다. 현재의 24만 개 수치는 Vichit이 설명한 제작 구현을 반영한다. 합성과 물리적 레이아웃이 소스 로직을 실제 표준 셀로 변환하는 과정에서 추정치는 달라질 수 있다.

따라서 이 결과는 하나의 불확실성을 해소하는 한편, 여러 다른 질문은 남긴다. TinyGPU v2.0은 더 이상 시뮬레이션이나 FPGA만의 주장이 아니다. 작동하는 실리콘으로 전해지지만, 검증을 마친 상용 GPU가 아니라 실험용 칩에 머문다.

24만 트랜지스터 GPU는 본질적으로 제약에 대한 연구다

TinyGPU는 한계를 데스크톱 그래픽 카드와의 민망한 비교가 아니라 설계 요구 사항으로 볼 때 흥미로워진다.

현대의 독립형 GPU에는 수십억 개의 트랜지스터, 광범위한 캐시, 특수 컴퓨팅 블록, 비디오 엔진, 대규모 메모리 인터페이스가 들어간다. TinyGPU v2.0에는 그러한 규모가 전혀 없다. 헤드라인 성능을 비교해도 Vichit이 해결하려 했던 엔지니어링 문제에 대해서는 거의 알 수 없다.

그의 문제는 압축이다. 아키텍처는 극히 작은 로직 예산 안에서 3D 지오메트리를 변환하고 그릴 수 있도록, 기존 그래픽 파이프라인의 충분한 요소를 보존해야 한다. 모든 레지스터, 승산기, 버퍼, 제어 상태는 같은 제한된 실리콘 면적을 두고 경쟁한다.

고정소수점 연산은 그 예산을 통제하는 데 도움이 된다. 고정소수점 수는 정수부와 소수부에 미리 정해진 비트를 할당한다. 일반적인 부동소수점 연산보다 회로가 적게 필요하지만, 설계자는 범위와 정밀도를 세심하게 관리해야 한다.

파이프라인은 하나의 동적 방향성 광원을 이용한 플랫 셰이딩도 사용한다. 플랫 셰이딩은 각 정점 또는 픽셀마다 부드러운 변화를 계산하는 대신, 삼각형 전체에 일관된 조명 값을 할당한다. 이 선택은 눈에 보이는 3D 형태를 유지하면서 연산량을 줄인다.

백페이스 컬링은 카메라 반대 방향을 향한 삼각형을 제거한다. 이러한 표면은 일반적으로 보이지 않으므로, 건너뛰면 래스터화 작업을 줄일 수 있다. 이는 표준 그래픽 기법이지만, 트랜지스터와 클록 예산이 작은 환경에서는 이점이 특히 중요해진다.

8비트 깊이 버퍼는 각 위치에서 어떤 표면이 앞에 나타나야 하는지를 기록한다. 깊이 테스트가 없으면 나중에 그려진 삼각형이 더 가까운 지오메트리를 잘못 가릴 수 있다. 제한된 정밀도는 이러한 작은 장면에 적합하지만, 더 큰 환경 다수에서는 부족할 것이다.

4비트 더블 버퍼는 그리기와 표시를 위한 별도의 표면을 유지한다. 한 버퍼를 표시하는 동안 다음 프레임을 준비할 수 있다. 두 버퍼를 교체하면 업데이트 중 두 프레임의 일부가 함께 보이는 현상인 화면 찢김을 줄일 수 있다.

이러한 기능은 TinyGPU v2.0을 하드와이어드 패턴 생성기 이상으로 만든다. 이 칩은 모델 데이터를 받아 인식 가능한 단계를 거쳐 지오메트리를 처리한다. 다만 장면 크기, 출력 품질, 지원 효과에 엄격한 경계를 둔 고정 기능 설계라는 점은 변함없다.

보고된 프레임 레이트 범위는 적절한 장면에서 대략 초당 7.5~15프레임에 이른다. 저장소에는 텍스처가 적용된 1,000개 삼각형 예제가 6.5 FPS를 기록했다는 내용도 문서화돼 있다. 이 수치는 서로 다른 워크로드를 설명하므로, 상충하는 보편적 벤치마크로 취급해서는 안 된다.

프레임 레이트는 삼각형 수, 가시 영역, 텍스처 작업, 메모리 지연, 기타 장면 세부 사항에 따라 달라진다. 작은 객체는 디스플레이 대부분을 덮는 지오메트리보다 더 적은 픽셀 처리가 필요할 수 있다. 진지한 비교를 하려면 동일한 모델, 설정, 클록, 출력 조건이 필요하다.

이러한 벤치마킹 맥락은 아직 불완전하다. 실리콘 영상은 눈에 보이는 동작을 확인하지만, 폭넓은 성능 테스트 세트는 제공하지 않는다. 또한 녹화된 테스트 중 문서화된 모든 기능이 실행됐는지도 입증하지 않는다.

바로 이 지점에서 ‘최소 GPU’라는 표현에는 신중함이 필요하다. “GPU”에는 단일한 트랜지스터 기준값이 없으며, 독립적인 취미 프로젝트들은 그래픽 기능의 서로 다른 하위 집합을 구현한다. 일부는 기본 프리미티브만 그리는 반면, 다른 프로젝트에는 변환, 텍스처, 조명 또는 프로그래밍 가능한 단계가 포함된다.

따라서 이 타이틀은 표준화된 상이 아니라 유용한 약칭이다. TinyGPU의 더 설득력 있는 차별점은 제작된 실리콘과 작고 자체 완결적인 3D 파이프라인의 조합이다. 독자는 최상급 표현만 믿기보다 문서화된 기능을 평가해야 한다.

이 조합은 교육적 가치도 만든다. 소스는 디지털 회로를 정의하는 데 사용되는 하드웨어 기술 언어인 Verilog로 파이프라인을 공개한다. 개발자는 그래픽 개념이 어떻게 상태 기계, 연산 유닛, 메모리 트랜잭션으로 구현되는지 살펴볼 수 있다.

학생들에게 이는 익숙한 시각적 출력을 칩 설계로 들어가는 관문으로 만든다. 회전하는 모델은 추상적인 파형보다 해석하기 쉽다. 그러나 화면에 보이는 모든 프레임은 여전히 더 큰 칩에서 사용되는 것과 같은 타이밍, 검증, 물리 설계 원칙에 의존한다.

Tiny Tapeout은 프로토타입 간극을 핵심 경쟁으로 바꾼다

TinyGPU의 핵심 성과는 소규모 하드웨어 프로젝트를 제작된 실리콘으로부터 보통 멀어지게 하는 비용과 조율의 장벽을 넘었다는 데 있다.

칩 제작은 일반적으로 큰 다이를 채우고 전문 엔지니어링 흐름을 관리할 수 있는 조직에 유리하다. 개인 설계자는 웨이퍼 전체가 필요하지 않은 경우가 드물지 않다. 아주 작은 실험 회로조차 설정, 패키징, 검증, 제조 요건을 수반한다.

공유 웨이퍼 프로그램은 다수의 소형 설계를 동일한 제조 칩에 배치함으로써 그 방정식을 바꾼다. 각 기여자는 정해진 타일 면적을 받는다. 공유 인프라는 공통 인터페이스, 선택 로직, 시연 보드를 통한 접근을 처리한다.

이 모델은 공동 교통수단과 비슷하다. 각 설계가 이용 가능한 차량의 일부만 차지하므로, 어떤 참가자도 전체 이동 비용을 부담할 필요가 없다. 이 비유가 완벽하지는 않지만, 다중 프로젝트 웨이퍼가 교육과 실험에서 가치 있게 된 이유를 설명한다.

TinyGPU v2.0은 16개의 Tiny Tapeout 타일에 해당하는 4×4 할당을 사용한다. 이는 플랫폼의 컴팩트한 설계 모델 안에서는 큰 프로젝트다. 그럼에도 이 할당은 Vichit이 데스크톱 GPU 팀이라면 훨씬 더 많은 실리콘으로 해결할 선택을 하도록 강제한다.

이 프로그램은 인터페이스 제약도 부과한다. 외부 메모리, 비디오 출력, 컨트롤러 입력은 사용 가능한 핀과 지원되는 애드온 보드를 통해 전달돼야 한다. 이러한 제약은 트랜지스터 수만큼이나 직접적으로 아키텍처를 형성한다.

과정은 제조 훨씬 이전에 시작된다. Vichit은 도구가 실제 로직으로 변환할 수 있는 코드, 즉 합성 가능한 Verilog로 회로를 기술해야 한다. 이후 자동화된 검사는 인터페이스, 타이밍 가정, 물리적 레이아웃 요건을 검증한다.

합성은 설계를 표준 셀 라이브러리로 매핑한다. 배치는 그 셀들에 물리적 위치를 할당한다. 배선은 제조 규칙을 준수하면서 금속 배선으로 셀들을 연결한다. 완성된 레이아웃은 이후 공동 테이프아웃의 다른 프로젝트와 함께 제작된다.

시뮬레이션은 이 전체 과정에서 여전히 필수적이다. 테스트벤치는 제조 전에 입력을 제공하고 예상 출력이 나오는지 확인한다. FPGA 프로토타이핑은 실제 주변기기와 함께 재구성 가능한 하드웨어에서 유사한 로직을 실행함으로써 한 층을 더한다.

어느 단계도 실리콘을 완벽히 예측하지는 못한다. FPGA의 배선, 메모리 블록, 타이밍은 ASIC 공정과 다르다. 실제 칩에서는 단순화된 테스트가 놓칠 수 있는 클록, 리셋, 전력, 신호 무결성 특성도 발생한다.

따라서 제조 후 실제로 동작하는 출력은 또 하나의 FPGA 영상보다 더 큰 비중을 가진다. 이 결과는 툴 플로우, 공동 플랫폼, 보드 연결, 외부 메모리, 그래픽 로직이 함께 작동했음을 시사한다. 핵심 연결 고리 중 하나라도 실패했다면 화면에 보이는 프레임은 나오지 못했을 수 있다.

Tiny Tapeout의 과거 결과는 유용한 맥락을 제공한다. 이전 실행에서는 프로세서, 신호 생성기, 디스플레이, 가속기, 실험적 아날로그 회로가 공동 실리콘에 배치됐다. 이 플랫폼은 그래픽 전용이 아니므로 TinyGPU는 범용 설계 모델을 시험하는 스트레스 테스트가 된다.

그래픽 파이프라인은 연산, 순서 제어, 메모리 트래픽, 엄격한 디스플레이 타이밍을 결합한다. 동기화를 잃으면 이미지 전체가 손상될 수 있다. 이 요소들을 성공적으로 조정한다는 점에서 이 프로젝트는 단순한 카운터나 점멸등보다 더 풍부한 시연이 된다.

그렇더라도 공동 테이프아웃이 엔지니어링 위험을 없애지는 않는다. 인프라를 분담하고 진입 장벽을 낮출 뿐이다. 설계자는 기능적 정확성, 타이밍, 자원 사용량, 주변 하드웨어의 동작에 계속 책임을 진다.

이 플랫폼은 제한된 회로를 더 큰 회로처럼 작동하게 만들 수도 없다. TinyGPU의 해상도, 색 심도, 클록 속도, 장면 예산은 여전히 설계 선택의 직접적인 결과다. 접근성이 면적과 성능 간의 관계를 지우지는 않는다.

따라서 압박을 받는 것은 흥미로운 프로세서를 누가 제작할 수 있는가에 대한 전통적 가정이다. TinyGPU는 Nvidia의 제품 로드맵을 압박하지 않는다. 맞춤형 그래픽 실리콘은 대기업이나 대학 연구실 내부에만 속한다는 믿음에 압박을 가한다.

이러한 변화는 GPU를 넘어서는 함의를 지닌다. 작고 개방된 칩은 개발자가 비정형 가속기, 인터페이스, 교육용 프로세서를 최종 물리 매체에서 시험할 수 있게 한다. 일부 아이디어는 실패하겠지만, 그 실패는 눈에 보이고 재현 가능한 엔지니어링 증거가 될 수 있다.

TinyGPU v2.0 시연이 입증하지 못하는 것

작동하는 출력은 기본 기능을 입증하지만, 완전한 벤치마크나 양산 준비 상태, 논쟁의 여지가 없는 세계 기록을 입증하지는 않는다.

첫 번째 불확실성은 테스트 범위와 관련된다. 공개 영상은 모델이 모니터에 표시되고 입력에 반응하는 모습을 보여줄 수 있다. 그러나 모든 연산 경로, 메모리 조건, 삼각형 방향, 제어 상태가 올바르게 동작하는지는 드러내지 못한다.

포괄적인 검증에는 여러 테스트 장면과 재현 가능한 측정이 필요하다. 검토자는 실리콘 샘플, 클록 안정성, 전압, 온도, 리셋, 장시간 동작에 관한 정보도 필요로 한다. 초기 보고에는 이러한 결과가 함께 제공되지 않았다.

두 번째 불확실성은 성능이다. 인용된 7.5~15 FPS 범위는 이전 FPGA 예상치와 일치하는 것으로 보이지만, 워크로드가 결과에 큰 영향을 준다. 벤치마크에는 고정된 모델, 카메라, 텍스처, 뷰포트, 측정 방법이 필요하다.

칩이 외부 QSPI 메모리에 의존한다는 점은 해석을 더욱 복잡하게 만든다. 메모리 지연 시간은 서로 다른 파이프라인 단계를 멈추게 하거나 속도를 조절할 수 있다. 저장소에는 연결된 메모리 모듈의 지연 시간 설정을 조정할 수 있다는 내용도 문서화돼 있다.

이는 프로젝트의 가치를 낮추지 않는다. 특히 온칩 저장소가 면적 대부분을 차지하게 되는 경우 외부 메모리는 정당한 아키텍처 선택이다. 다만 "독립형 GPU"라는 표현을 지원 하드웨어가 전혀 필요 없는 단일 부품으로 혼동해서는 안 된다는 뜻이다.

GPU에는 여전히 메모리, 클록, 전력, 비디오 연결, 입력 하드웨어가 필요하다. 상용 프로세서도 주변 시스템에 의존한다. 여기서 "독립형"은 그래픽 파이프라인이 FPGA나 마이크로컨트롤러 내부가 아니라 제조된 로직에서 실행된다는 의미다.

세 번째 불확실성은 Vichit이 문서화한 뷰포트 실패다. v2.0에서는 보이는 뷰포트 밖으로 확장되는 지오메트리가 GPU를 멈추게 하고 리셋을 강제할 수 있다. 뷰포트는 장면이 표시돼야 하는 직사각형 화면 영역을 정의한다.

이는 범용 3D 렌더링에 상당한 제약이다. 카메라는 일상적으로 객체를 화면 밖으로 일부 이동시킨다. 그래픽 프로세서는 파이프라인을 잠그지 않고 해당 지오메트리를 클리핑하거나 제외해야 한다.

Vichit은 TinyGPU v3.0이 이 문제를 해결한다고 말한다. 해당 버전이 공개되고 테스트되기 전까지 수정은 로드맵의 일부로 남는다. 이 제한은 프로그래밍 가능하거나 유연한 하드웨어가 왜 더 높은 검증 요구를 낳는지도 보여준다.

네 번째 우려는 "세계에서 가장 작은"이라는 설명이다. Vichit의 이전 첫 번째 GPU 설계는 약 16,000개의 게이트를 사용했고 텍스처가 적용된 삼각형 두 개만 렌더링했다. 다른 초소형 그래픽 회로는 서로 다른 절충안을 택하므로 직접적인 순위 비교는 어렵다.

이전 칩은 60 FPS에서 640 x 480 출력을 목표로 했는데, 이는 v2.0보다 더 빠르게 들린다. 그러나 처리할 수 있는 장면은 훨씬 작았고, 최대 1,000개의 삼각형을 포함하는 모델 파일을 다룰 수 있는 v2.0의 역량도 없었다.

이러한 겉보기 역전은 왜 일차원적 비교가 실패하는지 보여준다. 더 높은 해상도나 프레임 속도가 자동으로 더 뛰어난 아키텍처를 뜻하지는 않는다. TinyGPU v2.0은 더 낮은 디스플레이 속도로 동작하는 대신 훨씬 풍부한 지오메트리를 받아들인다.

현대 GPU는 그 반대편 극단을 보여준다. 수십억 개의 트랜지스터는 대규모 병렬 연산, 복잡한 스케줄링, 프로그래밍 가능한 셰이더, 캐시 계층, 고대역폭 메모리를 뒷받침한다. TinyGPU는 의도적으로 이들 시스템 대부분을 제거한다.

Nvidia의 GeForce 256은 최신 게이밍 카드보다 더 적절한 역사적 기준점이다. 1999년에 출시된 이 제품은 하드웨어 변환과 조명을 GPU의 핵심 기능으로 대중화하는 데 기여했다. TinyGPU는 관련 개념을 실험적 규모에서 재현한다.

그러나 공통된 용어가 비슷한 범위를 의미하지는 않는다. GeForce급 하드웨어는 상용 게임, 소프트웨어 호환성, 지속적인 고객 워크로드를 목표로 했다. TinyGPU는 선택된 메커니즘을 보여주는 오픈 학습 프로젝트다.

Tom Hardware는 이 장치를 구매 대안이 아닌 애호가의 성취로 적절하게 설명한다. 가장 유용한 해석도 이 구분을 따른다. 그 의미는 소비자 성능이 아니라 눈에 보이는 실리콘과 아키텍처 효율성에 있다.

이 프로젝트는 재현 가능한 테스트 파일, 기록된 클록 조건, 여러 칩의 결과를 통해 더 강력한 증거를 얻을 수 있다. 그러면 독립 빌더가 하드웨어 동작을 시뮬레이션 및 FPGA 출력과 비교할 수 있다.

오픈 소스는 이 과정을 가능하게 하지만, 공개만으로 완성되지는 않는다. 소스 코드는 검토를 허용한다. 재현 가능한 하드웨어 테스트는 검토를 더 강력한 검증으로 전환한다.

TinyGPU v3.0은 프로그래밍 가능성이 같은 초소형 제약 안에 들어맞는지 시험할 것이다

다음 버전은 v2.0이 실제 실리콘에 도달할 수 있게 했던 절제된 단순성을 잃지 않으면서 유연성을 더해야 한다.

Vichit의 공개 로드맵은 TinyGPU v3.0을 고정 파이프라인에서 프로그래밍 가능한 픽셀 처리로 옮겨가는 단계로 설명한다. 픽셀 셰이더는 픽셀의 출력 색상을 계산하는 작은 프로그램이다. 이는 고정된 조명 및 텍스처 규칙이 표현할 수 없는 효과를 가능하게 한다.

Vichit의 것으로 알려진 공개 게시물은 초기 DirectX 8 픽셀 셰이더에서 영감을 얻은 설계를 설명한다. 제안된 코어는 단일 명령어, 다중 데이터 실행을 통해 픽셀 네 개를 병렬로 처리한다. SIMD는 하나의 명령어를 여러 데이터 요소에 동시에 적용한다.

보고된 설계는 컴팩트한 명령어 세트와 제한된 수의 임시 레지스터를 사용한다. 마스킹 실행은 조건부 동작을 처리하기 위한 제한적인 방법을 제공한다. 이러한 선택은 현대적 셰이더 아키텍처의 복잡성을 들여오지 않고 프로그래밍 가능성을 유지하는 것을 목표로 한다.

주목할 만한 메커니즘은 바로 이것이다. 프로그래밍 가능성은 여러 고정 회로를 재사용 가능한 연산 및 제어 로직으로 대체할 수 있다. 동시에 명령어 저장소, 디코딩, 레지스터, 스케줄링, 더 광범위한 해저드 테스트를 요구할 수도 있다.

v3.0은 뷰포트 문제도 해결해야 한다. Vichit은 가드 밴드 클리핑과 함께 니어 플레인 및 파 플레인 제외를 논의했다. 가드 밴드 클리핑은 후속 단계가 픽셀을 화면으로 제한하기 전에 좌표가 가시 영역을 벗어나는 것을 허용한다.

이 메커니즘이 작동한다면 일부만 보이는 객체가 프로세서를 멈추게 하는 일은 사라져야 한다. 이 개선은 카메라 이동과 일반적인 장면을 더 실용적으로 만들 것이다. 또한 기능을 위한 기능을 추가하는 대신 명확히 문서화된 v2.0의 약점을 해결한다.

이제 가장 중요한 신호는 세 가지다.

첫째, Vichit은 안정적인 v3.0 아키텍처와 합성 가능한 구현을 공개해야 한다. 로직을 최적화하는 동안 기능 설명은 바뀔 수 있다. 공개 저장소는 실제 명령어 형식, 파이프라인, 자원 사용량을 드러낼 것이다.

둘째, 설계에는 클리핑과 셰이더 실행을 함께 압박하는 장면을 활용한 재현 가능한 FPGA 결과가 필요하다. 단순한 효과에서 프레임 속도를 유지하는 것만으로는 충분하지 않다. 테스트는 깊이와 외부 메모리를 사용하면서 화면 경계 너머에 지오메트리를 배치해야 한다.

셋째, v3.0은 궁극적으로 또 하나의 실리콘 결과가 필요하다. FPGA 성공은 로직의 상당 부분을 검증하겠지만, v2.0의 핵심 교훈은 제조가 별도의 문턱이라는 점이다. 작동하는 A0 실리콘은 새 아키텍처의 주장을 강화할 것이다.

어느 단계에서의 실패도 유용한 정보를 제공할 수 있다. 타일 예산을 초과하면 프로그래밍 가능성의 면적 비용이 드러난다. 타이밍 문제는 느린 경로를 식별할 것이다. 시각적 오류는 정밀도 또는 메모리 순서 가정의 문제를 드러낼 수 있다.

따라서 v3.0이 계획된 2026년 출시 시기를 놓치더라도 로드맵은 중요하다. 칩 일정은 설계 준비도와 공동 제조 기회에 달려 있다. 지연 자체보다 그 이유가 더 많은 정보를 제공할 것이다.

독자들은 v3.0을 필연적인 제품 라인으로 간주해서도 안 된다. 발표된 소비자 시장, 드라이버 생태계, 상용 소프트웨어 스택은 없다. 현재 이 프로젝트는 오픈 하드웨어 개발과 공개 실험으로 기능한다.

이러한 초점 덕분에 Vichit은 상용 GPU 공급업체가 할 수 없는 선택을 할 수 있다. 기존 게임과의 호환성은 불필요하다. 드라이버 지원은 제한적으로 유지될 수 있다. 설계는 범용 성능보다 투명성과 시각적 교육을 우선할 수 있다.

동시에 프로그래밍 가능성은 더 까다로운 비교를 불러올 것이다. 프로세서가 셰이더 명령어를 실행하면 개발자들은 명령어 제한, 분기 동작, 텍스처 접근, 정밀도, 처리량을 묻게 된다. 각각의 답변은 또 다른 검증 의무를 만든다.

v2.0의 성취는 그 전신이 실리콘에 도달했고 그래픽을 출력한 것으로 알려졌기 때문에 이 로드맵에 신뢰성을 부여한다. 그렇다고 v3.0이 성공적으로 들어맞고, 실행되고, 제조될 것이라는 보장은 아니다. 하드웨어 발전은 누적되지만 가차 없다.

Tom Hardware 보도를 따라가는 개발자에게 가장 좋은 다음 단계는 과장된 표현에 집중하기보다 공개 설계를 검토하는 것이다. 저장소 사양을 향후 벤치마크, 테스트 장면, 실리콘 영상과 비교하라.

TinyGPU의 지속적인 가치는 다른 이들이 그 기술을 재현하고, 연구하고, 확장할 수 있는지에 달려 있다. 단 한 번의 성공적인 시연은 관심을 만든다. 문서화된 검증은 그 관심을 재사용 가능한 엔지니어링 지식으로 바꾼다.

v3.0이 각 기능과 그에 따른 하드웨어 비용 사이의 명확한 관계를 유지하는지 지켜볼 필요가 있다. 셰이더 유연성, 클리핑, 병렬 픽셀 처리의 원리가 계속 이해하기 쉽게 유지된다면, 이 프로젝트는 가장 큰 강점을 지켜낼 것이다.

가장 유용한 최소 GPU가 반드시 트랜지스터 수가 가장 적은 GPU인 것은 아니다. 그래픽 하드웨어가 실제로 어떻게 작동하는지 그 제약을 통해 드러내는 GPU다. TinyGPU v2.0은 실리콘에서 그 지점에 도달했다.

이제 v3.0은 더 프로그래밍 가능한 파이프라인에서도 같은 명확성이 유지되는지를 보여줘야 한다. 데스크톱 GPU와의 경쟁이 아니라 바로 이 검증이 프로젝트의 다음 장을 결정할 것이다.