Gelsinger nazywa HBM „kiepską”, gdy SK hynix planuje wyjść poza tę technologię

Pat Gelsinger nazwał pamięć o wysokiej przepustowości „kiepską”, wywołując spór, który szybko trafił do Google News i relacji z branży półprzewodników. Jego krytyka dotyczyła kompromisów związanych z ciepłem, zużyciem energii i obudowaniem, wpisanych w technologię pamięci wspierającą większość zaawansowanych akceleratorów AI.

Wypowiedź brzmi szczególnie ostro, ponieważ SK hynix zbudował swój ostatni sukces wokół HBM. Jednak Hoshik Kim, starszy wiceprezes i fellow w SK hynix, nie bronił tej technologii jako ostatecznego celu rozwoju pamięci. Podczas tej samej dyskusji na RAISE Summit Kim przyznał, że branża będzie musiała wyjść poza obecną architekturę.

Ta wymiana zdań nie była przyznaniem, że HBM poniosła porażkę. Ujawniła bardziej znaczący zwrot: firmy odnoszące największe korzyści z boomu na HBM już inwestują w technologie, które mogą ograniczyć zależność od standaryzowanych stosów HBM.

Czego nie uwzględnił nagłówek Google News

Gelsinger skrytykował ograniczenia dzisiejszej HBM, a nie potrzebę szybkiej pamięci umieszczonej obok procesorów AI.

Gelsinger, były dyrektor generalny Intel, obecnie general partner w Playground Global, przemawiał na RAISE Summit 2026 w Paryżu. Wydarzenie odbyło się od 7 do 9 lipca. Kim dołączył do panelu zatytułowanego „AI Has a Memory Problem”.

Podczas dyskusji Gelsinger opisał HBM jako słaby kompromis techniczny. HBM układa pionowo kilka matryc pamięci DRAM i łączy je krótkimi, gęstymi ścieżkami elektrycznymi. Taka struktura zapewnia znacznie większą przepustowość niż zwykłe moduły pamięci umieszczone dalej od procesora.

Jednak ten sam stos tworzy wyzwania termiczne i produkcyjne. Ciepło z niższych warstw musi przejść przez inne matryce, zanim dotrze do systemu chłodzenia. Większa wysokość stosu i bardziej złożone obudowanie mogą nasilać ten problem.

Gelsinger później przedstawił ten sam argument w wywiadzie dotyczącym zmieniającego się biznesu pamięci. Powiedział: „HBM, jaką dziś znamy i kochamy, jest kiepską pamięcią”. Według opublikowanej analizy biznesu pamięci jego wyjaśnienie skupiało się na uwięzionym cieple i wynikającej z niego presji na wydajność procesora.

Nagrania ze szczytu sprawiły, że wymiana zdań zabrzmiała jak nadzwyczajne ustępstwo ze strony SK hynix. Kim wydawał się zgadzać, że HBM nie jest ostateczną odpowiedzią. Inny uczestnik panelu przedstawił następnie tę chwilę jako przyznanie przez SK hynix, że HBM jest złą pamięcią.

Pełny kontekst jest mniej teatralny. HBM pozostaje niezbędna, ponieważ akceleratory AI muszą przesyłać wagi modeli i dane pośrednie z ogromną szybkością. Konwencjonalna pamięć serwerowa nie jest w stanie obsłużyć każdego żądania akceleratora z porównywalną przepustowością lub efektywnością energetyczną.

Spór dotyczy tego, co stanie się po osiągnięciu przez HBM praktycznych ograniczeń. Gelsinger opowiada się za ściślejszą integracją pamięci z procesorami. SK hynix bada niestandardową HBM, nowe poziomy pamięci, zaawansowane obudowanie oraz produkty łączące różne technologie przechowywania danych.

To rozróżnienie ma znaczenie. Zły produkt nie ma przekonującego zastosowania. Niedoskonały produkt może dominować, ponieważ każda dostępna alternatywa narzuca gorsze ograniczenia.

HBM obecnie należy do drugiej kategorii. Jest droga w produkcji, trudna do chłodzenia i silnie ograniczona przez dostępność technologii obudowania. Pozostaje też jednym z najskuteczniejszych sposobów dostarczania danych do zaawansowanych GPU.

Nagłówek Google News uchwycił konfrontację, lecz skompresował argument techniczny. Gelsinger kwestionował długoterminową efektywność architektury. Kim przyznawał istnienie problemu z roadmapą, którym SK hynix już zaczął się zajmować.

Dlaczego systemy AI nadal akceptują wady HBM

Infrastruktura AI używa HBM, ponieważ procesory są spragnione danych, nawet jeśli sama pamięć generuje koszty termiczne i ekonomiczne.

Nowoczesne akceleratory AI mogą wykonywać ogromną liczbę operacji matematycznych na sekundę. Operacje te niewiele dają, gdy dane modelu docierają zbyt wolno. Lukę między przepustowością procesora a dostarczaniem pamięci powszechnie nazywa się ścianą pamięci.

Trening tworzy jedną wersję tego problemu. Tysiące akceleratorów wielokrotnie wymienia parametry, gradienty i wyniki tymczasowe. Wolna ścieżka pamięci sprawia, że kosztowne jednostki obliczeniowe czekają.

Inferencja tworzy inną wersję. Serwer musi odczytywać wagi modelu i zarządzać pamięcią podręczną klucz-wartość, która przechowuje informacje potrzebne do generowania kolejnych tokenów. Większe modele i dłuższe konteksty zwiększają te wymagania pamięciowe.

HBM zwalcza to wąskie gardło, umieszczając szerokie interfejsy pamięci blisko akceleratora. Przesyła dane przez wiele połączeń działających równolegle. Projekt nie opiera się wyłącznie na ekstremalnie wysokich częstotliwościach taktowania.

Ta bliskość pomogła Nvidia, AMD i twórcom niestandardowych akceleratorów skalować systemy AI. Sprawiła też, że podaż HBM stała się strategicznym ograniczeniem dla całego rynku półprzewodników.

Fizyczne rozmieszczenie nadal wiąże się z kosztami. Pionowo ułożone matryce koncentrują ciepło na niewielkim obszarze. Większa liczba warstw zwiększa złożoność produkcji, a defekty mogą obniżać liczbę użytecznych pakietów uzyskiwanych z każdej partii.

Obudowanie łączy też los dostawców pamięci z odlewniami i producentami akceleratorów. HBM nie może być po prostu produkowana jako odizolowany towar i umieszczana w standardowym gnieździe. Musi pasować do interfejsu procesora, projektu pakietu, limitu mocy i systemu chłodzenia.

Określenie „kiepska” użyte przez Gelsingera wskazuje więc na kompromis inżynieryjny. HBM rozwiązuje problem niedoboru przepustowości, akceptując większe ciepło, koszty i złożoność integracji.

SK hynix nie kwestionuje tych ograniczeń. Własne publiczne materiały firmy wskazują, że przedsiębiorstwa pamięciowe muszą rozumieć procesory klientów, obciążenia robocze, wymagania energetyczne i projekty termiczne. Strategia full-stack firmy wyraźnie wykracza poza dostarczanie wymiennych komponentów pamięci.

Ta zmiana wyjaśnia również, dlaczego HBM nie zniknie tylko dlatego, że możliwa stanie się bardziej elegancka architektura. Platformy sprzętowe AI wymagają lat projektowania, kwalifikacji i przygotowań produkcyjnych. Twórcy optymalizują też oprogramowanie pod pamięć dostępną w wdrożonych akceleratorach.

Operatorzy centrów danych intensywnie zainwestowali w systemy wyposażone w HBM. Potrzebują kompatybilnych produktów o przewidywalnej niezawodności i wydajności. Zamiennik musi przewyższać HBM, jednocześnie mieścić się w realistycznych harmonogramach produkcji i wdrożeń.

Obecna architektura może zatem pozostać istotna komercyjnie, stając się jednocześnie przejściowa technicznie. Ethernet, pamięć flash i technologie procesów krzemowych podążały podobnymi ścieżkami. Każda przetrwała powtarzającą się krytykę, ponieważ otaczający ekosystem rozwijał się wraz z podstawową konstrukcją.

Dostawcy HBM mogą dodawać warstwy, ulepszać metody łączenia, dostosowywać matryce bazowe i udoskonalać chłodzenie. Te zmiany wydłużają użyteczne życie architektury, nawet jeśli nie eliminują jej fundamentalnych kompromisów.

SK hynix stoi przed dylematem następcy

SK hynix musi chronić swoją pozycję lidera HBM, jednocześnie pomagając klientom budować systemy oparte na szerszej i bardziej dostosowanej hierarchii pamięci.

HBM przekształciła pamięć z komponentu działającego w tle w centralną część projektu systemu AI. SK hynix zyskał wpływy dzięki ścisłej współpracy z firmami produkującymi akceleratory i partnerami zajmującymi się zaawansowanym obudowaniem. Ta pozycja staje się trudniejsza do obrony, gdy każdy klient żąda innej kombinacji pojemności, przepustowości, mocy i opóźnień.

Firma nie może już maksymalizować produkcji, wytwarzając jeden standaryzowany komponent na szeroki rynek. Coraz częściej musi koordynować roadmapy z projektantami procesorów, odlewniami, dostawcami technologii obudowania i operatorami chmur.

To presja na model biznesowy stojąca za krytyką Gelsingera. Ściślejsza integracja procesora i pamięci może poprawić wydajność, ale zwiększa koszt wyboru niewłaściwego klienta lub platformy.

Konwencjonalny układ pamięci może obsługiwać wiele systemów. Wysoce dostosowany produkt może zależeć od jednej generacji procesora. Opóźnienia lub słaby popyt na ten procesor mogą pozostawić dostawcę z niewykorzystaną zdolnością produkcyjną i kosztami rozwoju.

SK hynix już postawił na dostosowanie. Prezentacje produktów firmy na 2026 rok obejmowały niestandardowe struktury HBM oraz koncepcje processing-in-memory. Processing-in-memory przenosi wybrane obliczenia bliżej przechowywanych danych, ograniczając transfery między pamięcią a głównym procesorem.

Na CES 2026 firma pokazała 16-warstwowy produkt HBM4 o pojemności 48 GB. Zaprezentowała również demonstrację systemu AI zbudowanego wokół niestandardowych HBM i rozwiązań processing-in-memory, zgodnie z jej portfolio pamięci z CES.

Produkty te sugerują, że SK hynix postrzega HBM jako platformę zdolną do ewolucji. Firma nie traktuje każdej generacji jako szybszej wersji niezmienionego towaru.

Strategia tworzy trudną równowagę. Klienci chcą wyspecjalizowanych produktów dopasowanych do ich akceleratorów. SK hynix chce zachować wystarczająco dużo wspólnych elementów, aby ponownie wykorzystywać projekty, kontrolować koszty i obsługiwać kilku konkurujących klientów.

Współpraca z TSMC oferuje jeden ze sposobów zarządzania tym napięciem. Odlewnia obsługująca wielu projektantów akceleratorów może wspierać wspólne metody obudowania i integracji. SK hynix może wówczas uczestniczyć w rozwoju kilku platform, zamiast angażować wszystko w jednego dostawcę układów.

Samsung i Micron stoją przed tą samą transformacją. Obie firmy muszą kwalifikować produkty u głównych klientów akceleratorów, jednocześnie poprawiając uzyski produkcyjne. Potrzebują też wiarygodnych roadmap dla dostosowanej pamięci i zaawansowanego obudowania.

Konkurencja wyjdzie więc poza przepustowość widoczną w nagłówkach. Kupujący będą oceniać zachowanie termiczne, zużycie energii, pojemność, dostępność technologii obudowania, wsparcie oprogramowania i niezawodność dostaw.

SK hynix pozostaje w dobrej pozycji dzięki doświadczeniu produkcyjnemu i bliskim relacjom z klientami. Jednak przywództwo w jednej generacji HBM nie gwarantuje przywództwa w architekturze pamięci zbudowanej wokół niestandardowych matryc bazowych lub integracji z procesorem.

Przewaga firmy coraz mniej przypomina katalog układów pamięci. Coraz bardziej przypomina sieć relacji współprojektowania. Ten model może tworzyć trwałe więzi z klientami, ale wymaga też większych i wcześniejszych zakładów.

Prawdziwa rywalizacja to HBM kontra hierarchia pamięci

Prawdopodobnym następcą dzisiejszej HBM nie będzie jeden układ zastępczy, lecz skoordynowana hierarchia umieszczająca różne dane na różnych poziomach pamięci.

Obciążenia robocze AI nie traktują każdego bajtu jednakowo. Niektóre dane muszą natychmiast dotrzeć do procesora. Inne informacje mogą tolerować dodatkowe opóźnienie, jeśli system zyskuje pojemność lub ogranicza zużycie energii.

HBM obsługuje najszybszy poziom, lecz przechowywanie w niej wszystkiego jest niepraktyczne. Jej pojemność pozostaje ograniczona w porównaniu ze zwykłą pamięcią DRAM i pamięcią flash. Wiąże się też z większymi kosztami produkcji i obudowania.

SK hynix rozwija High Bandwidth Flash, czyli HBF, jako jeden z możliwych dodatkowych poziomów. HBF ma łączyć gęstość pamięci NAND flash z charakterystyką przepustowości dostosowaną do infrastruktury AI. Technologia znalazłaby się między HBM a pamięcią masową SSD, zamiast całkowicie zastępować którykolwiek z tych produktów.

Firma bada również rozszerzanie pamięci za pośrednictwem Compute Express Link. CXL to standard połączeń, który pozwala procesorom uzyskiwać dostęp do współdzielonej lub zewnętrznej pamięci z koherentnym adresowaniem. Może zapewnić serwerowi AI większą pojemność bez umieszczania każdego bajtu obok akceleratora.

Badacze SK hynix przetestowali warstwową architekturę inferencyjną wykorzystującą pamięć podłączoną przez CXL oraz pamięć masową NVMe. Podejście to przenosi dane zgodnie z wymaganiami wydajnościowymi, zamiast zakładać, że wszystkie informacje modelu muszą znajdować się w HBM.

Dlatego odpowiedź Kima na RAISE Summit ma znaczenie. Stwierdzenie, że HBM nie jest ostateczną odpowiedzią, jest zgodne z opublikowaną przez firmę mapą rozwoju. SK hynix opisał HBF jako odpowiedź na ekonomiczne ograniczenia przechowywania wszystkich danych AI w pamięci warstwowej w swojej mapie rozwoju pamięci AI.

Integracja z procesorem stanowi inną drogę. Pamięć umieszczona bezpośrednio na procesorze lub połączona za pomocą bardziej zaawansowanego pakowania może skrócić ścieżki elektryczne. Może również zmniejszyć energię zużywaną na przenoszenie danych.

Integracja nie eliminuje jednak trudnych decyzji. Pojemność dostępna w pakiecie jest ograniczona, a ściśle sprzężone konstrukcje trudniej niezależnie modernizować. Nieudany projekt procesora może też pociągnąć za sobą inwestycję w jego niestandardową pamięć.

System warstwowy rozkłada to ryzyko. Często używane wagi modelu mogą pozostać w HBM. Większe zbiory danych z pamięci podręcznej można przenieść do pamięci CXL lub pamięci flash o wysokiej przepustowości. Konwencjonalna pamięć masowa może przechowywać mniej pilne dane.

Oprogramowanie musi decydować, gdzie powinny znajdować się dane, i przenosić je bez tworzenia nowych wąskich gardeł. To sprawia, że zarządzanie pamięcią staje się problemem optymalizacji na poziomie całego systemu, a nie jedynie specyfikacją komponentu.

Zmiana dotyczy zarówno deweloperów, jak i firm produkujących układy scalone. Architektura modelu, kwantyzacja, buforowanie, grupowanie zadań i harmonogramowanie inferencji wpływają na ruch w pamięci. Lepsze oprogramowanie może ograniczyć zapotrzebowanie na HBM bez oczekiwania na nowy proces półprzewodnikowy.

Dla nabywców korporacyjnych szczytowa przepustowość stanie się niepełną miarą zakupową. Przydatna ocena będzie obejmować przepustowość na wat, opóźnienia przy realistycznych obciążeniach, dostępną pojemność oraz wydajność, gdy dane wykraczają poza HBM.

Ta hierarchia jest główną alternatywą dla HBM jako kompletnej odpowiedzi. HBM może pozostać najszybszą warstwą, jednocześnie tracąc status centralnego rozwiązania każdego problemu pamięci AI.

Dlaczego Werdykt „Kiepska Pamięć” Wymaga Powściągliwości

Słabości HBM są realne, ale żaden proponowany następca nie dorównał jeszcze jej połączeniu przepustowości, skali wdrożeń i akceptacji klientów.

Gelsinger ma wyraźne podstawy techniczne, by krytykować pamięć warstwową. Ciepło, pobór energii, uzysk i złożoność pakowania to mierzalne ograniczenia. Mocniejsze twierdzenie — że pamięć zintegrowana z procesorem wyprze konwencjonalne HBM — pozostaje mniej pewne.

Po pierwsze, integracja zwiększa zależność między mapami rozwoju produktów. Firmy tworzące akceleratory aktualizują architektury, interfejsy i plany produkcyjne w długich cyklach. Dostawca pamięci musi zaangażować zasoby badawcze i produkcyjne, zanim popyt stanie się jasny.

Po drugie, ulepszenia chłodzenia mogą wydłużyć życie HBM. Projektanci pakietów mogą zmieniać materiały, struktury stosów, interfejsy termiczne i chłodzenie systemowe. Łączenie hybrydowe może również zmniejszyć rozmiar połączeń i poprawić parametry elektryczne.

Po trzecie, standardy HBM mogą utrzymać konkurencję. Standardowe interfejsy pozwalają kilku dostawcom rozwijać kompatybilne produkty. Przejście w stronę głęboko niestandardowej pamięci może zwiększyć wydajność, ale ograniczyć wymienność.

Ten kompromis ma znaczenie dla firm chmurowych. Niestandardowy pakiet może uzależnić nabywcę od jednego połączenia procesora i pamięci. Produkty standaryzowane dają więcej opcji, gdy dostawcy napotykają opóźnienia lub problemy z uzyskiem.

Po czwarte, nowe warstwy pamięci wprowadzają własne koszty opóźnień i oprogramowania. CXL zwiększa pojemność, lecz dane nadal pokonują dłuższą drogę niż informacje przechowywane obok akceleratora. Pamięć oparta na NAND oferuje dużą gęstość, ale ma inne właściwości trwałości i dostępu niż DRAM.

Architektura warstwowa działa tylko wtedy, gdy oprogramowanie inteligentnie rozmieszcza dane. Niewłaściwe rozmieszczenie może zniwelować teoretyczną korzyść i prowadzić do nieprzewidywalnej wydajności.

Obecna strategia produktowa SK hynix odzwierciedla tę niepewność. Firma nadal inwestuje w HBM4, jednocześnie badając produkty, które ją uzupełniają. Na GTC 2026 przedstawiła HBM4 jako narzędzie poprawiające efektywność inferencji dużych modeli, zgodnie ze swoim programem dotyczącym inferencji.

Nie stoi to w sprzeczności z planowaniem wykraczającym poza HBM. Firmy półprzewodnikowe często finansują kolejną architekturę, jednocześnie ulepszając obecną. Klienci potrzebują dziś produktów gotowych do wdrożenia, a nie wyłącznie obiecujących projektów laboratoryjnych.

Rynek daje też SK hynix niewiele powodów, by przedwcześnie porzucać HBM. Popyt na akceleratory AI nadal premiuje produkty o wysokiej przepustowości. Umowy dostaw i cykle kwalifikacyjne tworzą impet komercyjny, którego krytyka techniczna nie może natychmiast odwrócić.

Gelsinger podchodzi do tego pytania również jako inwestor w firmy pracujące nad ściślejszą integracją pamięci i obliczeń. Jego doświadczenie sprawia, że krytyka jest istotna, lecz czytelnicy powinni pamiętać, że wspiera on alternatywny kierunek.

Kim reprezentuje firmę, której przychody i relacje z klientami korzystają na HBM. Jego gotowość do rozmowy o następcy jest równie godna uwagi, choć nie dowodzi, że SK hynix wybrał jedną architekturę zastępczą.

Odpowiedzialny wniosek jest węższy. HBM stała się niezbędna, nie stając się idealna. Jej niedoskonałości są na tyle poważne, by zmieniać mapy rozwoju, ale nie na tyle, by czynić istniejące wdrożenia przestarzałymi.

Czytelnicy Google News powinni traktować tę wymianę jako dowód aktywnej transformacji architektonicznej. Nie jest ona dowodem, że branża już wybrała zwycięzcę.

Trzy Sygnały Pokażą, Co Nastąpi Po HBM

Przyszłość HBM stanie się wyraźniejsza dzięki kwalifikacji produktów, wdrożonym hierarchiom pamięci i dowodom, że integracja poprawia kompletne systemy.

Pierwszym sygnałem będzie kwalifikacja klientów dla HBM4 i jej następców. Ogłoszenie próbki nie dowodzi produkcji masowej, akceptowalnych uzysków ani niezawodnego działania wewnątrz pakietu akceleratora.

Warto obserwować, czy SK hynix, Samsung i Micron będą w stanie dostarczać zakwalifikowane produkty zgodnie z harmonogramami klientów. Opóźnienia wzmocniłyby argument Gelsingera, że złożonością coraz trudniej zarządzać. Stabilne zwiększanie produkcji pokazałoby, że HBM nadal ma pole do rozwoju.

Wydajność termiczna ma takie samo znaczenie jak nominalna przepustowość. Dostawcy muszą wykazać, że dodatkowe warstwy nie zmuszają procesorów do obniżenia szybkości przy długotrwałych obciążeniach. Wyniki rzeczywistych aplikacji będą bardziej miarodajne niż parametry szczytowe.

Drugim sygnałem będzie komercyjne wdrożenie pamięci warstwowej. HBF, rozszerzanie pamięci CXL i pamięć masowa obliczeniowa wymagają adopcji wykraczającej poza demonstracje i artykuły badawcze.

Udany system powinien zmniejszać zależność od deficytowej HBM bez tworzenia niedopuszczalnych opóźnień. Powinien też działać w przypadku użytecznych modeli i wzorców inferencji, a nie tylko jednego starannie wybranego benchmarku.

Deweloperzy powinni obserwować, w jaki sposób oprogramowanie udostępnia te warstwy. Automatyczne rozmieszczanie ułatwiłoby adopcję. Systemy wymagające szeroko zakrojonego ręcznego strojenia mogą pozostać ograniczone do hiperskalerów dysponujących wyspecjalizowanymi zespołami inżynieryjnymi.

Ten rozwój ma odpowiednik w zarządzaniu wiedzą. Użyteczne systemy rozmieszczają informacje według pilności, kontekstu i kosztu ich odzyskania. Osobista baza wiedzy kieruje się podobną zasadą na poziomie aplikacji, choć działa znacznie powyżej warstwy sprzętu półprzewodnikowego.

Trzecim sygnałem będzie wiarygodna integracja procesora i pamięci w skali produkcyjnej. Prototypy mogą demonstrować niskie opóźnienia, ale produkty komercyjne muszą również spełniać wymagania dotyczące uzysku, chłodzenia, naprawialności i kosztów.

Dowody powinny obejmować wydajność całego systemu na wat. Konstrukcja, która poprawia dostęp do pamięci, a zarazem czyni pakiet zaporowo trudnym do wyprodukowania, nie zastąpi HBM na szeroką skalę.

Różnorodność klientów zapewni kolejny test. Jeśli zintegrowane produkty działają tylko z jednym akceleratorem, mogą stać się wartościowymi niszami. Szersza adopcja potwierdziłaby prognozę Gelsingera, że biznes pamięci zmierza w kierunku współprojektowanego krzemu.

Sygnały te pokażą również, kto znajduje się pod największą presją. SK hynix musi przełożyć przywództwo w HBM na wpływ w projektowaniu systemów. Samsung musi wykorzystać szeroki zakres możliwości produkcyjnych, by zdobyć kwalifikacje. Micron musi konkurować, nie dorównując skalą każdemu rywalowi.

Projektanci akceleratorów stoją przed własnym wyborem. Mogą żądać coraz bardziej niestandardowej pamięci, zaakceptować większą zależność od dostawców albo wykorzystać oprogramowanie i warstwowanie, aby zachować elastyczność.

Najważniejszym rezultatem nie będzie deklaracja, że HBM umarła. Będzie nim mierzalne ograniczenie liczby sytuacji, w których kosztowne akceleratory czekają na dane.

To jest pytanie stojące za konfrontacją w Google News. Czy branża może zachować przepustowość HBM, jednocześnie uwalniając się od jej ograniczeń termicznych, pojemnościowych i związanych z modelem biznesowym?

W następnym cyklu produktowym należy ignorować najbardziej ostre cytaty i obserwować systemy. Harmonogramy kwalifikacji, trwała wydajność i rzeczywiste wdrożenia pamięci warstwowej pokażą, czy HBM pozostanie centrum infrastruktury AI, czy stanie się jedną z wielu warstw.