SK hynix Abre a HBF para a Indústria, mas o Verdadeiro Teste É o Hardware

A SK hynix lançou a primeira especificação de High Bandwidth Flash, transformando uma camada de memória para IA proposta em um projeto técnico aberto. O anúncio de 4 de agosto ganhou ampla repercussão no Google News, mas o conflito importante está sob a manchete. A HBF promete capacidades de até 512GB e largura de banda de até 3.0TB/s, mas nenhum sistema comercial com HBF validou esses objetivos.

A especificação, desenvolvida com a Sandisk por meio do Open Compute Project, descreve uma flash NAND posicionada entre a High Bandwidth Memory e os discos de estado sólido convencionais. Ela é voltada à inferência de IA, em que aceleradores leem repetidamente grandes pesos de modelos ao atender solicitações de usuários. O Google e a desenvolvedora de processadores de IA Tenstorrent aderiram ao consórcio, dando à iniciativa potenciais usuários além de seus dois fornecedores de memória.

Não se trata da OpenAI anunciando uma tecnologia de memória. “Aberta” descreve a especificação e seu modelo de desenvolvimento, não a criadora do ChatGPT. A verdadeira disputa é entre uma camada de memória aberta, focada em capacidade, e a prática estabelecida de colocar os modelos principalmente em HBM cara. A SK hynix agora tem uma especificação, parceiros confiáveis e objetivos ambiciosos. Ainda precisa de silício funcional, suporte de aceleradores e viabilidade econômica de produção.

SK hynix Transforma a HBF em uma Especificação Aberta

O lançamento dá aos projetistas de sistemas um objetivo comum para a HBF, mas não entrega um produto acabado.

A SK hynix e a Sandisk apresentaram a especificação na abertura da conferência Future of Memory and Storage em Santa Clara, Califórnia. O evento ocorreu de 4 a 6 de agosto de 2026. O anúncio veio após cerca de seis meses de trabalho de padronização em uma frente de trabalho do Open Compute Project.

As empresas haviam lançado essa frente de trabalho na sede da Sandisk em Milpitas em 25 de fevereiro. Inicialmente, elas descreveram a HBF como uma nova camada entre a HBM e o armazenamento SSD. A especificação recém-lançada define para esse conceito capacidades, classes de desempenho, interfaces, requisitos de empacotamento e diretrizes de confiabilidade.

A primeira versão abrange pacotes que usam configurações de dies NAND de oito ou 16 camadas. A capacidade máxima chega a 512GB por pilha. Três faixas de desempenho vão de aproximadamente 0.4TB/s a 3.0TB/s, segundo o anúncio publicado e reportagens técnicas posteriores.

Essa faixa é importante porque a HBF não tem um único ponto fixo de desempenho. Classes inferiores podem priorizar capacidade e eficiência, enquanto implementações posteriores podem buscar uma largura de banda mais próxima da HBM avançada. Essa flexibilidade também significa que o teto de 3.0TB/s não deve ser confundido com uma garantia de primeira geração comercializada.

A HBF usa flash NAND, a tecnologia não volátil encontrada em SSDs, em vez da DRAM usada pela HBM. A memória não volátil retém os dados armazenados sem alimentação contínua. No entanto, a NAND comum não consegue alimentar um acelerador de IA em velocidades sequer próximas às da HBM.

A HBF aborda essa lacuna empilhando dies NAND especializados e acessando muitos arrays internos em paralelo. Um die lógico de base gerencia essas conexões e apresenta um caminho muito mais amplo ao processador. O pacote resultante se assemelha à filosofia de design acoplado da HBM, preservando a vantagem de densidade da NAND.

A especificação também adota o Universal Chiplet Interconnect Express, ou UCIe, para conexões entre a HBF e os processadores hospedeiros. O UCIe é uma interconexão aberta die a die que permite a troca de dados entre chiplets dentro de um único pacote. Sua inclusão oferece aos projetistas de CPU, GPU e aceleradores um caminho comum de integração.

A especificação UCIe não torna a interoperabilidade automática. Os fornecedores ainda precisam de controladores, gerenciamento de memória, tratamento de erros, empacotamento, firmware e suporte de software. Ela reduz, porém, o risco de que cada fornecedor de HBF crie uma ligação física incompatível.

O lançamento por meio do Open Compute Project é igualmente importante. As especificações da OCP visam estabelecer requisitos compartilhados que várias empresas possam implementar. Seu framework de contribuições distingue especificações básicas amplas de documentos detalhados de produto prontos para fabricação.

Essa distinção define o estado atual da HBF. A SK hynix e a Sandisk levaram a ideia além de slides e discussões privadas. Elas não entregaram um componente pronto para fabricação que fabricantes de servidores possam encomendar e qualificar.

Para leitores que chegam pelo Google News, essa diferença é o primeiro fato a lembrar. A SK hynix revelou uma especificação padrão, não uma pilha de memória de 512GB disponível comercialmente. O anúncio define o destino e alguns dos caminhos até ele.

Por Que a Inferência de IA Precisa de Outra Camada de Memória

A HBF existe porque a inferência de IA precisa tanto de acesso rápido quanto de muito mais capacidade do que a HBM oferece de forma economicamente viável.

O treinamento recebe a maior parte da atenção pública, mas a inferência transforma um modelo treinado em um serviço operado continuamente. Durante a inferência, os processadores acessam repetidamente pesos de modelos, dados de atenção e contexto em cache. Modelos maiores e conversas mais longas aumentam a quantidade de dados que precisa permanecer perto da computação.

A HBM atende à parte mais rápida dessa carga de trabalho. Ela empilha dies DRAM ao lado de um acelerador e os conecta por uma interface ampla. Esse design oferece largura de banda excepcional e baixa latência, mas a capacidade continua limitada e a fabricação é complexa.

SSDs resolvem o problema de capacidade com um custo menor por bit. No entanto, os dados precisam passar por controladores e interfaces de armazenamento antes de chegar ao acelerador. Esse caminho introduz latência e oferece muito menos largura de banda do que a memória em nível de pacote.

Os construtores de sistemas, portanto, enfrentam uma escolha desconfortável. Eles podem comprar mais aceleradores equipados com HBM para comportar um modelo grande, mesmo quando os recursos de computação continuam subutilizados. Como alternativa, podem mover dados do modelo a partir de SSDs e aceitar respostas mais lentas.

A HBF tenta criar uma terceira opção. Ela coloca centenas de gigabytes de NAND persistente muito mais perto do processador e acessa essa NAND por canais altamente paralelos. Dados que mudam com frequência podem permanecer na HBM, enquanto conjuntos maiores de pesos podem ficar na HBF.

Essa abordagem é particularmente relevante para modelos mixture-of-experts. Esses modelos contêm muitos grupos especializados de parâmetros, mas ativam apenas um subconjunto para cada token. Sua necessidade total de capacidade pode ser enorme, mesmo quando cada etapa de inferência acessa um conjunto de trabalho menor.

Uma camada que prioriza capacidade poderia manter mais especialistas perto de cada acelerador. O software moveria dados ativos para a HBM ou os acessaria diretamente da HBF, dependendo da arquitetura final. Qualquer um dos métodos poderia reduzir transferências de SSDs remotos e diminuir o número de aceleradores necessários apenas para capacidade de memória.

A Sandisk modelou anteriormente a HBF usando o modelo Llama 3.1 405B da Meta. A empresa afirmou que o desempenho simulado de leitura de pesos ficou a até 2.2 por cento de um sistema hipotético com capacidade ilimitada de HBM. Esse resultado continua sendo uma simulação da empresa, não um benchmark independente em produção.

Sua análise de arquitetura da HBF também descreveu uma pilha de 16 dies com 512GB. A Sandisk disse que o design poderia se aproximar bastante da área ocupada, altura de pilha e perfil de consumo da HBM4. Esses são objetivos de desenvolvimento até que produtos físicos passem por testes.

A comparação não deve sugerir que a NAND se tornou DRAM. A HBM mantém vantagens fundamentais de latência e durabilidade. A HBF foi concebida para complementar a HBM em cargas de inferência com muitas leituras, não para substituir cada byte da memória do acelerador.

Esse posicionamento separa o anúncio de outra história sobre SSDs mais rápidos. A HBF move a flash para o pacote do processador e a expõe por uma interface orientada à memória. A arquitetura muda onde os dados ficam, como os processadores os acessam e como os sistemas dividem o trabalho entre camadas de memória.

Ela também poderia afetar os custos dos serviços de IA. Se um acelerador puder acessar substancialmente mais dados de modelos, os operadores poderão precisar de menos sistemas replicados para cargas limitadas por capacidade. Isso seria relevante quando a capacidade de memória, em vez do desempenho aritmético, determina a quantidade de servidores.

A oportunidade vai além dos modelos de fronteira. Sistemas de recuperação, motores de recomendação e cargas de trabalho de busca vetorial mantêm grandes coleções de dados que os processadores leem repetidamente. Sistemas de borda também poderiam manter modelos maiores localmente sem depender de transferências constantes a partir de armazenamento mais lento.

Nenhum desses cenários é garantido. O software precisa posicionar os dados de forma inteligente entre HBM, HBF e SSDs. Cargas de trabalho com gravações frequentes ou requisitos rigorosos de latência podem continuar inadequadas. O valor da HBF depende de associar os dados certos à camada certa.

A Principal Disputa É a Capacidade da HBF Contra a Dependência da HBM

A SK hynix não está tentando superar a HBM em todas as tarefas; ela questiona a premissa de que a inferência precisa caber principalmente dentro da HBM.

Essa distinção torna a proposta da HBF mais crível. Uma disputa direta entre NAND e DRAM exporia as limitações de latência e durabilidade da NAND. Um design em camadas, em vez disso, pergunta se cada peso de modelo merece espaço na memória mais rápida e mais cara.

Segundo a especificação inicial, uma pilha de HBF pode comportar até 512GB. As pilhas atuais de HBM oferecem bem menos capacidade, mesmo com o aumento de densidade das novas gerações. A HBF pode, portanto, colocar um conjunto de dados persistentes muito maior ao lado do acelerador.

A classe de desempenho mais alta da HBF atinge os declarados 3.0TB/s. Esse valor entra na faixa de largura de banda associada a pilhas individuais de HBM de próxima geração. No entanto, a especificação abrange uma ampla faixa que começa perto de 0.4TB/s, e a largura de banda por si só não revela a latência de acesso.

Um processador também pode usar várias pilhas de HBM simultaneamente. Comparar uma pilha de HBF com uma pilha de HBM não descreve a largura de banda de um acelerador inteiro. Sistemas reais provavelmente combinarão as duas tecnologias e atribuirão uma função diferente a cada uma.

A especificação aberta pressiona mais do que os fornecedores de HBM. Ela também desafia os fornecedores de aceleradores que controlam sistemas de memória rigidamente integrados. Nvidia, AMD, Google e outros projetistas de chips precisam decidir se a HBF agrega valor suficiente para justificar novos controladores, pacotes e software.

A participação do Google dá ao consórcio uma importante fonte de conhecimento sobre cargas de trabalho. O Google opera grandes serviços de IA e projeta suas próprias Tensor Processing Units. Seu envolvimento sinaliza que pelo menos um operador de hiperescala vê valor em explorar uma camada de memória rica em capacidade.

Isso não confirma a adoção em uma futura TPU. O anúncio do consórcio não contém compromisso de produto do Google, cronograma de implantação nem volume de compra. A participação pode influenciar um padrão sem resultar em um dispositivo comercial.

A Tenstorrent traz uma perspectiva diferente. A empresa desenvolve processadores de IA e adota estratégias de arquitetura aberta e orientada a chiplets. A HBF conectada por UCIe está alinhada a essa abordagem, embora a Tenstorrent não tenha anunciado um processador comercializado que contenha HBF.

As empresas ausentes do anúncio importam tanto quanto as presentes. Nvidia, AMD, Intel, Micron, Samsung, Kioxia, Broadcom, Marvell e Qualcomm não foram identificadas como participantes. Seu eventual suporte ampliaria o ecossistema de fornecedores e processadores.

Uma especificação aberta pode reduzir barreiras de adoção, mas também altera a dinâmica competitiva. A SK hynix e a Sandisk estão compartilhando o suficiente da interface para estimular outras implementações. Se a HBF tiver sucesso, concorrentes poderão entrar e pressionar preços ou margens para baixo.

Essa é a contrapartida necessária para se tornar um padrão. Uma interface proprietária pode proteger um fornecedor, mas ter dificuldade para obter amplo suporte de processadores. Uma interface aberta pode atrair adoção ao mesmo tempo que desloca a competição para fabricação, encapsulamento, rendimento e qualidade do controlador.

A SK hynix entende os dois lados desse cálculo. A empresa se tornou uma força importante em memória para IA por meio da fabricação de HBM e de parcerias próximas com aceleradores. Com HBF, ela pode conectar sua expertise em DRAM, seu portfólio de NAND e suas capacidades avançadas de encapsulamento.

A Sandisk contribui com o conceito original de HBF e a tecnologia de processo NAND. Seu acordo de padronização de 2025 visava largura de banda comparável à HBM, com capacidade de oito a 16 vezes maior. Também estabeleceu um roteiro inicial para amostras.

A parceria, portanto, combina incentivos complementares. A Sandisk quer aproximar a flash da computação de IA. A SK hynix quer fornecer uma parcela maior da hierarquia de memória, em vez de proteger a HBM como a única camada premium.

É por isso que a história é maior do que sua abordagem no Google News. A primeira especificação cria um espaço em que fabricantes de memória, projetistas de processadores e operadores de nuvem podem negociar uma arquitetura compartilhada. O vencedor não será definido apenas pelo documento.

A especificação ainda tem uma lacuna de credibilidade em hardware

O maior risco da HBF é simples: seus números mais atraentes descrevem uma especificação e projeções de fornecedores, não silício de produção qualificado.

Entregar 512GB em uma pilha densa introduz desafios de fabricação. Dezesseis dies NAND especializados precisam se conectar de forma confiável por meio de encapsulamento avançado. A pilha exige comportamento térmico aceitável, empenamento controlável, rendimento suficiente e um die lógico capaz de coordenar paralelismo massivo.

A largura de banda cria outro desafio. Os arrays NAND precisam operar simultaneamente para se aproximar das classes de desempenho propostas. O controlador precisa agendar leituras, corrigir erros, gerenciar blocos defeituosos e manter um serviço previsível sob cargas de trabalho exigentes.

A latência continua menos claramente definida do que a largura de banda. Uma taxa de pico de 3.0TB/s indica quanto dado pode ser movimentado em condições favoráveis. Ela não informa com que rapidez uma solicitação pequena retorna nem como o desempenho muda sob padrões de acesso irregulares.

A inferência de IA frequentemente transmite grandes pesos de modelo, o que se adapta melhor à flash do que gravações transacionais aleatórias. No entanto, caches de atenção e outros estados de execução podem mudar rapidamente. Essas estruturas ainda podem exigir HBM ou DRAM convencional.

A resistência também precisa de evidências em campo. A HBF é baseada em NAND, que suporta um número finito de ciclos de programação e apagamento. O armazenamento de modelos com predominância de leituras reduz essa preocupação, mas sistemas de produção ainda precisam de atualizações, rebalanceamento e recuperação de falhas.

As alegações de consumo de energia também precisam de validação independente. A NAND retém dados sem energia de atualização, o que lhe confere uma vantagem teórica sobre a DRAM. Ainda assim, o die de base, a interface ampla, a correção de erros e o acesso paralelo aos arrays consomem energia.

A ficha técnica anterior da Sandisk descrevia uma meta de primeira geração de 1.6TB/s e 512GB em uma pilha de 16 dies. Ela também afirmava ter um dos menores custos por bit entre as tecnologias de memória. Nem a SK hynix nem a Sandisk publicaram um preço comercial final ou um custo total de sistema verificado.

A economia incluirá mais do que os dies NAND. Encapsulamento avançado, o die de base do controlador, integração UCIe, refrigeração, projeto da placa e desenvolvimento de software aumentam os custos. Perdas de rendimento se tornam especialmente importantes em pilhas altas que contêm muitos componentes.

A ampla faixa de 0.4TB/s a 3.0TB/s da especificação cria outra incerteza. Ela pode suportar várias gerações de produtos, mas torna menos úteis as alegações gerais sobre o “desempenho da HBF”. Os compradores precisarão examinar a classe, capacidade, latência, resistência e consumo de energia de cada implementação.

Também existe um ciclo de adoção. Fornecedores de memória precisam de compromissos de processadores antes de investir pesadamente em produção. Fornecedores de processadores querem amostras confiáveis e múltiplos fornecedores antes de redesenhar encapsulamentos. Operadores de nuvem querem sistemas testados antes de reescrever softwares de gerenciamento de memória.

Padrões abertos podem romper esse ciclo ao oferecer a cada participante um alvo estável. Eles não podem eliminar o risco financeiro. O consórcio HBF precisa transformar interesse em projetos de referência, controladores, ferramentas de validação e compromissos de compra.

O roteiro público mais favorável veio da Sandisk em 2025. Ele previa as primeiras amostras de memória HBF durante o segundo semestre de 2026. A empresa esperava amostras de dispositivos de inferência de IA usando HBF no início de 2027.

O roteiro de amostras não se tornou um cronograma de produção em volume. Amostras permitem que parceiros testem a viabilidade. Elas não estabelecem rendimento, disponibilidade ou confiabilidade em data centers.

Essa lacuna deve moldar a forma como os leitores interpretam o anúncio. A SK hynix não comprovou que a HBF resolve a barreira de memória da inferência. Ela publicou uma proposta detalhada para construir e conectar o hardware relevante.

A visão cética mais forte não é que a HBF não tenha uma finalidade útil. O problema de capacidade de memória é real, e arquiteturas em camadas são uma resposta de engenharia estabelecida. A preocupação é se essa implementação específica consegue oferecer benefício suficiente depois de considerar latência, encapsulamento, software e custo.

A HBF aberta pressiona o mercado mais amplo de memória

A especificação força empresas de memória e aceleradores a responder, mesmo que decidam não adotar a HBF.

Samsung e Micron competem diretamente com a SK hynix em HBM. Kioxia compete em NAND e compartilha vínculos de fabricação com a Sandisk. Cada uma agora enfrenta uma escolha entre participar, desenvolver uma implementação compatível ou promover uma resposta diferente.

A adesão fortaleceria a legitimidade da HBF, mas exporia os participantes a um padrão inicialmente moldado pela SK hynix e pela Sandisk. Permanecer de fora preserva a independência estratégica, mas arrisca deixar que dois concorrentes definam uma interface emergente.

Fornecedores de aceleradores enfrentam um cálculo semelhante. Uma camada flash rica em capacidade poderia permitir que eles suportassem modelos maiores sem adicionar capacidade HBM equivalente. Ela também poderia complicar o projeto do encapsulamento e enfraquecer a simplicidade de sua arquitetura de memória existente.

A posição da Nvidia merece atenção especial porque seus aceleradores sustentam grande parte do atual mercado de infraestrutura de IA. A Nvidia não anunciou a adoção de HBF. Sem suporte das principais plataformas de aceleradores, a HBF pode permanecer limitada a silício personalizado e sistemas especializados de inferência.

A participação do Google compensa parcialmente esse risco. Um hyperscaler com processadores personalizados pode adotar uma nova arquitetura de memória sem esperar por um roteiro de GPU comercial. Uma implantação interna bem-sucedida poderia fornecer evidências técnicas e volume significativo.

A Tenstorrent pode testar se a interface aberta funciona para um ecossistema menor de processadores. Sua participação também amplia o consórcio para além de empresas estabelecidas de memória e nuvem. No entanto, nenhum dos participantes atualmente garante aceitação no mercado de massa.

O esforço HBF segue um padrão estabelecido no hardware de data centers. Algumas empresas definem uma interface comum, publicam-na por meio de uma organização do setor e recrutam usuários antes que os produtos amadureçam. O sucesso depende de os concorrentes perceberem a interoperabilidade como mais valiosa do que o controle.

A HBM seguiu uma trajetória institucional diferente, por meio dos padrões JEDEC e de coordenação estreita entre fornecedores de memória e projetistas de processadores. A rota da HBF pela OCP aproxima operadores de nuvem e arquitetos de sistemas do processo de especificação.

Essa abordagem se adequa à carga de trabalho pretendida. A infraestrutura de inferência de IA abrange processadores, memória, armazenamento, redes, orquestração e software de aplicação. Otimizar apenas o componente de memória deixaria de lado gargalos importantes do sistema.

Uma pilha HBF de 512GB não pode melhorar o desempenho quando o software solicita repetidamente blocos minúsculos e dispersos. Ela se torna mais útil quando compiladores e runtimes organizam pesos para longas leituras sequenciais. A arquitetura do sistema determina se a largura de banda anunciada se transforma em trabalho produtivo.

Os desenvolvedores podem, portanto, encontrar a HBF por meio do software antes de terem contato com as especificações de hardware. Frameworks precisarão de políticas de alocação, ferramentas de profiling e controles de posicionamento. Operadores precisarão de observabilidade entre as camadas HBM, HBF e SSD.

Isso se assemelha ao trabalho mais amplo de gerenciar informações por relevância e frequência de acesso. Uma base de conhecimento pesquisável também separa o contexto ativo de coleções maiores retidas. A HBF aplica uma hierarquia relacionada aos dados de máquina na velocidade do hardware.

A analogia tem limites, mas o princípio é útil. O recurso mais rápido continua escasso. Os sistemas melhoram quando mantêm as informações imediatamente necessárias por perto e deslocam materiais menos urgentes para uma camada de suporte maior.

Esse é o argumento estratégico da HBF. Ela não precisa substituir a HBM para se tornar importante. Precisa tornar a capacidade HBM menos decisiva para um conjunto significativo de cargas de trabalho de inferência.

O que observar quando as manchetes do Google News desaparecerem

Três sinais determinarão se a HBF se torna um padrão de memória para IA ou permanece uma ambiciosa arquitetura no papel.

O primeiro sinal é a entrega de amostras físicas. O roteiro público da Sandisk previa amostras de memória HBF no segundo semestre de 2026. Encapsulamentos funcionais permitiriam que parceiros medissem latência, largura de banda sustentada, resistência, comportamento térmico e consumo de energia sob condições repetíveis.

Resultados próximos às classes de desempenho declaradas fortaleceriam o argumento de que NAND massivamente paralela pode servir como memória próxima ao processador. Atrasos ou grandes lacunas entre o desempenho de pico e o sustentado enfraqueceriam o argumento da especificação centrado na capacidade.

O benchmark mais útil compararia sistemas completos, não encapsulamentos isolados. Ele deveria medir tokens por segundo, tempo até o primeiro token, energia por token e custo total do servidor. Também deveria revelar quanto dado permanece na HBM.

O segundo sinal é um projeto de processador identificado. Google e Tenstorrent entraram no consórcio, mas nenhum anunciou um acelerador de produção com HBF. Um chip, encapsulamento ou plataforma de referência concreta mostraria que o trabalho de integração avançou além da participação consultiva.

Uma amostra de dispositivo de inferência no início de 2027, em conformidade com o cronograma anterior da Sandisk, sustentaria as alegações de execução do consórcio. O silêncio dos parceiros de processadores sugeriria que o trabalho de encapsulamento ou software permanece sem solução.

A entrada da Nvidia, AMD ou de outro fornecedor comercial de aceleradores seria especialmente significativa. Sua participação expandiria a HBF para além de sistemas personalizados e melhoraria suas chances de atrair múltiplos fornecedores de memória.

O terceiro sinal é um suporte mais amplo de fornecedores e software. Um padrão aberto se torna resiliente quando empresas independentes conseguem construir componentes compatíveis. Samsung, Micron, Kioxia, fornecedores de controladores, empresas de encapsulamento e operadores de nuvem são, portanto, essenciais.

O suporte de software importa tanto quanto. Frameworks de IA devem reconhecer a HBF como uma camada distinta e posicionar dados de acordo com padrões de acesso. Sem essa camada, desenvolvedores enfrentariam ajuste manual e desempenho inconsistente.

O anúncio da SK hynix em agosto estabelece um importante ponto de verificação. A empresa e a Sandisk definiram capacidades, classes de desempenho, configurações de pilha, conectividade e metas de confiabilidade. Google e Tenstorrent acrescentaram participação industrial crível.

O anúncio não resolve as questões mais difíceis. Nenhum sistema de produção público demonstrou o equilíbrio alegado entre capacidade, largura de banda, latência, energia e custo. Nenhum acelerador comercial líder se comprometeu com a interface.

Leitores que acompanham a história pelo Google News devem observar esses três sinais, em vez de mais uma rodada de comparações teóricas. Procurem silício com medições, um acelerador identificado e implementadores independentes adicionais.

Se os três surgirem, o HBF poderá se tornar um complemento prático para HBM e SSDs. Se apenas especificações e simulações se acumularem, o setor continuará atendendo à capacidade de inferência com mais HBM, armazenamento convencional e otimização de software.

Portanto, a próxima manchete decisiva deve conter o nome de um produto e resultados de cargas de trabalho medidos. Até lá, a SK hynix abriu uma rota promissora através da barreira de memória da IA, mas o hardware ainda não a ultrapassou.